JP2007311576A - 半導体チップ及びこの半導体チップにおける引出配線の形成方法 - Google Patents

半導体チップ及びこの半導体チップにおける引出配線の形成方法 Download PDF

Info

Publication number
JP2007311576A
JP2007311576A JP2006139623A JP2006139623A JP2007311576A JP 2007311576 A JP2007311576 A JP 2007311576A JP 2006139623 A JP2006139623 A JP 2006139623A JP 2006139623 A JP2006139623 A JP 2006139623A JP 2007311576 A JP2007311576 A JP 2007311576A
Authority
JP
Japan
Prior art keywords
film
resist mask
wiring
lead
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006139623A
Other languages
English (en)
Inventor
Toshifumi Hanada
利文 花田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006139623A priority Critical patent/JP2007311576A/ja
Publication of JP2007311576A publication Critical patent/JP2007311576A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】後でエッチングによる除去が必要となるシード膜を用いることなくめっき被膜によって形成した引出配線を備えた半導体チップ、及びこの半導体チップにおける引出配線の形成方法を提供する。
【解決手段】所定の回路を形成した半導体基板上に、外部との接続に用いる外部接続端子に接続した引出配線が形成された半導体チップ、及びこの半導体チップにおける引出配線の形成方法において、引出配線は、半導体基板上に形成した所定パターンのレジストマスク上に金属膜を蒸着して、レジストマスクを除去することにより金属膜を引出配線の形状とし、この金属膜上にめっき処理によって形成しためっき被膜で引出配線を形成する。
【選択図】図1

Description

本発明は、半導体チップ及びこの半導体チップにおける引出配線の形成方法に関するものであり、特に、半導体チップにおける外部との接続に用いる引出配線の構成及びその形成方法に特徴を有するものである。
従来、半導体チップは、パッケージとよばれる適宜の収容容器に収容されて用いられることが一般的であり、半導体チップには、パッケージと電気的に接続するために外部接続端子が設けられている。なお、最近では、パッケージを用いずに半導体チップを実装基板に直接的に載設することも行われ、外部接続端子を介して実装基板に直接的に接続されている。
半導体チップに設けられる外部接続端子は、一般的に矩形体状となった半導体チップの一側面に半導体チップの外側縁に沿って所定間隔で配置されており、このような所定位置に外部接続端子を配置するために、半導体チップの外部接続端子の配設面には、外部接続端子にそれぞれ接続させた引出配線を設けている。
この引出配線は、以下のようにして形成している。まず、図3(a)に示すように、引出配線が形成される半導体基板100の上面には、半導体基板100上に形成した所要の半導体回路に接続された中間電極110が所定位置に設けられている。図3(a)中、120は半導体基板100上に形成された所定の絶縁層である。
中間電極110が設けられた半導体基板100の上面には、図3(b)に示すように、スパッタリングによって金属膜を製膜してシード膜130としている。シード膜130は銅膜でとしている。
シード膜130が形成された半導体基板100の上面には、感光性樹脂製のレジスト層を形成し、このレジスト層を所定形状にパターンニングして、図3(c)に示すように、第1レジストマスク140を形成している。この第1レジストマスク140は引出配線部分のレジスト層が除去されて、シード膜130を露出させた開口150を形成している。
第1レジストマスク140の形成後、電界めっき処理を行うことにより、図3(d)に示すように、第1レジストマスク140の開口150部分にシード膜130を種結晶として第1めっき被膜160を形成している。このとき、シード膜130が導通層として機能することにより、極めて容易に第1めっき被膜160を形成することができる。第1めっき被膜160は銅膜としている。
第1めっき被膜160の形成後、図3(e)に示すように第1レジストマスク140を除去し、次いで、第1めっき被膜160が形成された半導体基板100の上面には、レジスト層を再度形成し、このレジスト層を所定形状にパターンニングして、図3(f)に示すように、第2レジストマスク170を形成している。この第2レジストマスク170も引出配線部分のレジスト層が除去されて、第1めっき被膜160を露出させた開口180を形成している。なお、第2レジストマスク170は、比較的厚膜状に形成するために、ドライフィルムレジストを使用している。
第2レジストマスク170の形成後、電界めっき処理を行うことにより、図3(g)に示すように、第2レジストマスク170の開口180部分に第2めっき被膜190を形成して引出配線としている。第2めっき被膜190は銅膜としている。
第2めっき被膜190の形成後、図3(h)に示すように第2レジストマスク170を除去し、次いで、図3(i)に示すように第1めっき被膜160で被覆されていないシード膜130を除去し、シード膜130の除去後、図3(j)に示すように導体基板100の上面には所定厚みの絶縁層200を形成している。
絶縁層200の形成後、絶縁層200の上面はCMP処理などによって平坦化するとともに、第2めっき被膜190を露出させ、図示しない外部接続電極と接続可能としている。
特に、第1レジストマスク140となるレジスト層をパターンニングした際に、このパターンニングによって形成される開口150は逆テーパ形状の開口150とすることができ、第1めっき被膜160の側縁に傾斜面を形成することができる(例えば、特許文献1参照。)。
特開平10−321622号公報
しかしながら、電界めっき処理のためのシード膜を予め形成した場合には、このシード膜は不要な部分を最終的に除去しなければならないために、このシード膜の除去工程の分だけ工程が長くなっているという不具合があった。
しかも、シード膜は金属膜であるために、シード膜の除去はウエットエッチングで行われるので、第1めっき被膜の下側外周縁のシード膜までエッチングされる場合があり、第1めっき被膜の下側外周縁に隙間が形成されることとなって、第1めっき被膜の密着強度が低下する遅れがあった。
本発明者はこのような現状に鑑み、シード膜を用いることなく引出配線を形成する方法を研究開発し、本発明を成すに至ったものである。
本発明の半導体チップでは、所定の回路を形成した半導体基板上に、外部との接続に用いる外部接続端子に接続した引出配線が形成された半導体チップにおいて、引出配線は、半導体基板上に形成した所定パターンのレジストマスク上に金属膜を蒸着して、レジストマスクを除去することにより金属膜を引出配線の形状とし、この金属膜上にめっき処理によって形成しためっき被膜で構成した。
また、本発明の引出配線の形成方法では、半導体チップの上面に設けられた外部との接続に用いる外部接続端子に接続した引出配線の形成方法において、半導体チップとなる半導体基板上に所定パターンのレジストマスクを形成する工程と、このレジストマスクが形成された半導体基板上に金属膜を蒸着する工程と、レジストマスクを除去することにより金属膜を引出配線の形状とする工程と、この引出配線の形状とした金属膜上にめっき処理によってめっき被膜を形成して引出配線とする工程とを有することとした。
さらに、金属膜を引出配線の形状とする際に、ダイシングによって切断される半導体基板のダイシング領域に、引出配線の形状とした金属膜と導通させた導通配線を金属膜で形成することにも特徴を有するものである。
本発明によれば、半導体基板上に形成した所定パターンのレジストマスク上に金属膜を蒸着していることにより、レジストマスクを除去するだけで金属膜を所定の引出配線の形状とすることができるとともに余分な金属膜を除去できるので、従来必要であったシード膜の除去工程に相当するエッチング工程を不要とすることができ、作業工程を短縮化することができる。
しかも、蒸着による金属膜の形成後に、金属膜自体のエッチング処理が行われることがないので、金属膜と半導体基板との接合状態が劣化することがなく、金属膜に半導体基板に十分な強度で密着させることができる。
また、レジストマスクによって引出配線の形状とされた各金属膜は、それぞれ半導体基板のダイシング領域に残存させた金属膜で構成した導通配線で導通させることができるので、各金属膜上に極めて容易にめっき被膜形成することができる。しかも、導通配線は、ダイシング領域のダイシングによって除去されるため、各引出配線同士をそれぞれ電気的に確実に分離できる。
本発明の半導体チップ及びこの半導体チップにおける引出配線の形成方法は、引出配線となるめっき被膜を電界めっき処理で形成するものであって、この電界めっき処理で必要となる下地の金属膜を蒸着で形成しているものである。
特に、蒸着によって形成される金属膜は、引出配線の形状の開口を設けたレジストマスクの上面に形成することによって、レジストマスクのリフトオフにともなって引出配線部分以外の金属膜を除去することができ、余分な金属膜を除去するためのエッチング工程を不要として工程の短縮化を図ることができる。
以下において、図面に基づいて本発明の実施形態を詳説する。本実施形態の半導体チップは、いわゆる半導体ウエハで構成している半導体基板に既知の半導体プロセスを用いて所要の半導体回路を形成し、半導体基板を所定の矩形体状にダイシングして半導体チップとしているものであり、図1は、ダイシング前に行われる引出配線の形成工程を示している。
図1(a)に示すように、所要の半導体回路が形成された半導体基板10には、上面の所定位置に半導体回路に接続された中間電極11が形成されている。図1(a)中、12は半導体基板10上に形成した絶縁層である。中間電極11は、本実施形態では、アルミニウムで形成し、アルミニウムの表面には薄いチタン層を設けている。
中間電極11が設けられた半導体基板10の上面には、感光性樹脂製のレジスト層を形成し、このレジスト層を所定形状にパターンニングして、図1(b)に示すように、第1レジストマスク14を形成している。この第1レジストマスク14は引出配線部分のレジスト層が除去されて、逆テーパ形状の開口15が形成されている。
さらに、第1レジストマスク14では、引出配線部分のレジスト層が除去されるだけでなく、図2に示すように、半導体基板10に設けられる格子状のダイシング領域21に、ダイシング方向に沿ってレジスト層を除去して導通配線用開口15aを形成するとともに、引出配線部分の開口15と導通配線用開口15aとを連通させるようにレジスト層を除去して連通用開口15bを形成している。
本実施形態では、引出配線部分に形成した開口15は矩形形状としているが、開口15は矩形形状に限定するものではなく、所要の形状としてよい。
第1レジストマスク14の形成後、半導体基板10の上面に銅の蒸着を行って、図1(c)に示すように、第1レジストマスク14の上面、及び第1レジストマスク14に形成された開口15を介して露出した半導体基板10上面に銅膜で構成された蒸着膜16を形成している。
特に、第1レジストマスク14には、開口15だけでなく導通配線用開口15a及び連通用開口15bを設けていることによって、半導体基板10には、開口15部分だけでなく導通配線用開口15a部分及び連通用開口15b部分にも蒸着膜16を形成している。
したがって、開口15部分の蒸着膜16は、連通用開口15b部分の蒸着膜16を介して導通配線用開口15a部分の蒸着膜16と接続された状態となり、半導体基板10の蒸着膜16は一体的に接続されている。ここで、導通配線用開口15a部分の蒸着膜16が、開口15部分で引出配線の形状となった蒸着膜16の導通配線となっている。
ここで、開口15内に形成される蒸着膜16は、図1(c)に示すように、開口15の上端縁が庇状に突出しているために、開口15の周縁部分では金属の堆積が阻害されるので、開口15の周縁部分の膜厚が中心部分の膜厚よりも小さくなって、断面がドーム状となっている。
また、同様に、導通配線用開口15a部分の蒸着膜16及び連通用開口15b部分の蒸着膜16も、幅方向における中央部分が盛り上がった蒲鉾形状なっている。
蒸着膜16の形成後、図1(d)に示すように、第1レジストマスク14を除去するリフトオフを行うことにより、第1レジストマスク14とともに余分な蒸着膜16を除去している。
特に、開口15内、導通配線用開口15a内、及び連通用開口15b内に形成された蒸着膜16以外の余分な蒸着膜16は、第1レジストマスク14のリフトオフにともなって容易に除去することができ、ウエットエッチング処理を行うことなく余分な蒸着膜16を除去できるので、開口15内、導通配線用開口15a内、及び連通用開口15b内に形成された蒸着膜16と半導体基板10との密着性が低下するおそれがなく、高い密着強度を維持できる。しかも、ウエットエッチング処理を行う必要が無いことによって、工程の削減が可能であり、製造コストを抑制することができる。
第1レジストマスク14の除去後、蒸着膜16が形成された半導体基板10の上面には、レジスト層を再度形成し、このレジスト層を所定形状にパターンニングして、図1(e)に示すように、第2レジストマスク17を形成している。この第2レジストマスク17では、引出配線部分のレジスト層を除去して、引出配線部分の蒸着膜16を露出させた開口18を形成している。なお、第2レジストマスク17は、比較的厚膜状に形成するために、ドライフィルムレジストを使用している。
特に、半導体基板10の上面に第2レジストマスク17となるドライフィルムレジストを配設する場合には、蒸着膜16部分がなだらかなドーム状または蒲鉾状に湾曲しているので、蒸着膜16部分でのドライフィルムレジストとの密着性を高めることができる。
第2レジストマスク17の形成後、電界めっき処理を行うことにより、図1(f)に示すように、第2レジストマスク17の開口18部分にめっき被膜19を形成して引出配線としている。めっき被膜19は銅膜としている。
このとき、導通配線用開口15a内に形成された蒸着膜16、及び連通用開口15b内に形成された蒸着膜16が導通配線となることにより、引出配線部分の蒸着膜16に確実な通電を行って、めっき被膜19を確実に形成して引出配線とすることができる。
なお、引出配線は電界めっき処理で形成するだけでなく、無電界めっき処理で形成することも可能であるが、電界めっき処理の方が短時間で確実に厚膜状のめっき被膜19を形成できるとともに、比較的微小な領域にも安定的にめっき被膜19を形成できる。
また、本実施形態では、めっき被膜19が形成される開口18部分の蒸着膜16の上面は、上方に向けて突出状に湾曲しているので、蒸着膜16とめっき被膜19との接触面積を大きくすることができ、蒸着膜16とめっき被膜19との接合強度を大きくすることができる。
めっき被膜19の形成後、図1(g)に示すように第2レジストマスク17を除去し、次いで、図1(h)に示すように導体基板10の上面には所定厚みの絶縁層20を形成している。
絶縁層20の形成後、絶縁層20の上面はCMP処理などによって平坦化するとともに、めっき被膜19を露出させ、露出しためっき被膜19の所定位置に半田バンプなどの外部接続電極(図示せず)を設けている。
外部接続電極の形成後、半導体基板10はダイシングされることにより半導体チップとなり、このダイシングの際に、ダイシング領域21に形成された蒸着膜16が削り取られることとなり、ダイシングにともなって各引出配線を電気的に確実に独立させることがでる。
本発明の実施形態に係る半導体チップの引出配線の形成方法説明図である。 第1レジストマスクの説明図である。 従来の半導体チップの引出配線の形成方法説明図である。
符号の説明
10 半導体基板
11 中間電極
12 絶縁層
14 第1レジストマスク
15 開口
15a 導通配線用開口
15b 連通用開口
16 蒸着膜
17 第2レジストマスク
18 開口
19 めっき被膜
20 絶縁層

Claims (3)

  1. 所定の回路を形成した半導体基板上に、外部との接続に用いる外部接続端子に接続した引出配線が形成された半導体チップにおいて、
    前記引出配線は、
    前記半導体基板上に形成した所定パターンのレジストマスク上に金属膜を蒸着して、前記レジストマスクを除去することにより前記金属膜を前記引出配線の形状とし、この金属膜上にめっき処理によって形成しためっき被膜で構成したことを特徴とする半導体チップ。
  2. 半導体チップの上面に設けられた外部との接続に用いる外部接続端子に接続した引出配線の形成方法において、
    前記半導体チップとなる半導体基板上に所定パターンのレジストマスクを形成する工程と、
    このレジストマスクが形成された前記半導体基板上に金属膜を蒸着する工程と、
    前記レジストマスクを除去することにより前記金属膜を前記引出配線の形状とする工程と、
    この引出配線の形状とした前記金属膜上にめっき処理によってめっき被膜を形成して前記引出配線とする工程と
    を有する半導体チップにおける引出配線の形成方法。
  3. 前記金属膜を前記引出配線の形状とする際に、ダイシングによって切断される前記半導体基板のダイシング領域に、前記引出配線の形状とした前記金属膜と導通させた導通配線を前記金属膜で形成することを特徴とする請求項2記載の引出配線の形成方法。
JP2006139623A 2006-05-18 2006-05-18 半導体チップ及びこの半導体チップにおける引出配線の形成方法 Pending JP2007311576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006139623A JP2007311576A (ja) 2006-05-18 2006-05-18 半導体チップ及びこの半導体チップにおける引出配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139623A JP2007311576A (ja) 2006-05-18 2006-05-18 半導体チップ及びこの半導体チップにおける引出配線の形成方法

Publications (1)

Publication Number Publication Date
JP2007311576A true JP2007311576A (ja) 2007-11-29

Family

ID=38844152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139623A Pending JP2007311576A (ja) 2006-05-18 2006-05-18 半導体チップ及びこの半導体チップにおける引出配線の形成方法

Country Status (1)

Country Link
JP (1) JP2007311576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102085160B1 (ko) * 2019-02-18 2020-04-24 이엘케이 주식회사 디스플레이 패널 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100608186B1 (ko) 반도체 장치의 제조 방법
US20070155155A1 (en) Manufacturing method for semiconductor device and semiconductor device
JPH07297149A (ja) 半導体装置とその製造方法
EP1808891A1 (en) Wafer Level Packaging Cap and Fabrication Method Thereof
JP2007067016A (ja) 半導体装置及びその製造方法
JP2006222232A (ja) 半導体装置およびその製造方法
JP4493516B2 (ja) 半導体装置の製造方法
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
JP2018125533A (ja) 過酷な媒体用途のためのボンドパッドの保護
JP2011014644A (ja) 配線基板およびその製造方法
JP3587806B2 (ja) 半導体装置及び製造方法
JP2007311576A (ja) 半導体チップ及びこの半導体チップにおける引出配線の形成方法
JP2004140115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN101308829B (zh) 半导体器件和用于制造boac/coa的方法
JP4686962B2 (ja) 半導体装置の製造方法
TWI577248B (zh) 線路載板及其製作方法
JP3573894B2 (ja) 半導体装置及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
US7615474B2 (en) Method for manufacturing semiconductor device with reduced damage to metal wiring layer
JP2002050715A (ja) 半導体パッケージの製造方法
US20040115942A1 (en) Bonding pad of a semiconductor device and formation method thereof
JP4873179B2 (ja) 半導体装置の製造方法
KR100599636B1 (ko) 무 도금선 패턴을 갖는 비오씨 반도체 패키지용인쇄회로기판의 제조방법
KR100609647B1 (ko) 이중 이미지 공정에 의한 무도금 패턴을 갖는 비오씨기판의 제조방법
JP2008130923A (ja) 半導体装置の製造方法