CN1297255A - 混合熔丝技术 - Google Patents
混合熔丝技术 Download PDFInfo
- Publication number
- CN1297255A CN1297255A CN00120188A CN00120188A CN1297255A CN 1297255 A CN1297255 A CN 1297255A CN 00120188 A CN00120188 A CN 00120188A CN 00120188 A CN00120188 A CN 00120188A CN 1297255 A CN1297255 A CN 1297255A
- Authority
- CN
- China
- Prior art keywords
- fuse
- type
- defective
- fuses
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000007547 defect Effects 0.000 claims abstract description 7
- 230000002950 deficient Effects 0.000 claims description 29
- 230000005284 excitation Effects 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 9
- 230000005611 electricity Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 5
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000009418 renovation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Fuses (AREA)
Abstract
在一个半导体集成电路晶片上设置多个用于不同目的不同类型的熔丝,其中激发一种类型的熔丝不会使另一种类型的熔丝失效。第一种类型的熔丝,例如激光激发熔丝主要用于修复片级的缺陷,而第二类型的熔丝,如电激发熔丝,用于修复把IC芯片安装到模块上并在安装测试中对模块施加压力后发现的缺陷。模块级的缺陷通常是单个单元故障,可通过用电熔丝激发模块级冗余而修复。
Description
本发明一般地涉及熔丝，更具体地涉及在同一集成电路芯片、模块或晶片上结合激光激发熔丝和电激发熔丝以提高半导体封装的生产率。
众所周知，多年来在多种产品上一直优选采用不同的熔丝技术，如电激发熔丝或激光激发熔丝。过去已尝试在同一电路中互连不同类型的熔丝，以共享不同种类的熔丝技术的优点。例如，在授予Bert的美国专利第5,748,031号，在同一电路中以串联方式互连激光熔丝和电熔丝，由此可以通过用激光熔断一个熔丝或流过电流使与其串联的熔丝熔断而实现熔断。再例如，在都被转让给Schepis等的美国专利第5,485,032号和第5,314,840号中，描述了一种可设计成既可用激光也可用电流熔断的熔丝，与未设计的熔丝不同，它的电阻值可以变化，这种变化是通过用铅和锗合金化而引入的。再例如，在都被转让给Carruthers等的美国专利第5,340,775号和第5,285,099号中，描述了一种可光学激光也可电激发的具有双重目的SiCr熔丝。再例如，在1994年授权的日本专利6-325889中，描述了一种包含激光熔丝和电熔丝的电路，其中激光熔丝用于控制，而电熔丝用于减小总电路面积。在此也是把激光熔丝和电熔丝电气地结合在一起，使得它可互相控制对方。
在同一电路上把激光激发熔丝和电激发熔丝结合起来，具有这样的显著缺点，即，在每一个电路上都具有相同数目的激光熔丝和电熔丝，对芯片上“不动产”(芯片面积)的消耗十分巨大。另一方面，如果只有一部分激光熔丝与电熔丝结合，由于为了使电熔丝在以后的模块级上都有用，只有在晶片级上未连接的那些激光熔丝才可以使用，所以就会大大降低激发冗余(redundancies)的灵活性。
众所周知，激光激发熔丝比电熔丝可靠得多。但也有许多缺点，如在前述美国专利第5,748,031号中详细描述的，使得它不象电熔丝那样受欢迎。例如，激光熔丝具有需要光接触才能熔断的致命缺点。更具体而言，激光熔丝必需置于芯片上，并使其连接丝通过窗口暴露以允许光束在任何需要的时候熔断熔丝。但是，一旦芯片装进模块或进入其它第二级的封装，就不能再进入窗口，从而不能再随意地设计熔丝。因此，激光激发熔丝只对芯片有用，具体而言，是对封装前的集成电路(IC)器件，而不是对装在模块上的芯片有用。
电熔丝的优点在于无论熔丝装在哪儿，是露出窗口的芯片、模块之类，还是设置在半导体结构之中，都可以容易地设计。电熔丝通过焊盘与熔丝击断(zapping)工具界面结合。这些焊盘可置于封壳的外部，这样无论IC芯片是否安装在下一级的封装上都可增加熔断的灵活性。但是，它们具有占据芯片大量面积的缺点，尤其在高密度集成电路芯片中，这是一个很严重的缺点。
因此，本发明的目的在于在同一集成电路器件中结合激光激发熔丝和电激发熔丝，以提高整个生产率。
本发明的另一目的在于使激光激发熔丝和电激发熔丝互相电气隔离，从而可彼此独立对每种熔丝进行设计。
本发明的再一目的在于在芯片上有成比例的激光熔丝和电熔丝，从而使得可通过激光熔丝用对应的冗余子阵列、单元之类代替阵列来消除制造缺陷，而电熔丝用来消除在对模块最终测试或安装测试，或其它类似第二级封装中检测到的缺陷。
简言之，本发明在半导体晶片或模块上提供不同类型的熔丝，每种熔丝分别用于特定的目的，其中激发一种熔丝不导致另一种熔丝失效。
根据本发明的第一方面，提供一种半导体集成电路晶片或模块上的熔丝排列，其包括：至少一个第一类型的熔丝和至少一个第二类型的熔丝，第一类型的熔丝和第二类型的熔丝彼此之间不连接。
根据本发明的第二方面，提供一种半导体集成电路晶片或模块上的熔丝排列，其包括：多个用来修复第一类型缺陷的第一类型的熔丝和多个用来修复第二类型缺陷的第二类型的熔丝，第一类型的熔丝和第二类型的熔丝彼此之间不连接。
本发明的各种目的还可通过一种在半导体集成电路晶片或模块上设置不同类型的熔丝的方法，来实现，该方法包括下列步骤：提供用于修复第一类型缺陷的第一类型的熔丝；以及提供用于修复第二类型缺陷的第二类型的熔丝，且第一类型的熔丝和第二类型的熔丝彼此之间不连接。
通过下面的结合附图对优选实施例的详细描述，本发明的上述和其它目的、方面和优点将更加易于理解。
图1是采用激光熔丝和电熔丝的常规晶片测试和修复工艺流程方块图；
图2是具有8个32Kb子阵列以及被混合熔丝技术激发的相关冗余阵列的常规256 Mb DRAM芯片的方块图；
图3a-3b、4a-4b和5描述了根据本发明的需要制造各个混合技术熔丝，即电熔丝和激光熔丝的不同工艺步骤。
本发明描述了一种这样的结构，其中在同一芯片上采用了用于不同目的的两种不同的相互排斥的熔丝技术。这种结合可以是诸如激光熔丝和电熔丝、激光熔丝和反熔丝(anti-fuse)、或电熔丝和反熔丝等的在半导体工业中采用的标准熔丝技术的任一组合。此处描述的优选实施例采用标准的可设计的激光熔丝和可设计的电熔丝。这种结合可用于提高整个生产率的特定任务。虽然这些熔丝技术中的每一种，原则上讲，都足以完成所有所需的熔断，但是如现在在大多DRAM工业中实用的那样，在芯片级上采用激光熔丝具有显著的优点，虽然一旦芯片在下一级封装中被安装，激光熔丝不能对产生的缺陷进行任何修复。在这种情况下，有缺陷的芯片通常被扔掉了。另一方面，采用满足各种熔断需求的电熔丝导致占用了大大多于必需的芯片面积，原因在于需要采用足以熔断熔丝的大电流的晶体管。但是，可以采用这两种技术的合理混合，由此，激光熔丝象现在实用中那样，用来修复制造工艺造成的缺陷的大部分，而将选出的很少几个电熔丝用于解决在封装和施加应力后可能出现的剩余的缺陷。
将不同类型的熔丝并排放置，以实现其在激发IC器件如DRAM中的冗余单元时的最佳用途。例如，一个256 Mb DRAM可能需要8000个激光熔丝和100个电熔丝。由于电熔丝的数目很小，不占用大多的芯片面积，而且同时，它们可用来修复在安装试验中向模块上安装芯片和对封装施加应力所产生的应力。
典型的工艺流程图如图1所示。此时，激光熔丝被用在晶片阶段。在完成所有修复后，将晶片切片以得到多个单个芯片，然后封装(即装在模块上)、施加应力和测试。在这一阶段，任何新发现的缺陷都不能被激光熔丝消除，因为封装化合物已经完全覆盖了芯片。但是，通过与合适的封装引线接触，现在可用电熔丝激发任何附加的冗余。
典型的布置图如图2所示，这里，示出了原始阵列、冗余阵列和熔丝元件。理想地，激光熔丝和电熔丝都可用来激发冗余元件。图2示出一个256 Mb DRAM芯片100，8个32 Mb子阵列200和与每个子阵列200相连的冗余阵列210。子阵列之下是熔丝盒，包括激光熔丝220和电熔丝230。在本实施例中，熔丝盒包括每盒分别设置1000个的8000个激光熔丝220，和每盒分别设置10个的电熔丝230。
考虑到最好以理想混合比混合不同类型的熔丝技术，可对上述例子进一步归纳，其中最利于被第一类型熔丝修复的第一类缺陷的个数，与被另一类熔丝修复的第二类缺陷的个数成最佳的比例。例如，在1Gb的DRAM中，200,000个激光熔丝可修复任何需要用冗余阵列代替子阵列的缺陷。一旦已经对激光熔丝进行了设计，发现DRAM芯片无缺陷，就对芯片测试和安装，以去除通常影响芯片在其寿命早期阶段的可靠性的早期缺陷。为此，需要将附加的100个电熔丝结合到包含DRAM芯片的封装上，以修复任何因安装时的掉落和碰撞造成的缺陷，通常不会多于5～10个缺陷。
制造方法
下面描述具有两种不同熔丝技术的半导体芯片的制造方法。
图3a是示出在第一金属化级上制造的电熔丝的半导体芯片的剖面图。认为衬底500上布满了各种典型的电路和器件。电熔丝放置在第一金属化级，该金属化级通常用来使芯片个人化，在DRAM工业中通常称为门导体级。在图3a中，505是门导体线，510是电熔丝。图3b是图3a的电熔丝的俯视图，也示出了这些情况。电熔丝510位于芯片的右下角，并与闩锁电路530相连接。在这一级之后，如下所述地制作其它电导线和通道。
图4a是图3中描述的同一半导体芯片的剖视图，其上已做成了多个级。激光熔丝表示在最上面的级。标号540、550和560表示多层结构中的通道级，而标号545、555和565表示布线级(或层)。在该实施例中，布线级505还用作激光熔丝570(图4a中)。
图4b是制作级565后的芯片的俯视图。此处，激光熔丝570置于每个芯片的一面上，更具体而言在其左下角。这些熔丝与不同组的锁存器580相连。锁存器580表示在与闩锁电路530不同的位置上，以强调两组电路是既不依赖也不互连这一事实。该互连级完成后，可能会淀积另外的布线级。
图5示出完成的芯片结构的剖视图。电熔丝示在底部附近，而激光熔丝则靠近上部。上述另外的布线级包括通道级595和最后布线级590。在最后布线级的上面淀积钝化层595，在氧化硅和氮化硅层的结合之后通常还有聚合物绝缘保护层。而且，从上部蚀刻一开口600，直到激光熔丝570所处的区。图4b也示出了这种情况，其中开口600的位置更加清楚。
在上述实施例中，表示的是电熔丝在门导体级，激光熔丝在靠近芯片上部的金属互连级。事实上，电熔丝可位于任何布线级上，即使是在可采用多硅熔丝的衬底中也可以。同样地，激光熔丝也可位于任何布线级上。电熔丝的实际位置取决于不同布线级的电阻，而激光熔丝的位置更多地取决于不同布线级的金属厚度和透过激光熔丝链上的钝化层蚀刻孔的容易程度。
虽然结合优选实施例对本发明进行了描述，本领域技术人员可以理解，本发明并不局限于此处公开的精确结构，在不脱离本发明和后述权利要求书的范围的前提下可以作出各种变化和改进。
Claims (17)
1．一种半导体集成电路晶片或模块上的熔丝排列，包括：
至少一个第一类型的熔丝；以及
至少一个第二类型的熔丝，且所述第一类型的熔丝和所述第二类型的熔丝彼此不连接。
2．如权利要求1所述的熔丝排列，其中：所述第一类型的熔丝单独修复所述晶片上的缺陷，而所述第二类型的熔丝单独修复，所述模块上的缺陷，且所述第一类型的熔丝和所述第二类型的熔丝以互不影响对方的方式进行所述缺陷的修复。
3．如权利要求1所述的熔丝排列，其中：所述至少一个第一类型的熔丝是激光激发熔丝，而所述至少一个第二类型的熔丝是电激发熔丝。
4．如权利要求1所述的熔丝排列，其中：还包括至少一个激光激发熔丝和至少一个电激发熔丝。
5．如权利要求1所述的熔丝排列，其中：还包括一个激光激发熔丝、至少一个电激发熔丝和一个电激发反熔丝。
6．如权利要求1所述的熔丝排列，其中：在把所述芯片安装到第二级封装之前激发所述第一类型的熔丝，而所述第二类型的熔丝是在把所述芯片安装到第二级封装之后被激发。
7．如权利要求1所述的熔丝排列，其中：所述第一类型的熔丝修复第一类型的熔丝，而所述第二类型的熔丝修复第二类型的缺陷。
8．如权利要求1所述的熔丝排列，其中：所述第一类型的缺陷包括在制造所述芯片时产生的缺陷，而所述第二类型的缺陷包括在对所述模块施加应力时所产生的缺陷。
9．一种半导体集成电路晶片或模块上的熔丝排列，包括：
至少一个第一类型的熔丝；以及
至少一个第二类型的熔丝，且所述第一类型的熔丝和所述第二类型的熔丝串联连接。
10．一种半导体集成电路晶片或模块上的熔丝排列，包括：
多个用来修复第一类型缺陷的第一类型的熔丝，以及
多个用来修复第二类型缺陷的第二类型的熔丝，所述第一类型的熔丝和所述第二类型的熔丝彼此之间不连接。
11．如权利要求10所述的熔丝排列，其中：所述多个第一类型的熔丝是激光激发熔丝，而所述多个第二类型的熔丝是电激发熔丝。
12．如权利要求10所述的熔丝排列，其中：所述第一类型的缺陷是晶片缺陷，而所述第二类型的缺陷是模块缺陷。
13．如权利要求10所述的熔丝排列，其中：所述第一类型的缺陷是需要激发芯片冗余装置的缺陷，而所述第二类型的缺陷是需要激发模块级冗余的单个单元故障。
14．一种在半导体集成电路晶片或模块上设置不同类型的熔丝的方法，包括：
提供至少一个第一类型的熔丝；以及
提供至少一个第二类型的熔丝，且所述第一类型的熔丝和所述第二类型的熔丝彼此不连接。
15．如权利要求14所述的设置不同类型的熔丝的方法，其中所述第一类型的熔丝和所述第二类型的熔丝以不使剩余的所述熔丝失效的方式，单独地激发所述晶片或所述模块上的冗余装置。
16．如权利要求14所述的设置不同类型的熔丝的方法，其中：所述至少一个第一类型的熔丝是激光激发熔丝，而所述至少一个第二类型的熔丝是电激发熔丝。
17．一种在半导体集成电路晶片或模块上设置不同类型的熔丝的方法，包括：
提供多个用来修复第一类型缺陷的第一类型的熔丝，以及
提供多个用来修复第二类型缺陷的第二类型的熔丝，所述第一类型的熔丝和所述第二类型的熔丝彼此不连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/361,960 US6288436B1 (en) | 1999-07-27 | 1999-07-27 | Mixed fuse technologies |
| US09/361,960 | 1999-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1297255A true CN1297255A (zh) | 2001-05-30 |
| CN1177366C CN1177366C (zh) | 2004-11-24 |
Family
ID=23424113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001201883A Expired - Fee Related CN1177366C (zh) | 1999-07-27 | 2000-07-20 | 混合熔丝技术 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6288436B1 (zh) |
| EP (1) | EP1073118B1 (zh) |
| JP (1) | JP3470960B2 (zh) |
| KR (1) | KR100399493B1 (zh) |
| CN (1) | CN1177366C (zh) |
| DE (1) | DE60011190T2 (zh) |
| HK (1) | HK1034804A1 (zh) |
| TW (1) | TW461070B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100514645C (zh) * | 2006-09-19 | 2009-07-15 | 国际商业机器公司 | 集成电路的元件、集成电路及其使用方法 |
| CN102237146A (zh) * | 2010-04-30 | 2011-11-09 | 海力士半导体有限公司 | 半导体存储装置的修复电路和修复方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249038B1 (en) * | 1999-06-04 | 2001-06-19 | International Business Machines Corporation | Method and structure for a semiconductor fuse |
| DE10026926C2 (de) * | 2000-05-30 | 2002-06-20 | Infineon Technologies Ag | Halbleiteranordnung mit optischer Fuse |
| US6355968B1 (en) * | 2000-08-10 | 2002-03-12 | Infineon Technologies Ag | Wiring through terminal via fuse |
| DE10123686C1 (de) | 2001-05-15 | 2003-03-20 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement |
| US6704228B2 (en) * | 2001-12-28 | 2004-03-09 | Samsung Electronics Co., Ltd | Semiconductor memory device post-repair circuit and method |
| KR100853460B1 (ko) * | 2002-07-19 | 2008-08-21 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
| TW538518B (en) * | 2002-07-19 | 2003-06-21 | Nanya Technology Corp | Fuse structure |
| US6906969B2 (en) * | 2002-09-24 | 2005-06-14 | Infineon Technologies Aktiengesellschaft | Hybrid fuses for redundancy |
| JP3884374B2 (ja) * | 2002-12-06 | 2007-02-21 | 株式会社東芝 | 半導体装置 |
| US6835642B2 (en) * | 2002-12-18 | 2004-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd | Method of forming a metal fuse on semiconductor devices |
| DE10349749B3 (de) | 2003-10-23 | 2005-05-25 | Infineon Technologies Ag | Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen |
| US6946718B2 (en) * | 2004-01-05 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | Integrated fuse for multilayered structure |
| JP2005209903A (ja) * | 2004-01-23 | 2005-08-04 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7284168B2 (en) * | 2005-01-26 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Method and system for testing RAM redundant integrated circuits |
| JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
| JP2012094928A (ja) * | 2006-03-07 | 2012-05-17 | Renesas Electronics Corp | 半導体装置 |
| JP4405488B2 (ja) * | 2006-08-30 | 2010-01-27 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2009283506A (ja) * | 2008-05-19 | 2009-12-03 | Mitsumi Electric Co Ltd | 半導体装置、半導体集積回路装置及び半導体装置の電気的特性の調整方法 |
| US8208768B2 (en) * | 2009-10-26 | 2012-06-26 | United Microelectronics Corp. | Focusing member and optoelectronic device |
| US8139907B2 (en) * | 2009-12-29 | 2012-03-20 | United Microelectronics Corp. | Optoelectronic device and method of forming the same |
| KR20120105828A (ko) * | 2011-03-16 | 2012-09-26 | 삼성전자주식회사 | 반도체 발광다이오드 칩, 그 제조방법 및 품질관리방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066998A (en) | 1989-06-30 | 1991-11-19 | At&T Bell Laboratories | Severable conductive path in an integrated-circuit device |
| JP2829156B2 (ja) * | 1991-07-25 | 1998-11-25 | 株式会社東芝 | 不揮発性半導体記憶装置の冗長回路 |
| US5285099A (en) | 1992-12-15 | 1994-02-08 | International Business Machines Corporation | SiCr microfuses |
| US5314840A (en) | 1992-12-18 | 1994-05-24 | International Business Machines Corporation | Method for forming an antifuse element with electrical or optical programming |
| US5323353A (en) * | 1993-04-08 | 1994-06-21 | Sharp Microelectronics Technology Inc. | Method and apparatus for repair of memory by redundancy |
| JP3056019B2 (ja) | 1993-05-11 | 2000-06-26 | 九州日本電気株式会社 | 半導体記憶装置 |
| KR0119888B1 (ko) * | 1994-04-11 | 1997-10-30 | 윤종용 | 반도체 메모리장치의 결함구제방법 및 그 회로 |
| US5818748A (en) * | 1995-11-21 | 1998-10-06 | International Business Machines Corporation | Chip function separation onto separate stacked chips |
| US5796746A (en) * | 1995-12-22 | 1998-08-18 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
| US5748031A (en) * | 1996-02-01 | 1998-05-05 | Cypress Semiconductor, Corporation | Electrical laser fuse hybrid cell |
| US5847441A (en) * | 1996-05-10 | 1998-12-08 | Micron Technology, Inc. | Semiconductor junction antifuse circuit |
| US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
| KR100269296B1 (ko) * | 1997-04-22 | 2000-10-16 | 윤종용 | 메모리집적회로의승압전원회로및승압전원의전하량제어방법 |
| JPH1117016A (ja) * | 1997-06-25 | 1999-01-22 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1999
- 1999-07-27 US US09/361,960 patent/US6288436B1/en not_active Expired - Fee Related
-
2000
- 2000-03-30 TW TW089105947A patent/TW461070B/zh active
- 2000-07-11 JP JP2000210177A patent/JP3470960B2/ja not_active Expired - Fee Related
- 2000-07-18 KR KR10-2000-0040907A patent/KR100399493B1/ko not_active IP Right Cessation
- 2000-07-20 CN CNB001201883A patent/CN1177366C/zh not_active Expired - Fee Related
- 2000-07-25 DE DE60011190T patent/DE60011190T2/de not_active Expired - Lifetime
- 2000-07-25 EP EP00306333A patent/EP1073118B1/en not_active Expired - Lifetime
-
2001
- 2001-07-26 HK HK01105209A patent/HK1034804A1/xx not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100514645C (zh) * | 2006-09-19 | 2009-07-15 | 国际商业机器公司 | 集成电路的元件、集成电路及其使用方法 |
| CN102237146A (zh) * | 2010-04-30 | 2011-11-09 | 海力士半导体有限公司 | 半导体存储装置的修复电路和修复方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3470960B2 (ja) | 2003-11-25 |
| HK1034804A1 (en) | 2001-11-02 |
| TW461070B (en) | 2001-10-21 |
| KR20010015353A (ko) | 2001-02-26 |
| KR100399493B1 (ko) | 2003-09-26 |
| EP1073118B1 (en) | 2004-06-02 |
| US6288436B1 (en) | 2001-09-11 |
| CN1177366C (zh) | 2004-11-24 |
| EP1073118A1 (en) | 2001-01-31 |
| JP2001068555A (ja) | 2001-03-16 |
| DE60011190T2 (de) | 2005-06-30 |
| DE60011190D1 (de) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1177366C (zh) | 混合熔丝技术 | |
| US7779311B2 (en) | Testing and recovery in a multilayer device | |
| US12021035B2 (en) | Interconnecting dies by stitch routing | |
| US5907492A (en) | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs | |
| US7404117B2 (en) | Component testing and recovery | |
| US5414637A (en) | Intra-module spare routing for high density electronic packages | |
| US5923181A (en) | Methods and apparatus for burn-in stressing and simultaneous testing of semiconductor device chips in a multichip module | |
| CN1823277A (zh) | 具有测试焊盘结构的集成电路以及测试方法 | |
| US6136620A (en) | Method of manufacture for an integrated circuit having a BIST circuit and bond pads incorporated therein | |
| US6214630B1 (en) | Wafer level integrated circuit structure and method of manufacturing the same | |
| US5844297A (en) | Antifuse device for use on a field programmable interconnect chip | |
| US20080073789A1 (en) | Method Of Identifying And/Or Programming An Integrated Circuit | |
| US5696404A (en) | Semiconductor wafers with device protection means and with interconnect lines on scribing lines | |
| KR100264303B1 (ko) | 반도체 기판용 배전 배선 시스템 및 엔지니어링 변경 방법 | |
| US4778771A (en) | Process of forming input/output wiring areas for semiconductor integrated circuit | |
| US20030037277A1 (en) | Semiconductor device | |
| US20230253270A1 (en) | Probe card for connecting to contact pads configured to act as probe pads of a semiconductor wafer | |
| CN1167128C (zh) | 电熔化熔断器及其阵列和排列 | |
| US7208758B2 (en) | Dynamic integrated circuit clusters, modules including same and methods of fabricating | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| Reiter et al. | Bad vias are the cause for electrical test yield losses after plastic chip assembly | |
| JPH05166911A (ja) | 層間耐圧不良選別方法 | |
| CN1832030A (zh) | 电子电路 | |
| Ikezi et al. | 4564807 Method of judging carrier lifetime in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041124 Termination date: 20190720 |