JPH0567678A - 半導体集積回路配線方法 - Google Patents

Abstract

(57)【要約】 【目的】 論理変更用に備えられた未使用ゲ−トの端子
から半導体集積回路チップ表面に最も近い配線層まで、
上空に障害物が存在しない場所に、配線パタ−ンを引き
上げる引き上げ配線パターンの配線を行う。 【構成】 半導体集積回路チップの製造後に、配線の一
部を修正加工して論理変更に対応する補修を行う際の加
工プロセスを容易とするため、論理変更用に備えられた
未使用ゲ−トの端子から半導体集積回路チップ表面に最
も近い配線層まで配線パタ−ンを引き上げる引き上げ配
線パターンの配線を行う。この半導体集積回路配線方法
では、未使用ゲ−トの端子からの引き上げ配線パターン
の配線処理は、当該引き上げ配線パターンの配線が上空
に加工障害物の無い場所となる位置を選択して配線パタ
−ンの引き上げ配線を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路配線方
法に関し、特に、多層配線層を有する半導体集積回路チ
ップの製造後に、半導体集積回路チップの上側からで収
束イオンビーム（ＦＩＢ）法，レ−ザＣＶＤ法等を用い
て、配線の一部を修正加工して論理変更に対応して補修
を行う際に、この加工プロセスを容易にするため、論理
変更用に備えられた未使用ゲ−トの端子から半導体集積
回路チップ表面に最も近い配線層まで配線パタ−ンを引
き上げる引き上げ配線パターンの配線を行う半導体集積
回路配線方法に関するものである。

【０００２】

【従来の技術】従来、論理変更用に用意された未使用ゲ
−トに対する配線技術に関しては、発明協会公開技報公
技番号８８−００９５１３号に記載されているように、
未使用ゲ−トの端子から半導体集積回路チップ表面に最
も近い配線層まで配線パタ−ンを引き上げておくことに
より、設計変更に要する加工量の削減と歩留まりを向上
させる技術が知られている。また、半導体集積回路チッ
プにおける論理不良および配線不良障害を回避する技術
として、例えば、特開昭６３−１５７４３８号公報に記
載されているような障害となる配線をＦＩＢ法で切り欠
いて電気的に切断する技術が知られている。

【０００３】

【発明が解決しようとする課題】ところで、上記の従来
の技術においては、論理変更用に用意された未使用ゲ−
トの配線技術に関して、単に未使用ゲ−トの端子から半
導体集積回路チップ表面に最も近い配線層まで配線パタ
−ンを引き上げておくだけであり、半導体集積回路チッ
プに付加される障害物についての考慮がなされていな
い。すなわち、半導体集積回路チップにおける配線層の
上に存在する電源配線層，電源端子，入出力信号端子等
の障害物については配慮されずに、論理変更用に用意さ
れた未使用ゲ−トの端子から半導体集積回路チップ表面
に最も近い配線層まで配線パタ−ンを引き上げる配線処
理を行うようにしている。このため、半導体集積回路チ
ップによっては、論理不良が存在していても、電源配
線，電源端子，入出力信号端子等の半導体集積回路チッ
プに付加される障害物により、チップの下層の配線層に
対しての修正加工できない場合があるという問題点があ
る。

【０００４】本発明の目的は、半導体集積回路チップ製
造後に配線の一部を修正加工して論理変更などの補修を
行う際の加工プロセスを容易とするため、電源配線，電
源端子，入出力信号端子など半導体集積回路チップに付
加される障害物を考慮して、論理変更用に備えられた未
使用ゲ−トの端子から半導体集積回路チップ表面に最も
近い配線層まで、上空に障害物が存在しない場所に、配
線パタ−ンを引き上げる引き上げ配線パターンの配線を
行う半導体集積回路配線方法を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成させるた
め、本発明の半導体集積回路配線方法は、半導体集積回
路チップの製造後に、配線の一部を修正加工して論理変
更に対応する補修を行う際の加工プロセスを容易とする
ため、論理変更用に備えられた未使用ゲ−トの端子から
半導体集積回路チップ表面に最も近い配線層まで配線パ
タ−ンを引き上げる引き上げ配線パターンの配線を行う
半導体集積回路配線方法であって、未使用ゲ−トの端子
からの引き上げ配線パターンの配線処理は、当該引き上
げ配線パターンの配線が上空に加工障害物の無い場所と
なる位置を選択して配線パタ−ンの引き上げ配線を行う
ことを特徴とする。

【０００６】ここでの未使用ゲ−トの端子からの引き上
げ配線パターンの配線処理は、配線パタ−ンの引き上げ
処理を一般配線処理を行う前に独立して行い、論理変更
用に備えられた未使用ゲ−トの各未使用ゲ−ト単位に個
別に行う。

【０００７】また、未使用ゲ−トの端子からの引き上げ
配線パターンの配線処理は、配線パタ−ンの引き上げ処
理を一般配線の処理と独立して行い、その後に論理変更
用に備えられた各未使用ゲ−ト単位に個別に行う。

【０００８】また更に、本発明の半導体集積回路配線方
法では、論理変更用に備えらえる各未使用ゲ−トの種類
毎に固定引き上げ配線パタ−ンを設け、当該未使用ゲ−
トを配置する位置の決定は、半導体集積回路チップ表面
に最も近い配線層に設ける引き上げ配線パタ−ンの端部
を、その上空に加工の障害物が無い場所を選択して配置
し、その後に前記固定引き上げ配線パタ−ンより決定さ
れる該固定引き上げ配線パタ−ンの他方端部に当該未使
用ゲートを配置し、当該未使用ゲートからの固定引き上
げ配線パタ−ンの配線を行うことを特徴とする。

【０００９】

【作用】ここでの半導体集積回路配線方法では、半導体
集積回路チップの製造後に、配線の一部を修正加工して
論理変更に対応する補修を行う際の加工プロセスを容易
とするため、論理変更用に備えられた未使用ゲ−トの端
子から半導体集積回路チップ表面に最も近い配線層まで
配線パタ−ンを引き上げる引き上げ配線パターンの配線
を行う。この場合、未使用ゲ−トの端子からの引き上げ
配線パターンの配線の処理を、当該引き上げ配線パター
ンの配線が上空に加工障害物の無い場所となる位置を選
択して配線パタ−ンの引き上げ配線を行う。このように
論理変更用に備えられた未使用ゲ−トの端子から配線を
半導体集積回路チップ表面に最も近い配線層まで引上げ
る配線処理を行う場合に、その上空に電源端子，入出力
信号端子，電源配線などの加工障害物が存在しない区間
を加工に必要な長さ確保するという条件を持たせる。

【００１０】これにより、論理変更用に備えられた未使
用ゲ−トの端子から引き上げられた配線パタ−ンの配線
は、その上空に障害物となる電源配線，電源端子，入出
力信号端子が存在しない区間（領域）を有することにな
るため、半導体集積回路チップの論理変更を行う修正加
工を行う際の切欠き等の加工が不要となる。

【００１１】また、論理変更用に備えられた未使用ゲ−
トの端子からの引き上げ配線パターンの配線処理では、
配線パタ−ンの引き上げ処理を一般配線処理を行う前に
独立して行い、論理変更用に備えられた未使用ゲ−トの
各未使用ゲ−ト単位に個別に行う。このような配線引上
げ処理を一般配線を行う前に実行することで、全ての端
子について１００％引上げを可能とすることができる。
また、未使用ゲ−トの端子からの引き上げ配線パターン
の配線処理では、配線パタ−ンの引き上げ処理を一般配
線の処理と独立して行い、その後に、論理変更用に備え
られた各未使用ゲ−ト単位に個別に行う。このように未
使用ゲ−トの端子からの引き上げ配線パターンの配線引
上げ処理を、一般配線を行った後に実行することによ
り、一般配線の未配線発生率を低下させることができ
る。これらの配線処理においては、未使用ゲ−トの端子
からの配線パタ−ン引上げの配線は、各未使用ゲ−ト単
位に個別に行うため、未使用ゲートの配置位置の制約を
なくすことができる。

【００１２】また、更に半導体集積回路配線方法では、
論理変更用に備えられる各未使用ゲ−トの種類毎に固定
引き上げ配線パタ−ンを設けておき、当該未使用ゲ−ト
を配置する位置の決定では、半導体集積回路チップ表面
に最も近い配線層に設ける引き上げ配線パタ−ンの端部
を、その上空に加工の障害物が無い場所を選択して配置
し、その後に前記固定引き上げ配線パタ−ンより決定さ
れる該固定引き上げ配線パタ−ンの他方端部に当該未使
用ゲートを配置し、当該未使用ゲートから固定引き上げ
配線パタ−ンでの配線を行う。すなわち、ここでは、各
未使用ゲ−トの種類ごとに個別に引上げ配線パタ−ンを
決めておき、この未使用ゲ−トを配置する時に半導体集
積回路チップ表面に最も近い配線層の配線の一部がその
上空に電源端子，入出力信号端子，電源配線などの加工
障害物が存在しない区間となるような配置とする。引上
げ配線パタ−ンの配線に関しては固定配線パターンを用
いるので特別な配線処理が不要であり、未使用ゲ−トの
配置位置を配置を考慮するだけでよい。

【００１３】このようにして、論理変更用に備えられた
未使用ゲ−トの端子から半導体集積回路チップ表面に最
も近い配線層まで配線パタ−ンを引き上げる引き上げ配
線パターンの配線を行うので、半導体集積回路チップの
製造後に、配線の一部を修正加工して論理変更に対応す
る補修を行う際の加工プロセスでは、電源配線の切欠き
等の加工を不要とすることができ、また、論理変更用に
備えられた未使用ゲ−トを１００％使用可能とすること
ができる。

【００１４】

【実施例】以下、本発明の実施例を図面により詳細に説
明する。図１は、本発明の一実施例にかかる半導体集積
回路配線方法の配線処理の各プロセスの流れを説明する
フローチャートである。また、図２は未使用ゲートから
の配線パターンの引き上げ配線処理を説明する図であ
る。図１および図２を参照して説明する。

【００１５】この実施例の半導体集積回路配線方法で
は、図１に示すように、まず、ステップ１１において、
論理ゲートの配置処理を行う。次に、ステップ１２にお
いて、優先配線処理を行う。ここでの優先配線処理は、
例えば、クロック信号配線など信号伝播時間が問題にな
るような配線を特に優先して配線する必要がある場合の
配線処理である。次に、ステップ１３において、論理変
更用に設けられた未使用ゲート端子の配線引き上げ処理
を行う。そして、次のステップ１４において、各々の論
理ゲートの間の配線を行う一般配線の処理を行う。この
ように、論理ゲートの配置処理の終了後に行う各々の論
理ゲートの間の配線の処理として、優先配線処理がある
場合はその優先配線の配線処理を終了した後に、論理変
更用に設けられて未使用ゲ−トの端子からの配線引き上
げ処理を行う。この配線引き上げ処理では、半導体集積
回路チップ表面に最も近い配線層までの配線パタ−ン引
上げを行う。そして、次に各々の論理ゲートの間の配線
を行うための一般配線の処理を行う。

【００１６】配線引き上げ処理を行う場合の半導体集積
回路チップ表面に最も近い配線層とは、例えば、配線層
が３層ある場合には、第３層の配線層であり、引き上げ
る場所は、この半導体集積回路チップ表面に最も近い配
線層で、かつ、上空に電源配線，電源端子，または入出
力信号端子などが存在しない領域の条件を満たす場所で
ある。このような条件を満たす場所まで配線を引き上げ
る配線処理のアルゴリズムを次に説明する。

【００１７】論理変更用に備えられる未使用ゲートの端
子からの配線を第３層の配線層まで引き上げる配線引き
上げ処理のアルゴリズムは、図２を参照して説明する
と、まず、未使用ゲートの着目する端子２１から一番近
い場所に存在する上空の障害物のない領域２２を検索す
る。領域２２は、上空に電源配線１５、電源端子１６，
入出力信号配線１７，入出力信号端子１８などが存在し
ない場所である。次に領域２２に対して第３層の配線層
２７の配線を加工に必要な長さ割り付ける。割り付けら
れた配線を例えば配線パターン２３とする。次に、配線
パターン２３のエレメントのどちらかの端点（優先順と
しては未使用ゲートの着目する端子２１に近い方の端点
２４）を選択し（端点でなくとも接続か容易な位置があ
れば配線上のその点を選択しても良い）、例えば、端点
２４と端子２１を接続する配線処理を、一般的に知られ
ている迷路法の配線アルゴリズム，チャネル割当て法の
配線アルゴリズムなどの配線処理により行い、例えば、
第２層の配線層２８の配線パターン２５で接続する配線
処理を行う。このような配線処理の結果、第１層の配線
層２９にある未使用ゲートの端子２１から領域２２への
配線の引上げが可能となる。引き上げ配線の処理を未使
用ゲ−トの全ての端子について行い、引上げ配線処理の
終了の後、一般配線の配線処理について従来手法と同様
な手法による配線処理を行えばよい。

【００１８】このように、各々の論理ゲートの間の配線
を行う一般配線の処理に先立って、論理変更用に備えら
れた未使用ゲートの引上げ配線の処理を行うため、配線
チャネルには十分に余裕があるので引上げ配線が不可と
いうケ−スは極めて発生しにくい。このため略１００％
の引上げ配線が可能となる。

【００１９】図３は半導体集積回路チップをチップ上空
から見た要部の部分正面図、また、図４は図３に示す半
導体集積回路チップの縦断面図である。半導体集積回路
チップ３０の表面には、図３に示すように、電源配線３
１，電源端子３２，入出力信号端子３３などが存在す
る。電源端子３２の下には、図４に示すように、第３層
の配線層３５，第２層の配線層３６，第１層の配線層３
７の配線層が存在する。各々の配線層の間は絶縁層であ
る。

【００２０】論理変更等により、例えば、ＦＩＢ法、レ
−ザＣＶＤ法によって半導体集積回路チップの補修加工
を行う場合、この補修加工は、半導体集積回路チップの
上空より行う。このため、例えば、最上層の第３層の配
線層３５における配線を切断する場合、その上空に、電
源配線３１，電源端子３２，入出力信号端子３３が存在
すると、これらが補修加工を行う場合の障害となるが、
ここでは、領域３８のように、上空にどのような障害物
も存在しない場所（領域）を選択して未使用ゲートの端
子から配線パターンが引き上げてあるので、この場所
（領域３８）から補修加工を行えば、電源配線３１など
をＦＩＢ法で切り欠いたりする必要はなく、半導体集積
回路チップ３０の表面から直接的に修正加工が行える。

【００２１】半導体集積回路チップ３０の表面において
は、電源配線３１，電源端子３２，入出力信号端子３３
などが常に半導体集積回路チップ３０の表面の全てをお
おっているわけではなく、領域３８のように、どの障害
物も存在しない場所（領域）があるので、この場所まで
未使用ゲートの端子から配線パターンが引き上げられて
いる（ステップ１３；図１）。

【００２２】なお、上空に存在する修正加工の障害物が
電源配線，入出力配線のみならば、従来の手法による配
線切欠き加工方法によって、修正加工を行う箇所の電源
配線または入出力配線などを切欠きすることにより対処
できるが、その上に、更に電源端子３２，入出力信号端
子３３が存在する場合には、ＦＩＢ法による加工は困難
となる。このため、加工対象となる配線が全て電源端子
の下だと加工を断念することになり、論理変更が行えな
いことになる。しかし、本実施例にかかる半導体集積回
路配線方法では、上述のような条件（半導体集積回路チ
ップ表面に最も近い配線層でかつ、上空に電源配線、電
源端子、または入出力信号端子などが存在しない領域の
条件）を満たす場所まで配線を引き出しておくので、１
００％で補修加工が可能となり、補修加工時の加工時間
の削減し、また、歩留まりが向上する。

【００２３】ところで、上述の実施例にかかる半導体集
積回路配線方法では、未使用ゲートからの引上げ配線処
理により、一般配線の配線チャネルを先に使用してしま
うため、一般配線で未配線が発生する場合がある。この
ような場合は、半導体集積回路における論理ゲートの実
装率の高い時に多く発生しやすい。実装率の高い場合に
対しては、一般配線の配線処理の実行後に、上述の配線
手法で未使用ゲート端子からの配線引上げを行うように
する。このように、未使用ゲート端子の配線引き上げ処
理および一般配線処理の順序を変えることにより、一般
配線の未配線を防止することができる。この場合には、
全ての未使用ゲート端子からの引上げ配線が不可能とな
る場合があるが、未使用ゲ−ト端子の未配線は半導体集
積回路における動作に影響ないので、一般の配線を優先
して、配線不可能な未使用ゲ−ト端子の配線は諦める。
このように論理ゲートの実装率によりどちらを先に行う
かを使い分ければ、最適な配線処理が行えることにな
る。

【００２４】次に、論理変更用の未使用ゲートから引き
上げ配線を行う配線処理の他の実施例を説明する。この
場合、図５に示すように、まず、各未使用ゲ−トの種類
ごとに、未使用ゲート５５の端子５１から引上げ配線を
行う配線経路を固定の配線パターン（５２，５３，５
４）で設定しておき、半導体集積回路チップ５０の各論
理ゲートの配置処理において、未使用ゲ−ト５５を配置
するとき、未使用ゲートの配置場所の決定条件として、
固定の配線パターンで引き上げられた配線の半導体集積
回路チップ表面に最も近い配線層の配線パターン５４の
エレメントが上述のような条件（半導体集積回路チップ
表面に最も近い配線層でかつ、上空に電源配線，電源端
子，または入出力信号端子などが存在しない領域の条
件）を満足する場所であることを追加する。この結果、
未使用ゲート５５の端子５１からの引上げ配線の処理
は、特別な処理を必要とせず、配線経路が予じめ固定さ
れた配線パターン（５２，５３，５４）で設定するのみ
で、未使用ゲ−トの端子を１００％使用可能とすること
ができ、加工時の加工時間の削減、歩留まり向上の効果
が期待できる。

【００２５】次に、論理変更用の未使用ゲ−トから引き
上げ配線を行う配線処理のさらに他の実施例を説明す
る。一般配線処理が終了後、図７に示すように、まず、
第１層の配線層７２に存在する未使用ゲ−トの端子７１
からチップ表面に最も近い論理信号配線層（第５層の配
線層）７６まで、第２層、第３層、第４層の各配線層７
３，７４，７５を介して配線を引きあげる。引き上げ先
はチップ表面に最も近い論理信号配線層７６全面を目標
としているため目標範囲が広く、先に説明した実施例の
目標配線に向かって配線を行う処理に比べれば処理方法
は容易で、引き上げられる可能性も高いという利点があ
る。次に引き上げられた配線の端点７７から配線を一定
の方向に指定された長さ引き伸ばす処理を実施する。引
き伸ばす長さの基準は、例えば障害物には一定の方向に
対して幅７８，７９が存在し、幅には最大値７８が存在
する。その最大値より長い配線は必ず障害物の存在しな
い領域７Ａに姿を現す事になる。また配線の加工には補
修装置の精度に合った、ある必要な長さが必要となる。
すなわち、この「ある必要な長さ＋障害物の最大幅の長
さ」の配線を引き伸ばせば必ず障害物の存在しない領域
に加工に必要な長さの配線が存在することになる。処理
としては障害物の無い領域を意識する必要がないためき
わめて極めて容易である。この時引き伸ばす配線の必要
な長さを一つのエレメントで確保することは、図８に示
すように他の一般配線８９が障害となるため困難であ
る。この場合は、配線進行方向でその長さを確保すれば
良い。一旦、１層下の配線層８６で配線チャネルを変更
して他の配線チャネル８３で引き伸ばせば良い。但し、
斜めに存在する障害物８７も考えられるので、このよう
な場合はその差分８８を制限値に付加すれば良い。ま
た、図７では端子からの引き上げを行う例について述べ
たが、端子の場合、一点になり引出しが困難な場合が考
えられる。この対策として端子に固定経路で図９に示す
ように端子から一層上空の層、場合によってはさらに別
の層まで配線を引き上げてあきアンテナ配線としてお
く。これらアンテナ配線は微小なものであり一般配線の
障害にならない程度としておく。これにより、引き上げ
元の端子位置が従来の１点（９４）から複数点（９１〜
９５）に拡張されるため、引き上げ確率がさらに向上す
る。このアンテナ配線は本実施例に限らず先に図２によ
り述べた実施例にも応用可能である。また障害物の最大
幅はチップ表面上で全て同一とすると特例により異常に
大きくなる場合が考えられるため、この対策としては特
例を除いたり、チップ表面上を幾つかの領域に分割して
領域単位に制限値を設定すれば無駄な配線を引き伸ばす
必要がなくなる。また、無駄な配線の除去方法として上
記実施例のように配線を行い、補修可能領域を確保した
後、その配線の上空の障害物位置を認識して過剰な部分
を削除（短縮）すれば良い。削除することにより補修時
加工部に余分なアンテナ配線が付加されることがなくな
り、このアンテナ配線による電気的特性の影響（例え
ば、配線長抵抗による配線信号遅延時間のバラツキや遅
れなど）を最小限に押さえることが可能となる。なお、
図７において、７Ｂ，７Ｃは一般配線である。

【００２６】また、未使用ゲートからの引き上げ配線を
行う場合、上述のような固定の配線パターンによる配線
処理と、下の配線層の接続端子から配線アルゴリズムに
よる引き上げ配線を行う配線処理とを組合せた配線処理
により、未使用ゲートからの引き上げ配線を行うように
もできる。図６に示すように、まず、最初に行う論理ゲ
ートの配置処理において、論理変更用の未使用ゲート６
０の配置位置として、予じめ設定された固定の引き上げ
配線パターンで配線処理を行うための配置位置を定める
処理を行う。この処理では、上空に電源配線６４，電源
端子６５，入出力信号端子６６が存在しない領域６７に
対応して、固定の引き上げ配線パターン６３のエレメン
トを設ける場合、該当する位置までの配線を可能とする
未使用ゲートの配置位置が見つからず、当該未使用ゲー
トが未配置となってしまう場合、当該未使用ゲート６０
の配置位置は、該当位置からは離れているが配置可能な
近辺に配置する。そして、当該配線パターン６３の未使
用ゲート端子に接続されるべき他方の端点６２に対し
て、実際に配置した未使用ゲート６０の端子６１との間
を接続する配線処理を行う。この配線処理は、前述のよ
うに一般的に知られている迷路法の配線アルゴリズム，
チャネル割当て法の配線アルゴリズムなどの配線処理に
より行う。このような処理により、未使用ゲートからの
引き上げ配線の処理が行え、これにより、未使用ゲ−ト
の端子を１００％使用可能とすることができる。

【００２７】以上、本発明を実施例にもとづき具体的に
説明したが、本発明は、前記実施例に限定されるもので
はなく、種々の変更、変形、組合せを行うことは可能で
あり、その要旨を逸脱しない範囲において種々変更可能
であることは言うまでもない。

【００２８】

【発明の効果】以上に説明したように、本発明によれ
ば、論理変更用に備えられた未使用ゲ−トの端子から半
導体集積回路チップ表面に最も近い配線層まで配線パタ
−ンを引き上げる引き上げ配線パターンの配線を行うの
で、半導体集積回路チップの製造後に、配線の一部を修
正加工して論理変更に対応する補修を行う際の加工プロ
セスでは、電源配線の切欠き等の加工を不要とすること
ができ、また、論理変更用に備えられた未使用ゲ−トを
１００％使用可能とすることができる。未使用ゲ−トの
端子から引き上げられた配線パタ−ンはその上空に障害
物となる電源配線、電源端子が存在しないため、切欠き
等の加工が不要となり、加工時間の低減、歩留まりを向
上させることできる。ここでの論理変更用に設ける未使
用ゲ−トの配置位置は、特に制約を持たないため必要な
数を自由な場所に配置でき、配置の自由度を向上させる
ことで未配線を低減できる。

【図面の簡単な説明】

【図１】本発明の一実施例にかかる半導体集積回路配線
方法の配線処理の各プロセスの流れを説明するフローチ
ャートである。

【図２】未使用ゲートからの配線パターンの引き上げ配
線処理を説明する図である。

【図３】半導体集積回路チップをチップ上空から見た要
部の部分正面図である。

【図４】図３に示す半導体集積回路チップの縦断面図で
ある。

【図５】論理変更用の未使用ゲートから引き上げ配線を
行う配線処理の他の実施例を説明する図である。

【図６】論理変更用の未使用ゲートから引き上げ配線を
行う配線処理の別の他の実施例を説明する図である。

【図７】未使用ゲ−トからの配線パタ−ンの引き上げ配
線処理および障害物と配線長の関係を説明する図であ
る。

【図８】配線パタ−ンの引き伸ばし処理を説明する図で
ある。

【図９】未使用ゲ−ト端子にアンテナ配線を付加してお
く配線パタ−ンの引き上げ配線処理を説明する図であ
る。

【符号の説明】 １５，３１，６４…電源配線、１６，３２，６５…電源
端子、１７…入出力信号配線、１８，３３，６６…入出
力信号端子、２１，５１，６１…未使用ゲートの端子、
２２，３８，６７…上空が空いている領域、２３…配線
パターン、２４…配線パターンの端点、２７，３５…第
３層の配線層、２８，３６…第２層の配線層、２９，３
７…第１層の配線層、５２，５３，６３…固定の配線パ
ターン、５５，６０…未使用ゲート、７１…未使用ゲ−
トの端子、７２…第１層の配線層、７３…第２層の配線
層、７４…第３層の配線層、７５…第４層の配線層、７
６…第５層の配線層、７７…未使用ゲ−トの端子から引
上げられた端点、７８…障害物の最大幅、７９…障害物
の幅、７Ａ…障害物の存在しない領域、７Ｂ，７Ｃ、８
９…一般配線、８１，８２，８３，８４，８５…配線チ
ャネル、８６…チップ表面に最も近い論理信号配線層に
隣接する１層下の配線、８７…斜め領域を有する障害物
（電源配線）、８８…斜め領域による最大幅の差分。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 哲雄 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路チップの製造後に、配線
   の一部を修正加工して論理変更に対応する補修を行う際
   の加工プロセスを容易とするため、論理変更用に備えら
   れた未使用ゲ−トの端子から半導体集積回路チップ表面
   に最も近い論理信号配線層まで配線パタ−ンを引き上げ
   る引き上げ配線パターンの配線を行う半導体集積回路配
   線方法であって、未使用ゲ−トの端子からの引き上げ配
   線パターンの配線処理は、当該引き上げ配線パターンの
   配線が上空に加工障害物の無い場所となる位置を選択し
   て配線パタ−ンの引き上げ配線を行うことを特徴とする
   半導体集積回路配線方法。
2. 【請求項２】 請求項１に記載の半導体集積回路配線方
   法において、未使用ゲ−トの端子からの引き上げ配線パ
   ターンの配線処理は、配線パタ−ンの引き上げ処理を一
   般配線処理を行う前に独立して行い、論理変更用に備え
   られた未使用ゲ−トの各未使用ゲ−ト単位に個別に行う
   ことを特徴とする半導体集積回路配線方法。
3. 【請求項３】 請求項１に記載の半導体集積回路配線方
   法において、未使用ゲ−トの端子からの引き上げ配線パ
   ターンの配線処理は、配線パタ−ンの引き上げ処理を一
   般配線の処理と独立して行い、その後に論理変更用に備
   えられた各未使用ゲ−ト単位に個別に行うことを特徴と
   する半導体集積回路配線方法。
4. 【請求項４】 半導体集積回路チップの製造後に、配線
   の一部を修正加工して論理変更に対応して補修を行う際
   の加工プロセスを容易とするため、論理変更用に備えら
   れた未使用ゲ−トの端子から半導体集積回路チップ表面
   に最も近い論理信号配線層まで配線パタ−ンを引き上げ
   る引き上げ配線パターンの配線を行う半導体集積回路配
   線方法であって、論理変更用に備えらえる各未使用ゲ−
   トの種類毎に固定引き上げ配線パタ−ンを設け、当該未
   使用ゲ−トを配置する位置の決定は、半導体集積回路チ
   ップ表面に最も近い配線層に設ける引き上げ配線パタ−
   ンの端部を、その上空に加工の障害物が無い場所を選択
   して配置し、その後に前記固定引き上げ配線パタ−ンよ
   り決定される該固定引き上げ配線パタ−ンの他方端部に
   当該未使用ゲートを配置し、当該未使用ゲートから固定
   引き上げ配線パタ−ンの配線を行うことを特徴とする半
   導体集積回路配線方法。
5. 【請求項５】請求項１に記載の半導体集積回路配線方法
   において、最初に、着目する未使用ゲ−トの端子から最
   も近い位置に存在する加工障害物となる物がない領域を
   検索し、次にその領域中でチップ表面に最も近い論理信
   号配線層に補修装置の加工精度に従った加工に必要とさ
   れる長さの配線を割り付け、次にこの割り付けられた配
   線中の任意の一点と着目する未使用ゲ−トの端子を接続
   することにより、配線パタ−ンの引き上げを行うことを
   特徴とする半導体集積回路配線方法。
6. 【請求項６】請求項１に記載の半導体集積回路配線方法
   において、最初に、未使用ゲ−トの端子からチップ表面
   に最も近い論理信号配線層まで固定径路で配線の引き上
   げを実施し、チップ表面に最も近い論理信号配線層での
   配線の長さは補修装置の加工精度に従った加工に必要と
   される長さの配線長を設定しておき、次にこのゲ−トの
   配置位置変更を行い、チップ表面に最も近い論理信号配
   線層の配線位置が加工障害物となる物がない領域となる
   よう配置変更を行うことにより、配線パタ−ンの引き上
   げを行うことを特徴とする半導体集積回路配線方法。
7. 【請求項７】請求項１に記載の半導体集積回路配線方法
   において、最初に、未使用ゲ−トの端子からチップ表面
   に最も近い論理信号配線層まで配線の引き上げを行い、
   次にチップ表面に最も近い論理信号配線層の配線を引き
   伸ばし、かつその引き伸ばす長さは「加工障害物の最大
   幅＋補修装置の加工精度に従った加工に必要とされる長
   さ」の配線長とすることにより、引き伸ばされた配線の
   上空には必ず加工障害物が存在しない場所があり、その
   配線長は加工に必要な長さが必ず確保されていることを
   特徴とする半導体集積回路配線方法。
8. 【請求項８】請求項７に記載の半導体集積回路配線方法
   において、引き伸ばされた配線の上空障害物を検索し
   て、上空障害物を通り超して過剰に引き伸ばされた配線
   部を短縮することにより、補修時の配線長抵抗による配
   線信号遅延時間のバラツキ、遅れを少なくすることを特
   徴とする半導体集積回路配線方法。
9. 【請求項９】請求項５または請求項７に記載の半導体集
   積回路配線方法において、未使用ゲ−トの端子に一般配
   線の障害にならない数エレメントのアンテナ配線をゲ−
   ト固定で付加しておくことにより、端子の引出し可能点
   を複数化することを特徴とする半導体集積回路配線方
   法。