JP2728445B2 - 半導体装置の製造方法およびそれに用いる配線パターン修正装置 - Google Patents
半導体装置の製造方法およびそれに用いる配線パターン修正装置Info
- Publication number
- JP2728445B2 JP2728445B2 JP19985388A JP19985388A JP2728445B2 JP 2728445 B2 JP2728445 B2 JP 2728445B2 JP 19985388 A JP19985388 A JP 19985388A JP 19985388 A JP19985388 A JP 19985388A JP 2728445 B2 JP2728445 B2 JP 2728445B2
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- wiring
- wiring pattern
- semiconductor
- semiconductor pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特に論理LS
Iにおける配線パターンの修正に適用して有効な技術に
関するものである。
Iにおける配線パターンの修正に適用して有効な技術に
関するものである。
マイクロプロセッサやゲートアレイなどの論理LSI
は、近年集束イオンビーム（Focused Ion Beam;FIB）装
置などの配線パターン修正装置を用いて論理修正を行っ
ている。
は、近年集束イオンビーム（Focused Ion Beam;FIB）装
置などの配線パターン修正装置を用いて論理修正を行っ
ている。
上記集束イオンビーム装置については、例えば株式会
社工業調査会、昭和61年11月18日発行、「電子材料・別
冊（超LSI製造・試験装置ガイドブック）」P121〜P127
に記載がある。
社工業調査会、昭和61年11月18日発行、「電子材料・別
冊（超LSI製造・試験装置ガイドブック）」P121〜P127
に記載がある。
集束イオンビーム装置を用いて論理修正を行うには、
半導体ペレット（以下、ペレットという）の主面を集束
イオンビームでエッチングして所定の配線を切断した
後、所定の配線間に導電パターンを配設する。導電パタ
ーンを配設するには、例えばモリブデン（Mo）、タング
ステン（Ｗ）、プラチナ（Pt）などの遷移金属を光CVD
法やレーザCVD法を用いて選択的にデポジションするの
が通例である。
半導体ペレット（以下、ペレットという）の主面を集束
イオンビームでエッチングして所定の配線を切断した
後、所定の配線間に導電パターンを配設する。導電パタ
ーンを配設するには、例えばモリブデン（Mo）、タング
ステン（Ｗ）、プラチナ（Pt）などの遷移金属を光CVD
法やレーザCVD法を用いて選択的にデポジションするの
が通例である。
しかしながら、本発明者の検討によれば、集束イオン
ビーム装置などを用いて論理修正を行う場合、半導体装
置の高集積化に伴って配線が多層化するようになると、
配線パターンの修正を行うことが困難になるという問題
がある。
ビーム装置などを用いて論理修正を行う場合、半導体装
置の高集積化に伴って配線が多層化するようになると、
配線パターンの修正を行うことが困難になるという問題
がある。
すなわち、配線が多層化するにつれ、ペレットの主面
に集束イオンビームを照射して配線を切断する際、切断
箇所の上方に上層の配線が配置されているため、所望す
る配線を切断することができない確率が高くなるため、
論理修正を行うことができないケースが多発し、その結
果、論理LSIの歩留りが低下したり、マスク修正に要す
る時間が長期化してしまうという問題が発生する。
に集束イオンビームを照射して配線を切断する際、切断
箇所の上方に上層の配線が配置されているため、所望す
る配線を切断することができない確率が高くなるため、
論理修正を行うことができないケースが多発し、その結
果、論理LSIの歩留りが低下したり、マスク修正に要す
る時間が長期化してしまうという問題が発生する。
本発明は、上記した問題点に着目してなされたもので
あり、その目的は、多層配線構造を備えた論理LSIの配
線パターンの修正率を向上させることのできる技術を提
供することにある。
あり、その目的は、多層配線構造を備えた論理LSIの配
線パターンの修正率を向上させることのできる技術を提
供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろ
う。
明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、次の通りである。
要を簡単に説明すれば、次の通りである。
すなわち、請求項１記載の発明は、主面の一部にター
ゲットパターンを形成したペレットの裏面もしくは表面
から上記ペレットを透過することのできる光を照射して
上記ターゲットパターンを検出することにより、上記ペ
レットの主面に形成された配線パターンの位置決めを行
い、次いで、上記ペレットの裏面の所定箇所をエッチン
グして配線を切断した後、接続すべき配線間に導電パタ
ーンを配設する半導体装置の製造方法である。
ゲットパターンを形成したペレットの裏面もしくは表面
から上記ペレットを透過することのできる光を照射して
上記ターゲットパターンを検出することにより、上記ペ
レットの主面に形成された配線パターンの位置決めを行
い、次いで、上記ペレットの裏面の所定箇所をエッチン
グして配線を切断した後、接続すべき配線間に導電パタ
ーンを配設する半導体装置の製造方法である。
また、請求項２記載の発明は、XYテーブル上に載置さ
れたペレットの裏面もしくは表面にペレットを透過する
光を照射すると光源と、上記ペレットを透過した光を検
出することによって、上記ペレットの主面の一部に形成
されたターゲットパターンを検出する光検出機構と、上
記ペレットの主面に形成された配線パターンの位置決め
を行うとともに、上記XYテーブルを所定の位置に移動す
る制御機構と、上記ペレットの裏面の所定箇所をエッチ
ングするエッチング機構と、上記ペレットの裏面に導電
パターンを被着する成膜機構とを備えた配線パターン修
正装置である。
れたペレットの裏面もしくは表面にペレットを透過する
光を照射すると光源と、上記ペレットを透過した光を検
出することによって、上記ペレットの主面の一部に形成
されたターゲットパターンを検出する光検出機構と、上
記ペレットの主面に形成された配線パターンの位置決め
を行うとともに、上記XYテーブルを所定の位置に移動す
る制御機構と、上記ペレットの裏面の所定箇所をエッチ
ングするエッチング機構と、上記ペレットの裏面に導電
パターンを被着する成膜機構とを備えた配線パターン修
正装置である。
上記した手段によれば、ペレットの主面側のみなら
ず、裏面側からも配線パターンの修正を行うことができ
るため、配線パターン修正率が向上する。
ず、裏面側からも配線パターンの修正を行うことができ
るため、配線パターン修正率が向上する。
第１図は、本発明の一実施例である半導体装置の製造
方法に用いる配線パターン修正装置の要部断面図、第２
図は、本発明により製造される半導体ペレットの要部断
面図である。
方法に用いる配線パターン修正装置の要部断面図、第２
図は、本発明により製造される半導体ペレットの要部断
面図である。
本実施例により製造されるペレット１は、その主面
に、例えば、Al三層配線構造を備えたマイクロプロセッ
サやゲートアレイなどの論理LSIを形成したものであ
る。
に、例えば、Al三層配線構造を備えたマイクロプロセッ
サやゲートアレイなどの論理LSIを形成したものであ
る。
第２図に示すように、Si単結晶からなる基板２の主面
には、SiO2からなる素子分離用絶縁膜３が形成され、こ
の素子分離用絶縁膜３で囲まれた図示しない素子形成領
域には、MOS・FETなどの集積回路素子が形成されてい
る。
には、SiO2からなる素子分離用絶縁膜３が形成され、こ
の素子分離用絶縁膜３で囲まれた図示しない素子形成領
域には、MOS・FETなどの集積回路素子が形成されてい
る。
素子分離用絶縁膜３の上層には、例えばAl合金からな
る第一層配線4a〜4dがパターン形成され、コンタクトホ
ール５を介して基板２と電気的に接続されている。
る第一層配線4a〜4dがパターン形成され、コンタクトホ
ール５を介して基板２と電気的に接続されている。
第一層配線4a〜4dの上層には、第一の層間絶縁膜６が
形成されている。この層間絶縁膜６は、例えばCVD法で
被着したSiO2膜の間にSOG（Spin On Glass）を挟んだ三
層構造を備えている。
形成されている。この層間絶縁膜６は、例えばCVD法で
被着したSiO2膜の間にSOG（Spin On Glass）を挟んだ三
層構造を備えている。
層間絶縁膜６の上層には、例えばAl合金からなる第二
層配線７がパターン形成され、スルーホール８を介して
第一層配線4dと電気的に接続されている。
層配線７がパターン形成され、スルーホール８を介して
第一層配線4dと電気的に接続されている。
第二層配線７の上層には、第二の層間絶縁膜９が形成
されている。この層間絶縁膜９は、例えばCVD法で被着
したSiO2の間にSOG（Spin On Glass）を挟んだ三層構造
を備えている。
されている。この層間絶縁膜９は、例えばCVD法で被着
したSiO2の間にSOG（Spin On Glass）を挟んだ三層構造
を備えている。
層間絶縁膜９の上層には、例えばAl合金からなる三層
層配線10a〜10eがパターン形成され、図示しないスルー
ホールを介して第一層配線4a〜4dまたは第二層配線７と
電気的に接続されている。
層配線10a〜10eがパターン形成され、図示しないスルー
ホールを介して第一層配線4a〜4dまたは第二層配線７と
電気的に接続されている。
第三層配線10a〜10eの上層には、パッシベーション膜
11が形成されている。このパッシベーション膜11は、例
えばCVD法で被着したSiO2と、同じくCVD法で被着したSi
3N4とからなる二層構造を備えている。
11が形成されている。このパッシベーション膜11は、例
えばCVD法で被着したSiO2と、同じくCVD法で被着したSi
3N4とからなる二層構造を備えている。
ところで、上記したような多層配線構造を備えた論理
LSIにおいては、例えば第一層配線4a〜4dのいずれかを
切断して配線パターンの修正を行う際、切断箇所の真下
に第二層配線７または第三層配線10a〜10eが配置されて
いると、ペレット１の主面側に集束イオンビームを照射
して配線を切断することができない。
LSIにおいては、例えば第一層配線4a〜4dのいずれかを
切断して配線パターンの修正を行う際、切断箇所の真下
に第二層配線７または第三層配線10a〜10eが配置されて
いると、ペレット１の主面側に集束イオンビームを照射
して配線を切断することができない。
そこで、本実施例では、第１図に示す配線パターン修
正装置20を用いてペレット１の裏面から第一層配線4a〜
4dのパターン修正を行う。
正装置20を用いてペレット１の裏面から第一層配線4a〜
4dのパターン修正を行う。
第１図に示すように、この配線パターン修正装置20の
処理室21中央には、ペレット１を載置するXYテーブル22
が移動自在に設置されている。
処理室21中央には、ペレット１を載置するXYテーブル22
が移動自在に設置されている。
XYテーブル22の一部には、ペレット１を透過すること
のできる赤外線を放射する光源23が内蔵され、この光源
23の上方には、ペレット１を透過した赤外線を検出する
光検出機構24が対向して設置されている。
のできる赤外線を放射する光源23が内蔵され、この光源
23の上方には、ペレット１を透過した赤外線を検出する
光検出機構24が対向して設置されている。
処理室21の外方には、光検出機構24およびXYテーブル
22と連動する制御機構25が設置され、この制御機構25に
よって、XYテーブル22の位置決めが行われるようになっ
ている。
22と連動する制御機構25が設置され、この制御機構25に
よって、XYテーブル22の位置決めが行われるようになっ
ている。
処理室21の上部には、集束イオンビーム源26を備えた
エッチング機構27、およびレーザ発振器28と反応ガス供
給管29とからなる成膜機構30が設置されている。
エッチング機構27、およびレーザ発振器28と反応ガス供
給管29とからなる成膜機構30が設置されている。
次に、上記配線パターン修正装置20を用いた第一層配
線4a〜4dのパターン修正方法を説明する。
線4a〜4dのパターン修正方法を説明する。
まず、ペレット１を、その主面を下方に向けてXYテー
ブル22に載置し、このXYテーブル22に内蔵された光源23
からペレット１の主面に向けて赤外線を照射する。この
とき、あらかじめペレット１の主面の余領域には、赤外
線を透過しない材料を用いてターゲットパターン31を形
成しておく。その際、赤外線がペレット１を透過し易く
なるよう、ターゲットパターン31の裏面の基板２に凹溝
32を設けておくとよい。
ブル22に載置し、このXYテーブル22に内蔵された光源23
からペレット１の主面に向けて赤外線を照射する。この
とき、あらかじめペレット１の主面の余領域には、赤外
線を透過しない材料を用いてターゲットパターン31を形
成しておく。その際、赤外線がペレット１を透過し易く
なるよう、ターゲットパターン31の裏面の基板２に凹溝
32を設けておくとよい。
ターゲットパターン31が形成された領域に赤外線が照
射されると、ターゲットパターン31の隙間を透過した赤
外線が光検出機構24に感知され、ターゲットパターン31
の位置が検出される。
射されると、ターゲットパターン31の隙間を透過した赤
外線が光検出機構24に感知され、ターゲットパターン31
の位置が検出される。
すると、この光検出機構24からの信号を受信した制御
機構25がXYテーブル22を駆動し、XYテーブル22を原点に
正確に位置決めする。
機構25がXYテーブル22を駆動し、XYテーブル22を原点に
正確に位置決めする。
そこで、ペレット１の主面に形成された第一層配線4a
〜4dのうち、切断すべき箇所の座標をマスクパターンな
どから得られた情報に基づいて制御機構25に入力する
と、制御機構25がXYテーブル22を駆動し、切断すべき箇
所が集束イオンビーム源26の直下の移動される。
〜4dのうち、切断すべき箇所の座標をマスクパターンな
どから得られた情報に基づいて制御機構25に入力する
と、制御機構25がXYテーブル22を駆動し、切断すべき箇
所が集束イオンビーム源26の直下の移動される。
次に、集束イオンビームをペレット１の裏面に照射し
て基板２と素子分離用絶縁膜３とをエッチングで除去
し、配線の所定箇所を切断するとともに、導電パターン
が配設される配線箇所を露出する。
て基板２と素子分離用絶縁膜３とをエッチングで除去
し、配線の所定箇所を切断するとともに、導電パターン
が配設される配線箇所を露出する。
次に、制御機構25がXYテーブル22を駆動し、導電パタ
ーンが配設される配線箇所を成膜機構30の直下に移動さ
せる。
ーンが配設される配線箇所を成膜機構30の直下に移動さ
せる。
そして、反応ガス供給管29から供給された反応ガスに
レーザ発振器28からレーザ光を照射すると、光CVD反応
が生起し、所定の配線間にMo、Ｗ、Ptなどからなる導電
パターンが配設されることによって、配線パターン修正
作業が完了する。
レーザ発振器28からレーザ光を照射すると、光CVD反応
が生起し、所定の配線間にMo、Ｗ、Ptなどからなる導電
パターンが配設されることによって、配線パターン修正
作業が完了する。
このように、ペレット１の裏面から下層配線のパター
ン修正を行う本実施例によれば、配線パターン修正率が
向上するため、論理LSIの歩留りが向上する。
ン修正を行う本実施例によれば、配線パターン修正率が
向上するため、論理LSIの歩留りが向上する。
また、配線パターン修正率の向上によって、マスク修
正に要する時間を短縮することができるため、論理LSI
の開発期間の短縮化を促進することができる。
正に要する時間を短縮することができるため、論理LSI
の開発期間の短縮化を促進することができる。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。
って得られる効果を簡単に説明すれば、下記の通りであ
る。
（１）．主面の一部にターゲットパターンを形成したペ
レットの裏面もしくは表面から上記ペレットを透過する
光を照射して上記ターゲットパターンを検出することに
より、上記ペレットの主面に形成された配線パターンの
位置決めを行い、次いで、上記ペレットの裏面の所定箇
所をエッチングして配線を切断した後、接続すべき配線
間に導電パターンを配設する請求項１記載の半導体装置
の製造方法によれば、論理LSIの配線パターン修正率を
向上させることができる。また、これにより、半導体装
置の製品歩留りを向上させることができる。
レットの裏面もしくは表面から上記ペレットを透過する
光を照射して上記ターゲットパターンを検出することに
より、上記ペレットの主面に形成された配線パターンの
位置決めを行い、次いで、上記ペレットの裏面の所定箇
所をエッチングして配線を切断した後、接続すべき配線
間に導電パターンを配設する請求項１記載の半導体装置
の製造方法によれば、論理LSIの配線パターン修正率を
向上させることができる。また、これにより、半導体装
置の製品歩留りを向上させることができる。
（２）．また、請求項２記載の配線パターン修正装置に
よれば、上記（１）と同様の効果を得ることができる。
よれば、上記（１）と同様の効果を得ることができる。
第１図は、本発明の一実施例である半導体装置の製造方
法に用いる配線パターン修正装置の要部断面図、 第２図は、本発明により製造される半導体ペレットの要
部断面図である。 １……半導体ペレット、２……基板、３……素子分離用
絶縁膜、4a〜4b……第一層配線、５……コンタクトホー
ル、6,9……層間絶縁膜、７……第二層配線、８……ス
ルーホール、10a〜10e……第三層配線、11……パッシベ
ーション膜、20……配線パターン修正装置、21……処理
室、22……XYテーブル、23……光源、24……光検出機
構、25……制御機構、26……集束イオンビーム源、27…
…エッチング機構、28……レーザ発振器、29……反応ガ
ス供給源、30……成膜機構、31……ターゲットパター
ン、32……凹溝。
法に用いる配線パターン修正装置の要部断面図、 第２図は、本発明により製造される半導体ペレットの要
部断面図である。 １……半導体ペレット、２……基板、３……素子分離用
絶縁膜、4a〜4b……第一層配線、５……コンタクトホー
ル、6,9……層間絶縁膜、７……第二層配線、８……ス
ルーホール、10a〜10e……第三層配線、11……パッシベ
ーション膜、20……配線パターン修正装置、21……処理
室、22……XYテーブル、23……光源、24……光検出機
構、25……制御機構、26……集束イオンビーム源、27…
…エッチング機構、28……レーザ発振器、29……反応ガ
ス供給源、30……成膜機構、31……ターゲットパター
ン、32……凹溝。
Claims (2)
- 【請求項１】主面の一部にターゲットパターンを形成し
た半導体ペレットの裏面もしくは表面から前記半導体ペ
レットを透過する光を照射して前記ターゲットパターン
を検出することにより、前記半導体ペレットの主面に形
成された配線パターンの位置決めを行い、次いで、前記
半導体ペレットの裏面の所定箇所をエッチングすること
により、配線を切断した後、接続すべき配線間に導電パ
ターンを配設する工程を含むことを特徴とする半導体装
置の製造方法。 - 【請求項２】XYテーブル上に載置された半導体ペレット
を裏面もしくは表面に前記半導体ペレットを透過する光
を照射する光源と、前記半導体ペレットを透過した光を
検出することによって、前記半導体ペレットの主面の一
部に形成されたターゲットパターンを検出する光検出機
構と、前記半導体ペレットの主面に形成された配線パタ
ーンの位置決めを行うとともに、前記XYテーブルを所定
の位置に移動する制御機構と、前記半導体ペレットの裏
面の所定箇所をエッチングするエッチング機構と、前記
半導体ペレットの裏面に導電パターンを被着する成膜機
構とを備えていることを特徴とする請求項１記載の半導
体装置の製造方法に用いる配線パターン修正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19985388A JP2728445B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体装置の製造方法およびそれに用いる配線パターン修正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19985388A JP2728445B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体装置の製造方法およびそれに用いる配線パターン修正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0250460A JPH0250460A (ja) | 1990-02-20 |
| JP2728445B2 true JP2728445B2 (ja) | 1998-03-18 |
Family
ID=16414742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19985388A Expired - Fee Related JP2728445B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体装置の製造方法およびそれに用いる配線パターン修正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728445B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2731288B2 (ja) * | 1990-08-28 | 1998-03-25 | 株式会社日立製作所 | 多層配線方法 |
-
1988
- 1988-08-12 JP JP19985388A patent/JP2728445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0250460A (ja) | 1990-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0162145B1 (en) | Method of melting a fuse using a laser beam | |
| JP4504515B2 (ja) | 半導体装置及びその製造方法 | |
| KR900008384B1 (ko) | 바아 코우드 패턴을 형성시킨 반도체 웨이퍼의 식별방법 및 반도체 장치의 제조방법 | |
| JPH0628290B2 (ja) | 回路用ヒューズを備えた半導体装置 | |
| JP2890538B2 (ja) | 半導体装置 | |
| JP2728445B2 (ja) | 半導体装置の製造方法およびそれに用いる配線パターン修正装置 | |
| EP0129915B1 (en) | A method of manufacturing an integrated circuit device | |
| US6511897B2 (en) | Method of manufacturing semiconductor device as well as reticle and wafer used therein | |
| US6555922B1 (en) | IC bonding pad combined with mark or monitor | |
| JPH0516185B2 (ja) | ||
| US4086127A (en) | Method of fabricating apertured deposition masks used for fabricating thin film transistors | |
| JP2004289131A (ja) | 半導体装置及びその製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPH09260601A (ja) | 半導体集積回路装置 | |
| US20060170099A1 (en) | Transistor-level signal cutting method and structure | |
| JPH07161684A (ja) | 半導体装置の製造方法 | |
| JP2994193B2 (ja) | 電気回路基板及びバイアホールモニタ方法 | |
| JPH0612787B2 (ja) | 半導体装置 | |
| JPH05200575A (ja) | レーザ加工装置 | |
| JPH03232232A (ja) | 半導体装置の製造方法 | |
| JPH03123059A (ja) | 半導体装置 | |
| JPH01239921A (ja) | 半導体装置の製造方法 | |
| JPS61116863A (ja) | 半導体装置のコンタクト孔形成方法 | |
| JPH1022206A (ja) | 半導体装置およびその製造方法 | |
| JPS6021807A (ja) | 水素化アモルフアスシリコンのフラツシユアニ−ル方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |