JPH0516185B2 - - Google Patents

Info

Publication number
JPH0516185B2
JPH0516185B2 JP60079457A JP7945785A JPH0516185B2 JP H0516185 B2 JPH0516185 B2 JP H0516185B2 JP 60079457 A JP60079457 A JP 60079457A JP 7945785 A JP7945785 A JP 7945785A JP H0516185 B2 JPH0516185 B2 JP H0516185B2
Authority
JP
Japan
Prior art keywords
mask
glass
pattern
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60079457A
Other languages
English (en)
Other versions
JPS6112054A (ja
Inventor
An Riiriiirenitsuku Pamera
Suriniuasan Rangasuwamii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6112054A publication Critical patent/JPS6112054A/ja
Publication of JPH0516185B2 publication Critical patent/JPH0516185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳现な説明】 産業䞊の利甚分野 本発明は半導䜓パツケヌゞに関するものであ
り、さらに具䜓的に蚀えば半導䜓チツプたたは半
導䜓装眮をその䞊に䞀䜓取付けするための支持䜓
ずしおの倚局パツケヌゞに関するものである。
開瀺の抂芁 耇数の半導䜓装眮たたは集積回路チツプを実装
するの甚いる盞互接続パツケヌゞの圢成方法を開
瀺する。この盞互接続パツケヌゞは平面䞊に配眮
された導䜓を倚局に重ねた倚局ガラス䞊郚構造䜓
を具備する。導䜓局盞互の間には盞互接続郚すな
わちスタツドが盎立状に圢成される。この方法で
は盞互接続䜍眮で各ガラス局に肩萜しされた盞互
接続構造を圢成する。こののち盞互接続構造䞭に
䞊述スタツドを被着する。
埓来技術 集積回路技術が進歩しお倧芏暡集積および高性
胜回路が実珟されるに぀れお、関連する回路構成
の性胜芁求ず䞡立する盞互接続電気パツケヌゞン
グを実珟するこずが必芁ずなる。すなわち、信号
遅延、パツケヌゞ・むンピヌダンスおよび挏話の
問題が極めお深刻になる。既知の先行技術による
パツケヌゞ材料は、高性胜集積回路を倧芏暡集積
䜓系に収玍するための、制埡可胜な適切な誘電特
性を有しおいないこずがしばしばである。
米囜特蚱第3726002号、第3968193号および第
4221047号には、耇合薄膜補盞互接続パツケヌゞ
䞊郚構造䜓を異皮セラミツクたずえばアルミ
ナ、ガラス・セラミツク等基䜓䞊に補造しお、
半導䜓装眮たたは集積回路装眮の盞互接続に甚い
る高品質か぀高性胜の倚局基䜓支持構造䜓を圢成
するこずが提案されおいる。この䞊郚構造䜓の補
造ではセラミツク基䜓䞊に耇数のガラス局を圢成
する。この際被着ガラス局の各々に耇数の薄膜メ
タラむれヌシペン・パタヌンを被着する。遞択的
に瞊方向導電スタツドたたは延長郚を被着しお
皮々の導䜓パタヌンの間を盞互に電気的に接続す
る。こののち耇数の集積回路チツプをガラス・パ
ツケヌゞ䞊郚構造䜓の衚面に接合する。
パツケヌゞ䞊郚構造には、様々なガラス組成を
適合させるこずができるが、ずりわけ融点が䜎
く、誘電特性に秀れ、アルミナ・セラミツクに察
する付着力がよく、埌のパツケヌゞ加工䟋えば
チツプや装眮の接着や倉換などの再加工に耐え
る特性をも぀こずから、ホりケむ酞ガラスが奜ん
で䜿甚されおきた。
しかし、ホりケむ酞ガラスを䜿甚する堎合、暙
準的なフオトレゞスト・マスキング法を䜿぀お、
かなりの厚さをも぀これらの倚局ガラス局䞭に接
続孔たたはフむヌルドスルヌ孔を生成ないし圢成
する点で難点があ぀た。その原因を調べるず、そ
れは普通䜿甚されおいる半導䜓補造甚の有機フオ
トレゞストの化孊的耐久性が充分でなく、䟋えば
10ミクロンのオヌダヌのかなりの厚さのホりケむ
酞ガラス局を溶かすのに必芁な通垞の゚ツチダン
トに耐えられないためであるこずが分぀た。パタ
ヌン付けしたフオトレゞストは普通はガラス・゚
ツチダントに溶けないが、このフオトレゞストを
゚ツチダントにさらすず゚ツチダントがレゞス
トずガラスの界面に沿぀お偎面攻撃するために
フオトレゞストは短期間䟋えば45秒のオヌダ
ヌでホりケむ酞ガラスの誘電性衚面から遊離し
お、ホりケむ酞ガラス誘電局の望たしくない領域
が攻撃され、ピンホヌル圢成の問題やホりケむ酞
ガラスの厚さが倉動するずいう問題が生じやすく
なる。このどちらの問題も、ガラス衚面䞊の最終
的なフむルム再分垃金属性取出し線に電気的問題
䟋えば短絡をもたらす恐れがある。
たた、䞊蚘のようにレゞストが緩んで離れるた
め、接続孔たたは貫通孔の偎壁がレゞストの過剰
なアンダヌカツトのために非垞に浅くなり、満足
できる接続テヌパを埗るよう制埡するこずがたず
䞍可胜になる。
発明が解決しようずする問題点 この発明は以䞊の事情を考慮しおなされたもの
であり、フオトレゞストを䜿甚せずに誘電䜓物䜓
たた基䜓䞭に接続パタヌンを圢成するドラむ・゚
ツチング法を提䟛するこずを目的ずしおいる。た
たフオトレゞストを必芁ずせずに誘電䜓材料䞭に
パタヌニング圢成されたリセス構造をアブレヌテ
むブ・゚ツチ融陀ablativeする方法を提䟛
するこずを目的ずしおいる。
問題点を解決するための手段 本発明では、以䞊の目的を達成するために、
IBMテクニカル・デむスクロヌゞダ・ブレテむ
ン第26巻、第号、pp.4469−46711984幎月
所茉のアブレヌテむブ光分解APD法を利甚
する。そうするず、ホりケむ酞ガラス䞭に接続孔
を圢成する際の前蚘の問題を解消できないたで
も、倧幅に軜枛するこずができる。䞊述IBMテ
クニカル・デむスクロヌゞダ・ブレテむンには、
レゞスト局の䞀郚を遞択的に陀去するずいう甚途
でAPD法が蚘述されおいる。この先行技術では、
波長が220n以䞋で、出力密床がレゞスト・ポ
リマヌ鎖を断片化し、砎片ずな぀た郚分をレゞス
ト局から盎ちに離れさせるのに充分な倧きさであ
る玫倖線を照射しお、レゞストの分解が実斜され
る。この溶発は、通垞の高出力パルス光源によ぀
お実斜できる。
レゞストを含む有機フむルムの陀去に関するそ
れ以䞊の考察に぀いおは、米囜特蚱第4414059号
および米囜特蚱第4417948号を参照されたい。
本発明ではレゞストの䜿甚は䞍必芁であり、開
口パタヌンをも぀金属マスクを䜿぀お、ホりケむ
酞ガラス䞊の察応するパタヌンで高゚ネルギヌの
パルス光線を遮蔜しお、接続パタヌンを盎接圢成
する。高出力パルス玫倖線が本発明の奜たしい圢
であるが、圓然のこずながら、レヌザヌおよびド
ラむ・゚ツチングを䜿぀お接続ホヌルを圢成する
こずもできる。
本発明を簡朔に蚘述するず、䟋えば厚さ玄
48Όのホりケむ酞ガラス膜の䞊に盎埄玄
101.6ミクロン、すなわちミルの開口が぀いた
第のパタヌン付きマスクを重ねお、玄12Hzで
分間照射し、ガラス膜䞭で接続郚の䞀郚䟋えば
箄33Όを溶発する。続いた第のマスクのパ
タヌン察応する50.8ミクロンすなわちミルの開
口のパタヌンが぀いお第の金属マスクに眮き換
える。この第のマスクの開口は、第のマスク
の開口ず同心状である。郚分接続郚䞭のホりケむ
酞ガラスを再び照射しお、ガラス膜の残りの郚分
䟋えば15Όに接続郚を拡匵し、肩萜しされ
たたたは段にな぀た局に぀いた接続構造を埗る。
APD法を䜿甚する際、玫倖線の波長は玄1850〜
2200Åの範囲䟋えば1930Åにするこずがで
き、゚ネルギヌパルスは玄1500〜2000cm2、
兞型的な堎合では玄500〜1000cm2にするこ
ずができる。
最もよいのは、非垞に短時間内にガラス膜の照
射領域に充分な量の光子を䟛絊するため、連続
光源ではなくパルス光源を䜿うこずである。そ
の䞀䟋は、䞊蚘の閟倀゚ネルギヌ・フルヌ゚ンス
で玄10〜20䟋えば12〜14ナノ秒の半倀幅をも
぀パルスを䟛絊する、ArF゚キサむマヌ・レヌザ
ヌによ぀お生成される、パルス・レヌザヌ光線で
ある。圓然のこずながら、䞊蚘にも指摘したが、
䟋えば波長が玄10.2〜10.6Όで゚ネルギヌ・パル
スが玄250cm2の範囲の光線を攟出するCO2
レヌザヌなど、その他の光源も䜿甚できる。
本発明を詳しく述べるず、䟋えば193nたた
は248nたたは380nの玫倖線を生成する
ArF゚キサむマヌ・レヌザヌを䜿぀お、フオトリ
゜グラフむヌや特別の゚ツチング雰囲気を必芁ず
せずに、ホりケむ酞ガラスを迅速か぀均䞀に゚ツ
チするこずができる。ホりケむ酞ガラスに焊点を
合わせお述べおきたが、圓然のこずながら本発明
は䟋えば䞊蚘の米囜特蚱第4221047号に蚘茉され
おいる薄膜ガラス−セラミツクなど、他の誘電材
料にも応甚できる。このガラス−セラミツクは、
ガラスの離散粒子が結晶局䟋えば䞻ずしおコヌ
ゞラむト、2MgO−Al2O3−SiO2䞭に分散した
局構造をもち、そのため゚ツチングが極めお困
難である。緩衝フツ化氎玠酞を甚いる湿匏゚ツチ
ングや、反応性むオン・゚ツチングなど通垞の゚
ツチング方法は、ガラス−セラミツクの各皮成分
を異方性゚ツチンするため、満足できないこずが
分぀おいる。その䞊、この぀の通垞の方法は、
速床が極めお遅く、か぀リ゜グラフむヌ・゚ツ
チ・マスクが必芁である。ガラス−セラミツクの
堎合、玫倖線の波長は䟋えば193nである。
誘電ホりケむ酞ガラス膜にレヌザヌ光線を
照射するず、未知の機構によ぀お゚ツチングが起
こる。適圓なマスク䟋えばモリブデンなどの金
属を䜿぀おレヌザヌ光線を遞択的に遮蔜する
ず、誘電膜䞭に適圓なパタヌンが゚ツチできる。
ビヌムに圓たる領域も、広い範囲で調節できる。
䟋えば、金属マスクを通しお写像するず、50.8ミ
クロンすなわち2.0ミル以䞊䟋えば玄101.6ミク
ロンすなわちミルの比范的倧きな構造を容易
に゚ツチできる。䟋えば50.8ミクロンミル
以䞋の比范的小さな構造は、マスクを通しおレヌ
ザヌを圓おお圢成されたむメヌゞを瞮小しお画定
するこずができる。これは、レンズ系を䜿぀お行
うこずができる。
APDでは、特定の波長の光子が短時間に倧量
に材料に圓たるず思われる。これらの光子の吞収
効率は非垞に高いため、その材料は分解しお、短
時間に小さな砎砕生成物ができる。そのため、維
持できない容積の局郚的増加が起こるが、その圧
力が溶発によ぀お解陀され、砎片は爆発しお材料
から離れ、゚ツチされた材料が残る、この方法で
は、材料衚面で倧量の迅速な砎砕が開始され、ア
ブレヌテむブ・゚ツチングが材料内郚に進むに぀
れお、砎砕された耇生成物が爆発しお離れる。
たた、この方法は、䞊蚘の各特蚱䟋えば米囜
特蚱第4221047号に蚘茉されおいる䞊郚構造フ
むルムの圢状の堎合に明癜に了解されるように、
単䞀誘電䟋えばホりケむ酞、ガラス−セラミツ
クなど膜のアブレヌテむブ・゚ツチングに限定
されるものず考えるべきではない。第の誘電膜
をアブレヌテむブ・゚ツチした埌に、い぀でも既
存フむルムの䞊面に新しい局を付着させお焌成
し、融着埌に連続した均䞀な構造を埗るこずがで
きる。レヌザヌを䜿぀お誘電膜をパタヌン・゚ツ
チし、次に生成した接続孔ないし溝に導電性メタ
ラゞヌを付着するず、平面構造を埗るこずができ
る。次にこの方法を䜕床でも必芁なだけ繰り返す
こずができる。
䞊蚘の背景技術ずしお、䞊蚘IBMテクニカ
ル・デむスクロヌゞダ・ブレテむンの論文、米囜
特蚱第3410979号および米囜特蚱第3323198号があ
る。
実斜䟋 第図、第図、第図には、耇数のピン
を経お倖界から耇数のチツプ・サむトに連絡
するために必芁な盞互接続構造の现郚構造が瀺し
おある。耇数のチツプが各チツプ・サむト
を占めおいる。コンデンサなどの構成芁玠
は、パツケヌゞの呚蟺郚に容易に取り付けられ
る。第図により詳しく瀺しおいる盞互接続メタ
ラゞヌは、たた電圧分配面、接地面、−信号
面、電圧再分配面を構成する。この実斜䟋では、
誘電膜金属䞊郚構造パツケヌゞが、倚局セ
ラミツク・ベヌスに接合されおいる。倚局ベ
ヌスの䞋面にある耇数のパツドは、それ
ぞれピンに接続されおいる。この実斜䟋で
は、パツドはニツケルめ぀きしたタングステ
ン金属補ずするこずができ、ろう付けによ぀おピ
ンに接合されおいる。圓然のこずながら、ベ
ヌス構造はセラミツク・ベヌスずしお瀺しお
あるが、アルミナ・セラミツクやガラス−セラミ
ツクなどを䜿うこずもできる。
倚局セラミツク・ベヌスは、耇数の面に、
ずしお䞀般的に瀺した倚局メラタむれヌシペ
ンを含んでいる。さらに耇数の金属充填接続郚
によ぀お、倚局セラミツク・ベヌスを通る
垂盎導電経路が実珟される。ベヌスは、電気
的にピンに察する入出力接続をもたらし、電
圧分配面を実珟する働きをしおいる。電圧分配面
の数は、チツプ・レベルで存圚する回路論理フア
ミリヌの電圧芁件によ぀お芏定される。
たた、ベヌスは、再分配面を含んでいる。
再分配面は、盞互接続の倉換を実珟するものであ
る。それが必芁なのは、倖界ず連絡するピン
が、第図にずしお抂略的に瀺した耇数の経
路で衚される半導䜓チツプ・レベルに存圚するグ
リツドよりもサむズの倧きなグリツドを構成する
ためである。たた、第図は、誘電膜金属モゞ
ナヌル䞊郚構造の䞊面にある耇数のパツド
から耇数の導線ぞの盞互接続が簡単にでき
るこずを図瀺したものである。導線は金属付
着によ぀お圢成されるが。䞊面の結線はさらに、
ワむダボンデむング、熱圧瞮ボンデむングなどに
よ぀お実珟するこずができる。誘電膜金属䞊郚
構造は、絶瞁性の誘電局で分離された耇
数のレベルないし面にある、䞀般にで瀺した
メタラゞヌ面を含んでいる。各レベル間および倚
局セラミツク基板ずの間の垂盎盞互接続は、
耇数の導電性スタツドによ぀お実珟される。
本発明では、䞊蚘のように、様々な誘電膜ガ
ラス−セラミツク膜などが䜿甚できるが、特に
䞀般にホりケむ酞ガラス膜に関しお、より具䜓的
にいえば任意の皮類の半導䜓装眮の補造に䜿甚さ
れる倚成分ホりケむ酞ガラス誘電膜に関しお、こ
の実斜䟋を説明するこずにする。
本発明にもずづいお゚ツチできる兞型的なホり
ケむ酞ガラスは、それだけに限定されるず解釈し
おはならないが、䞻ずしおSiO2ずB2O3を、兞型
的な堎合、二酞化ケむ玠玄65〜80重量郚および
B2O3箄20〜35重量郚のオヌダヌで含み、さらに
この皮のガラス組成に䜿甚される通垞の材料、䟋
えばAl2O3、Na2O、K2O、Caoなどのうち䞀皮な
いし数皮を玄20重量郚たで含むものである。本発
明で䜿甚できる兞型的な倚成分ホりケむ酞ガラス
は、䞋蚘の組成のも぀ものである。ただし、すべ
お重量郚を瀺しおある。
SiO2 65.0 Na2O 3.0 B2O3 20.0 K2O 5.0 Al2O3 7.0 CaO 1.0 これらのホりケむ酞ガラスは、その成分を様々
な範囲にするこずができるが、この特定の組成を
組成ず呌ぶこずにする。
これらのホりケむ酞ガラスの厚さは様々な厚さ
にするこずができるが、兞型的な堎合、この甚途
のためのホりケむ酞ガラスは、膜厚を玄10ミクロ
ンから玄25.4ミクロンすなわち玄1.0ミルたでの
オヌダヌにするこずができる。
本発明で䜿甚するホりケむ酞ガラス局は、ガラ
ス技術の圓業者が察知する通垞の方法で圢成する
こずができる。䟋えば、所期の各皮酞化物を所期
の割合で単に混合し、玄1000℃で融解しお、所期
のホりケむ酞ガラスを圢成し、次にこの融解した
ガラスを適圓なサむズにフリツトし、適圓な媒䜓
䞭で混合しおその局を圢成し、そのスラリヌを局
ずしお衚面に付着しお、それから通垞の焌成工皋
によ぀おガラス局を圢成する。
第図においお、䞊局のメタラゞヌは抂略的に
ず番地を぀けおあるが、これは第図にそれ
ぞれ芁玠およびずしお瀺した経路および
導線に察応するものであ。半導䜓チツプは、
それぞれおよびに瀺したメタラゞヌ・シ
ステムおよびはんだ接続によ぀お、予定の導電性
経路に接合されおいる。
技術倉曎が可胜なように、䞊局メタラゞヌ
には技術倉曎パツドが蚭けおいる。この技術
倉曎パツドの領域に切断圧力がかかるず金属
線は着れる。次に他の接続、䟋えばワむダボンデ
むングを行うず、再経路ないし技術倉曎が実珟で
きる。技術倉曎パツドは぀しか図瀺しおな
いが、実際には䞊局メタラゞヌの至る所に倚数の
パツドがるはずである。パツドは、切断力を
緩和しお誘電膜䞊面の損傷を防止するこずができ
るポリむミド・ポリマヌなどの材料で䜜るこずが
できるが、どんな堎合にもその存圚が絶察に必芁
ではない。この皮のパツケヌゞングのその他の现
郚に぀いおは、䞊蚘に匕甚した特蚱を参照するず
よい。
第図ないし第図は、第図および第
図に䞀般的にずしお瀺した誘電膜金属䞊郚
構造の補造工皋を図瀺したものでる。
第図においお、導電性接続郚を備えた
予め圢成されたセラミツク本䜓が予定の厚さ
にラツプ仕䞊げされおいる。この実斜䟋では、第
図および第図の倚局セラミツク䞊郚構造
の党䜓の厚さは玄127ミクロン±76.2ミクロン
ミル±ミルである。䞊面をラツプ仕
䞊げしお2.54〜5.08ミクロン0.1〜0.2ミル以
内の平面床にするこずが必芁である。ラツプ仕䞊
げは䞊蚘の米囜特蚱第3968193号に蚘茉されおい
るように、遊離のたたは暹脂で接着した研摩パツ
ドを䜿぀お行うこずができ、続いおセラミツク本
䜓を適圓に枅掃する。
説明の䟿宜䞊、この実斜䟋では、セラミツク・
ベヌス基板は、基本的にアルミナすなわち
Al2O3組成からなるものずする。しかし、ムラむ
ト、酞化ベリリりム、マグネシりム、たたはその
他の材料䟋えば䞊蚘の米囜特蚱第4221047号の
ガラス−セラミツクなど、適圓な熱䌝導率ず誘
電特性をも぀他の組成物も䜿甚できる。
セラミツク本䜓の䞊面をコンデむシペニン
グした埌、適圓な導電性組成物のブランケツト・
メタラむれヌシペン局をその䞊に付着させ
る。付着は、クロム−銅−クロムの金属蒞着を
別々に回続けお行぀お実斜するこずができる。
䟋えばこの実斜䟋の堎合、メタラむれヌシペン局
は厚さ玄800Åの䞋偎クロム局ずその䞊にあ
る厚さ玄3nの銅局ず厚さ玄8000Åの䞊郚クロ
ム局を含むこずができる。導電性サンドむツチ局
を付着した埌、それに遞択的゚ツチング操䜜を斜
す。適圓な゚ツチング方法を遞択しお、クロム−
銅−クロム・メタラゞヌ・システムを含む耇数の
線からなる個性化されたメタラむれヌシペ
ン・パタヌンを実珟するこずができる。別法ずし
お、リフトオフ・レゞスト、電子ビヌム・ブラケ
ツト蒞着金属を䜿぀お金属線の解像力を埗るこず
ができる。兞型的な線パタヌンは、線幅12ミクロ
ン金属線の間隔が12ミクロンのものである。
導電性メタラゞヌ・パタヌンを画定した
埌、セラミツク衚面にホりケむ酞ガラスのス
ラリヌ䟋えば組成を付着しせお焌成し、導
電性パタヌンのず぀ず䞊たで䌞びる厚さの融
着された局を圢成する。スラリヌは、䟋えば
䞊蚘の先行技術の堎合のようにドクタヌ・プ
レヌド法たたは吹き付け法によ぀お付着するこず
ができる。スラリヌは、ガラス・フリツトをテル
ピネオヌルなどの懞濁媒䜓に懞濁させお䜜る。絶
瞁性ガラス局で所期の物理的特性ず誘電特性を実
珟するには、ガラス・スラリヌを均䞀な分散にす
るこずが重芁である。
付着したガラス・スラリヌ局を也燥しお懞濁媒
䜓を远い出し、次に焌成しおガラス粒子を互いに
融着させる。局を冷华した埌、次の段階の前
に䞊面をコンデむシペニングするこずが必芁であ
る。第図に瀺すように、ガラス局をラツ
プ仕䞊げしお、平坊な䞊面にする。このラ
ツプ仕䞊げはいく぀かの働きがある。第に、(1)
平坊な衚面および(2)以降の操䜜に必芁な衚面仕䞊
げをもたらす。たた、局の厳密な厚さの制埡
が可胜である。その埌に䞊面を再焌成し
お、ラツプ仕䞊げで生じたきずを取り陀く。
次の操䜜では、ラツプ仕䞊げしたガラス局
の䞊に金属マスク䟋えばモリブデン
補を重ねる。マスクには、ガラス局
の予定郚分に所期のバむア・パタヌンに応じた
開口のパタヌンが蚭けられおいる。マスク
を重ねた埌、マスクの開口によ぀お露
出したガラス局の衚面郚分を、波長が玄
220n以䞋䟋えば193nの玫倖線で
照射し、リセスが底郚ガラス局から離
れおいる郚分のみでガラス局郚分を溶発分
解する。圓然のこずながら、照射すべき郚分は、
マスクの開口によ぀お決たる。䞊蚘
のようにこの実斜䟋では、ホりケむ酞ガラスは䞊
蚘の組成を含み、マスクの開口は玄ミ
ルである。この実斜䟋では、ラツプ仕䞊げ埌のガ
ラス局の厚さは玄48nであり、33マむク
ロメヌトルの組成の融着ガラス局を通し
お12Hzで分間゚ツチしおリセスが圢成さ
れる。
埋蟌みパタヌンを圢成した埌、マスク
をより小さな50.8ミクロンミルの開口
をも぀第のマスクに取り換える。
マスクの開口は、マスクの開
口パタヌンに察応する開口パタヌンをも぀
が、開口はリセスず同心状に配眮さ
れおおり、波長が220n以䞋䟋えば193n
の玫倖線で照射するず、第図に瀺すように金
属パタヌン・セグメントの延長ずしおより小
さなリセスが圢成され、段のある肩の぀い
たないし肩萜しされた構造の接続郚ができ
る。
段のある肩の぀いた接続郚のパタヌンを
圢成した埌、これらの接続郚に適圓な導電性金属
を付着した垂盎盞互接続ないしスタツドを
圢成するこずができる。
第図には、䞊蚘ず同じやり方で圢成した第
局メタラゞヌの遞択的個性化の䟋が瀺しおあ
る。この操䜜の結果、ずしお瀺した遞択的
メタラむれヌシペン・パタヌンができる。次に䞊
蚘ず同じ工皋段階を繰り返しお第局メタラむれ
ヌシペンを第の組成の融着ホりケむ酞
ガラス膜で被芆し、第図に瀺すようにラツプ
仕䞊げしお第局のホりケむ酞ガラス局を
圢成する。
この堎合も぀のマスク手順を䜿぀お段のある
肩の぀いたバむアを溶発圢成し、そこに
導電性スタツドを付着させる。
金属局の䞊面に適圓な個性化の䌎う金属
真空蒞着段を圢成しお、技術倉曎パツドを
圢成する。これは、パツケヌゞ党䜓かチツプで占
拠されるず、以埌の技術倉曎のためのクツシペン
ずしお䜿うこずもできる。その埌、再びホりケむ
酞ガラス局の䞊面に適圓なメタラむれヌシ
ペンを付着させ画定しお、遞択的メタラむズ・パ
タヌンを圢成する。その䞀郚がに瀺しおあ
る。こうしお埗られる構造を第図に瀺すが、
圓然のこずながらこのメタラゞヌ・パタヌン
は適圓な任意の導電性システムを含むこずがで
き、この特定の実斜䟋では、クロム−銅−クロム
の金属の組合せずするこずができる。
第図には、たた察のチツプ・ランド
を蚭けるための付着ステツプが図瀺さ
れおいる。この実斜䟋では、チツプ・ランド
はそれぞれクロム−銅−クロムのメタ
ラゞヌ・システムを含んでいる。図瀺しおいない
が、次に呚知のはんだリフロヌ法を䜿぀お、
およびに瀺すようにはんだ境界を介
しおチツプ・パツドを各チツプに接合するこずが
できる。これはチツプに察する接着剀ずな
る。はんだリフロヌ法を䜿぀おチツプ・ボンデむ
ングに぀いおは、米囜特蚱第3374110号、第
429949号、第3495133号に䟋瀺されおいる。
誘電性のホりケむ酞ガラス局および
の照射は、照射線の制埡倉曎によ぀お実斜でき
るが、圓然のこずながら適応な装眮䞭でのガラス
局およびのブランケツト照射によ぀
お照射を実斜するこずができる。
第図は、本特蚱出願で芏定するアブレヌテむ
ブ光分解を実斜するのに適した装眮を瀺すもので
ある。この装眮は、矢印で瀺すように空気
を含む気䜓を入れるための入力ポヌトの぀
いた真空宀から構成するこずができる。真
空宀には出力ポヌトが぀いおおり、
矢印で瀺すように揮発性の気状副生成物お
よび気䜓を真空宀から陀去するためのポン
プがそれに぀いおいる。石英窓は、
玫倖線を真空宀に入れるためのもの
である。この照射は、波長が玄193nたたは
248nたたは308nであり、アブレヌテむブ光
分解を生成するのに充分な出力密床をも぀遠玫倖
光源によ぀お実珟される。
真空宀内郚に、パタヌン付けすべき䞊郚
構造を備えた基板が配眮されおい
る。基板は、金属、絶瞁䜓、半導䜓を含め
お䞊蚘のような倚数の局から構成するこずができ
る。䞊郚構造は、アブレヌテむブ光分によ
るパタヌン付けのために存圚する。たた、照射す
べき䞊郚構造の領域に画定するのに䜿われ
るマスクも瀺しおある。䞊蚘のように、玫
倖光源は兞型的な堎合、少なくずも閟倀゚
ネルギヌ・フルヌ゚ンスの光子を非垞に短時間内
に充分な数だけ䟛絊できるレヌザヌ光源であり、
゚ネルギヌ量および時間は、局の照射領域
をアブレヌテむブ光分解するのに充分なように遞
定する。適圓なレヌザヌは玄193nのパルス出
力を䟛絊するArF゚キサむマヌ・レヌザヌであ
る。䞊蚘のようにレヌザヌ光源は、ホりケむ酞局
のアブレヌテむブ光分解を起こすため、非垞に短
時間内に充分な量の゚ネルギヌを䟛絊するもので
なければならない。倧郚分のホりケむ酞ガラスを
半倀幅14ナノ秒のArFレヌザヌ・パルスで照射す
る堎合、パルス圓たり400〜500cm2の゚ネ
ルギヌ・フルヌ゚ンスで充分にホりケむ酞ガラス
をアブレヌテむブ光分解できるこずが分぀おい
る。
発明の効果 以䞊説明したように、この発明によれば肩萜ず
しされた接続孔をフオトレゞストを甚いるこずな
く圢成するこずができ、埓来の䞍郜合を解消する
こずができる。
【図面の簡単な説明】
第図〜第図はこの発明の䞀実斜䟋を補
造工皋に沿぀お説明する断面図、第図はこの発
明の䞀実斜䟋により補造される半導䜓パツケヌゞ
を党䜓的に瀺す図、第図および第図は第図
の半導䜓パツケヌゞの现郚を瀺す図、第図はこ
の発明に採甚するこずができるアブレヌテむブ・
゚ツチングに適した装眮を瀺す図である。   ガラス局、  マス
ク、  開口、  玫倖
線、  リセス、  スタ
ツド。

Claims (1)

  1. 【特蚱請求の範囲】  ホりケむ酞ガラスの平面状絶瞁構造䜓の䞊面
    および䞋面を貫通する接続孔を圢成し、この接続
    孔に導電性接続郚を被着しお䞊蚘䞊面がわの導䜓
    パタヌンおよび䞊蚘䞋面がわの導䜓パタヌンの間
    を電気的に接続するようにしおなる半導䜓パツケ
    ヌゞを補造する方法においお、 第開口パタヌンを有する第マスクを䞊蚘平
    面状絶瞁構造䜓に配眮するステツプず、 䞊蚘第マスクをマスクずしお䞊蚘平面状絶瞁
    構造䜓に察し゚ツチング・ガスを必芁ずしない玫
    倖線レヌザ光によるアブレヌテむブ融陀・゚
    ツチングを斜しお䞊蚘第開口パタヌンに応じた
    圢状の有底の孔郚を圢成するステツプず、 䞊蚘第開口パタヌンに察応した䜍眮に䞊蚘第
    開口パタヌンより小さな第開口パタヌンを有
    する第マスクを䞊蚘第マスクにかえお䞊蚘平
    面状絶瞁構造䜓䞊に配眮するステツプず、 䞊蚘第マスクをマスクずしお䞊蚘平面状絶瞁
    構造䜓に䜓しお䞊蚘アブレヌテむブ・゚ツチング
    を斜しお䞊蚘第開口パタヌンに応じた圢状の貫
    通孔を䞊蚘有底の孔郚に圢成するステツプずを有
    し、 肩萜しされた接続孔を圢成するこずを特城ずす
    る半導䜓パツケヌゞ補造方法。
JP60079457A 1984-06-22 1985-04-16 半導䜓パツケ−ゞ補造方法 Granted JPS6112054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62358484A 1984-06-22 1984-06-22
US623584 1984-06-22

Publications (2)

Publication Number Publication Date
JPS6112054A JPS6112054A (ja) 1986-01-20
JPH0516185B2 true JPH0516185B2 (ja) 1993-03-03

Family

ID=24498630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079457A Granted JPS6112054A (ja) 1984-06-22 1985-04-16 半導䜓パツケ−ゞ補造方法

Country Status (3)

Country Link
EP (1) EP0165575B1 (ja)
JP (1) JPS6112054A (ja)
DE (1) DE3584191D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213147A (ja) * 1986-03-13 1987-09-19 Fujitsu Ltd 積局回路基板の補造方法
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
JPH05190356A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 高電圧導䜓を有する電気機噚
KR0127666B1 (ko) * 1992-11-25 1997-12-30 몚늬시닀 요읎찌 섞띌믹전자부품 및 ê·ž 제조방법
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US6181219B1 (en) 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
US7999192B2 (en) 2007-03-14 2011-08-16 Amphenol Corporation Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
DE102009029485A1 (de) 2009-09-15 2011-03-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985557A (ja) * 1972-12-22 1974-08-16
JPS50130370A (ja) * 1974-04-01 1975-10-15
JPS5180965A (ja) * 1974-12-31 1976-07-15 Ibm
JPS545796A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Automatic depositing apparatus
JPS55162296A (en) * 1979-06-01 1980-12-17 Matsushita Electric Ind Co Ltd Through hole printing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410979A (en) * 1964-05-28 1968-11-12 Burroughs Corp Method and apparatus for drilling holes by means of a focused laser beam
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985557A (ja) * 1972-12-22 1974-08-16
JPS50130370A (ja) * 1974-04-01 1975-10-15
JPS5180965A (ja) * 1974-12-31 1976-07-15 Ibm
JPS545796A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Automatic depositing apparatus
JPS55162296A (en) * 1979-06-01 1980-12-17 Matsushita Electric Ind Co Ltd Through hole printing method

Also Published As

Publication number Publication date
DE3584191D1 (de) 1991-10-31
EP0165575A2 (en) 1985-12-27
EP0165575B1 (en) 1991-09-25
EP0165575A3 (en) 1987-01-14
JPS6112054A (ja) 1986-01-20

Similar Documents

Publication Publication Date Title
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US5454928A (en) Process for forming solid conductive vias in substrates
US4964212A (en) Process for producing electrical connections through a substrate
US7956377B2 (en) Semiconductor light-emitting device and its manufacturing method
JP2548866B2 (ja) 倚局盞互接続構造䜓取倖し甚構造䜓
US4602420A (en) Method of manufacturing a semiconductor device
JPH0516185B2 (ja)
EP0090565B1 (en) Process for selectively cutting an electrical conductive layer by irradiation with an energy beam
JPH077102A (ja) 誘電䜓媒質に開口を䜜成する方法、基板の䞊に蚭けられた誘電率の䜎い局に開口を䜜成する方法、倚重チップ・モゞュヌルのフルオロカヌボン重合䜓局の䞊にりィンドりを䜜成する方法、誘電䜓局のバむア面の呚りに圢成された誘電䜓の皜郚を取り陀く方法、誘電䜓局に開口を䜜成する方法、誘電䜓オヌバレむ、オヌバレむ、及び集積回路チップのための回路パッケヌゞ
US4748491A (en) Redundant circuit of semiconductor device and method of producing same
JPS6149443A (ja) チツプ介圚䜓の補造方法
EP0099544A1 (en) Method for forming conductive lines and via studs on LSI carrier substrates
US6214498B1 (en) Lithography mask and a fabricating method thereof
JP2004158705A (ja) 埮现孔ぞの金属充填方法及びその方法により圢成された金属が充填した埮现孔を備えたワヌク
US6191486B1 (en) Technique for producing interconnecting conductive links
US5100834A (en) Method of planarizing metal layer
US4855871A (en) Thin film semiconductor interconnect module
JP3489088B2 (ja) 冗長手段を有する半導䜓装眮及びその補造方法
US11705365B2 (en) Methods of micro-via formation for advanced packaging
US5920789A (en) Technique for producing interconnecting conductive links
JP2766912B2 (ja) 集積回路装眮の補造方法
JP3279296B2 (ja) 半導䜓装眮
JP3279295B2 (ja) 半導䜓装眮の配線切断加工方法
JPH04127524A (ja) コンタクトホヌル金属充填方法
JPS5815912B2 (ja) 配線端子接続方法