JPH077102A - 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ - Google Patents

誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ

Info

Publication number
JPH077102A
JPH077102A JP6013343A JP1334394A JPH077102A JP H077102 A JPH077102 A JP H077102A JP 6013343 A JP6013343 A JP 6013343A JP 1334394 A JP1334394 A JP 1334394A JP H077102 A JPH077102 A JP H077102A
Authority
JP
Japan
Prior art keywords
dielectric layer
layer
dielectric
opening
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6013343A
Other languages
English (en)
Inventor
Robert J Wojnarowski
ロバート・ジョン・ウォジュナロースキイ
Herbert S Cole
ハーバート・スタンレイ・コール
Richard J Saia
リチャード・ジョセフ・サイア
Thomas B Gorczyca
トーマス・バート・ゴルクズィカ
Ernest W Balch
アーネスト・ウェイン・バルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH077102A publication Critical patent/JPH077102A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 【目的】 レーザを吸収しない材料のパターン決めがで
きるようにする誘電体媒質に開口を作成する方法を提供
する。 【構成】 吸光率が同じではない誘電体をパターン決め
する差別的な削摩方式が、その波長では非吸光性の誘電
体１８の上に、特定のレーザ波長で吸光性である誘電体
２０を用いる。吸光性の誘電体２０はレーザによってパ
ターン決めすることができ、一体のマスクとなって、そ
の下方にある非吸光性の誘電体１８のプラズマ・エッチ
ングができるようにする。吸光性の誘電体２０のパター
ン決めがバイアを含む場合、レーザによるパターン決め
の際にバイアの面の周りに形成された重合体の稜部は、
透明な耐酸素プラズマ・マスクを用いて、その下方にあ
る非吸光性の誘電体２０がエッチングされるのと同時に
除去することができる。吸光性誘電体の代わりに不活性
マスクを用いて、非吸光性の誘電体１８のプラズマ・エ
ッチングを行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【産業上の利用分野】本発明は、全般的には重合体のパ
ターン決めに関する。更に具体的言えば、本発明は、誘
電率の低い重合体を用いることができるようにすると共
に、パターン開口の周りに形成されることがある重合体
の稜部を除去するように、高密度相互接続過程で重合体
をパターン決めすることに関する。
【０００３】
【従来の技術】テフロン・ポリテトラフルオロエチレン
（テフロンはＥ．Ｉ．デュポン・ドゥ・ネムアース・ア
ンド・カンパニイの商標である。）、及びその他のフル
オロカーボン重合体のような材料は、高密度相互接続
（ＨＤＩ）回路を製造するときに非常に望ましい性質を
有している。ポリテトラフルオロエチレンは、重合体の
分野で最も低い誘電率のうちの１つを有していると共
に、光学的な清澄性、並びに優れた化学的な安定性及び
温度安定性を有している。しかしながら、種々のフルオ
ロカーボン重合体誘導体は、一般的に２００ｎｍよりも
大きい波長の光に対して透過性であるため、フルオロカ
ーボン重合体のレーザによるパターン決めが妨げられて
いる。このため、パターン決め及び削摩のために、３５
０ｎｍ〜３６０ｎｍの範囲内にある連続波（ＣＷ）走査
レーザを用いることは、効果がない。
【０００４】１９９２年８月２８日にコール等によって
出願され、本出願人に譲渡された係属中の米国特許出願
番号第０７／９３６４９６号、発明の名称「レーザによ
って削摩可能な重合体誘電体及び方法」には、ポリエス
テルに少量の染料をドープして、それが所望の波長を吸
収するようにする方法が記載されている。しかしなが
ら、ポリテトラフルオロエチレンは、溶媒が利かず（即
ち、どんな公知の溶媒にも溶解しない）。従って、普通
の溶媒に分子をドープするこの方式は使用できない。ポ
リテトラフルオロエチレンをその融点よりも高く加熱し
て、吸収性の染料に混合することは可能であるが、この
溶融には高い温度（２７５℃を超える温度）での処理を
必要とするし、用いられる染料がこのような温度では熱
的に安定でないため、これは実施されていない。
【０００５】普通の手順においてフルオロカーボン重合
体を用いるときの他の制約は、金属が容易に表面に接着
しないことである。このため、ポリテトラフルオロエチ
レンの表面上にある電気接続部をパターン決めすること
は困難である。１９９１年１２月１７日に付与され、本
出願人に譲渡された米国特許番号第５０７３８１４号に
は、レーザ削摩ができるようにするくらいに、層のバル
ク内に光学エネルギを吸収させるための手段として、カ
プトン・ポリイミド（カプトンはＥ．Ｉ．デュポン・ド
ゥ・ネムアース・アンド・カンパニイの商標である。）
と、テフロン・ポリテトラフルオロエチレンとの交互の
薄い層で構成されている多層複合体を用いることが記載
されている。この方法は、接着及びレーザによるドリル
加工ができるようにしながら、従来の方法よりも一層誘
電率を低くすることができるようにするが、何回もの反
復的な沈積を必要とし、純粋な形状のポリテトラフルオ
ロエチレンのすべての利点が得られない。
【０００６】高周波の用途では、誘電率の高い材料を用
いると、現在のＨＤＩ方法が制限される。具体的に言う
と、チップ上に誘電率の高い材料（即ち、εが約３．
０）を適用すると、高い周波数ではチップに余分な静電
容量負荷が加わることになり、このため、チップの設計
上の性能を変えてしまう。テフロン・ポリテトラフルオ
ロエチレン（εが約２．０）を用いると、その誘電率が
かなり低いため、改良された伝搬特性が得られると共
に、容量性結合が減少する。更に、ビデオ配列チップ
は、適正な光学的な応答を達成するためには、その視界
窓（ウィンドウ）に光を遮る重合体材料があってはなら
ない。チップの敏感な区域から重合体を除くために、局
所的な削摩が用いられていたが、チップの面を直接的に
レーザで削摩すると、チップを損傷することがある。テ
フロン・ポリテトラフルオロエチレンは２００ｎｍまで
透明であるから、光学的に澄明な層を達成しながら、こ
の削摩による損傷を減少させることができる。
【０００７】１９８９年５月３０日にアイケルバーガ等
に付与され、本出願人に譲渡された米国特許番号第４８
３５７０４号には、精密でないチップの配置で、多重チ
ップ・モジュールの独特な処理ができるＨＤＩ適応形写
真製版法（リトグラフィ）を実施する方法が記載されて
いる。配置上の不正確さがコンピュータによって計算さ
れ、その後、ＣＷアルゴン・イオン走査レーザ・ディザ
・システムを用いて、マスクを用いずにフォトレジスト
に直接的に書き込まれる。
【０００８】約３５０ｎｍ〜３６０ｎｍの波長の光を吸
収する重合体は、このＣＷアルゴン・イオン・レーザ・
システムで旨くいく。レーザ・エネルギが重合体によっ
て吸収され、熱分解又は削摩が起こる温度まで、重合体
を局所的に加熱する。このような波長では、ポリテトラ
フルオロエチレンのように、入射エネルギを吸収せず、
従って、容易に削摩することができないフルオロカーボ
ン重合体を含めて、この他の重合体がある。ポリテトラ
フルオロエチレンは２００ｎｍよりも上の波長では実質
的に吸収がないので、２００ｎｍよりも上のすべての波
長では、ＣＷレーザでも、パルス式エキシマ・レーザで
も、有効にこの材料を削摩することができず、そのた
め、バイアを作成するために適応形レーザが用いられる
ＨＤＩ適応形写真製版法のための誘電率の低い中間層誘
電体としてポリテトラフルオロエチレンを用いることが
制限される。
【０００９】レーザのディザ作用を用いた適応形写真製
版法によってバイアを形成する方法は、周囲の重合体の
極端な局所的な加熱を招くことがあり、重合体に応力を
加えて、この材料の溶融又は流動を起こすことがある。
カプトン・ポリイミドの場合、バイアのディザ加工によ
って生ずる応力により、バイアの表面の周縁に沿って実
質的な重合体の稜部（リッジ）が形成される場合が多
い。バイアがエキシマ・レーザ又はアッシング手順にか
けられると、表面の形状が更に重合体にも復元され、稜
部はそのまま残る。この後のメタライズにより、電界密
度の高い区域のため、この区域における過度の電気めっ
きによって、バイアの周辺に沿ってずっと大きな金属の
稜部が形成される。この後でバイアの周りの金属をパタ
ーン決めすることは、金属の稜部の上を覆うレジストが
薄く又は不完全であって、エッチャントがバイア金属を
侵食することを許容するため、困難になる。更に、誘電
体が薄くなるため、金属の稜部は金属レベルの間の短絡
を生ずることがある。
【００１０】
【発明の要約】従って、本発明の１つの目的は、ポリテ
トラフルオロエチレン及びその他の弗素化ポリエチレン
のようなレーザを吸収しない材料のパターン決めができ
るようにする（好ましくは、適応形写真製版法（アダプ
ティブ・リトグラフィ）を用いた）パターン決め可能な
一体のマスクを提供することである。
【００１１】本発明の他の目的は、多重チップ・モジュ
ールの用途で高密度相互接続層として用いるための誘電
率の低い構造を作成する方法を提供することである。本
発明の他の目的は、ビデオ配列に用いるのに適した構造
を作成する方法を提供することである。本発明の更に他
の目的は、通常用いられている金属がそれに対して接着
しないような材料で実質的に構成された誘電体層に金属
を接着させる方法を提供することである。
【００１２】本発明の他の目的は、レーザ・ディザ加工
の際に、誘電体層のバイア面の周縁に沿って形成される
誘電体の稜部を取り除く方法を提供することである。本
発明は、一実施例では、テフロン・ポリテトラフルオロ
エチレンのような非吸収性材料の上にカプトン・ポリイ
ミドのような吸収性材料を用いて、すべてが同じ吸光率
ではない材料をパターン決めする差別的な削摩方法を用
いることによって、上に述べた目的を達成する。カプト
ン・ポリイミドは適応形写真製版法によって容易にパタ
ーン決めされ、このパターン決めされたポリイミドは一
体のマスクとなって、その下方にある削摩されない材料
のＲＩＥ（反応性イオン・エッチング）等の方法による
精密で選択的な差別的なエッチングを可能にする。この
実施例の変形では、窒化シリコンのような非吸収性材料
が吸収性の層の上に重なっていてもよい。この重なって
いる非吸収性の材料は、適応形写真製版法によって、吸
収性の層と同時にパターン決めされ、これらのパターン
決めされた層は一体のマスクとなる。このマスクは、吸
収性の材料、及びその下方にある非吸収性の材料の両方
のＲＩＥのような方法による精密で選択的な差別的なエ
ッチングができるようにする。
【００１３】簡単に言うと、本発明の好ましい実施例で
は、それ自体は所与のレーザ波長でレーザによる削摩が
可能ではない第１の誘電体層に、この第１の誘電体層に
重なっており、所与のレーザ波長でレーザによる削摩が
可能である第２の誘電体層を設けることによって、開口
が作成される。第２の誘電体層には、レーザによる削摩
によって開口が設けられる。第２の誘電体層に設けられ
た開口と整合した開口が、第２の層をエッチ・マスクと
して用いることにより、第１の誘電体層にエッチングさ
れる。
【００１４】本発明の他の好ましい実施例では、光学的
に非吸収性の重合体材料に重なっている光学的に吸収性
の重合体材料の上に、無機の光学的に透明なマスクを沈
積して、適応形マスク方式によってパターン決め可能な
構造を形成する。吸収性の重合体材料のレーザによる削
摩を用いたパターン決めにより、同じ区域内の重なって
いるマスクが削摩され、一体の開口が作成される。吸収
性の重合体材料に設けられている開口と整合して、誘電
体の厚さを失うことなく、非吸収性の重合体材料に開口
がエッチングされる。
【００１５】本発明の他の好ましい実施例では、削摩可
能な重合体材料の上に無機の光学的に透明な硬質マスク
を沈積して、適応形マスク方式によってパターン決め可
能な構造を形成する。この方法は、バイア面の周りに形
成された重合体の稜部を取り除くために用いられる。硬
質マスク及び重合体層にバイアが設けられる。硬質マス
クの区域内にある重合体層の露出された部分が、等方性
エッチングにかけられる。その後、重合体層から硬質マ
スクを取り除く。
【００１６】本発明の新規と考えられる特徴は、特許請
求の範囲に具体的に記載してあるが、本発明自体の構成
及び作用、並びにその他の目的及び利点は、以下図面に
ついて説明するところから最もよく理解されよう。図面
全体にわたり、同様な部分には同じ参照番号を用いてい
る。
【００１７】
【実施例】図１は、パッド１４を有しており、基板１０
の井戸１６内に取り付けられているチップ１２の側面断
面図である。チップ１２は集積回路チップ又は個別の回
路部品で構成されていてもよく、接着剤１５によって基
板に取り付けることができる。基板１０は任意の構造材
料で構成されていてもよく、好ましい実施例では、アル
ミナのようなセラミックで構成されている。チップ及び
基板の上には、第１の誘電体層１８が重ねられており、
更に第１の誘電体層１８の上に、第２の誘電体層２０が
重ねられている。第１の誘電体１８は、第２の誘電体層
２０よりも誘電率が一層低い。第２の誘電体層２０は、
商業的に利用し得るレーザ波長で削摩可能であるように
選択されており、一実施例では、カプトン・ポリイミド
で構成することができる。第１の誘電体層１８は、誘電
率が低く、２００ｎｍよりも上での吸光率が小さいが、
３５０ｎｍ〜３６０ｎｍの範囲内の商業的に利用し得る
レーザ波長では削摩可能ではない。一実施例では、第１
の誘電体層１８はテフロン・ポリテトラフルオロエチレ
ンで構成することができる。第１の誘電体層１８の材料
のこの他の例としては、ポリエステル及びその他のフル
オロカーボン重合体がある。
【００１８】２つの層１８及び２０は、デュポンＦ型及
びＸＰ型のカプトン・ポリイミド−テフロン・ポリテト
ラフルオロエチレン製品のような二重積層被膜で構成さ
れていてもよい。この代わりに、デュポンＦＥＰ及びＰ
ＦＡシリーズのテフロン・ポリテトラフルオロエチレン
のような単層被膜をカプトン・ポリイミド層で覆っても
よいし、又はデュポンＡＦシリーズのような液体テフロ
ン・ポリテトラフルオロエチレンをシリコン・ポリイミ
ド若しくはウルテム・ポリエーテルイミド樹脂（ウルテ
ムはゼネラル・エレクトリック・カンパニイの登録商標
である。）のような吸光率の高い被膜若しくは回転付着
した吸光率の高い材料と組み合わせて用いることができ
る。
【００１９】図２は図１と同様な図であるが、第２の誘
電体層２０には、レーザ・ディザ加工による孔２２が設
けられている。レーザ・ディザ加工の方法は、１９８８
年１１月８日にアルケルバーガ等に付与され、本出願人
に譲渡された米国特許番号第４７８３６９５号、及び１
９９０年１月１６日にアイケルバーガ等に付与され、本
出願人に譲渡された米国特許番号第４８９４１１５号に
記載されている。材料の吸光率が異なるため、第２の誘
電体層２０のレーザ・ディザ加工を行うとき、第１の誘
電体層１８はその影響を受けない。
【００２０】図３は図２と同様な図であるが、第２の誘
電体層２０及び第１の誘電体層１８の両方に開口が入り
込んでいる。図３では、開口はチップ・パッド１４を露
出させているバイア２４である。しかしながら、本発明
は、面積の大きい開口を含めて、任意の種類の開口に及
ぶものであり、バイアに限られるものではない。第１の
誘電体層１８内のこの開口は、ＲＩＥ（反応性イオン・
エッチング）によって形成されることが好ましい。この
過程の間、第２の誘電体層２０の上面全体が露出してお
り、そのためエッチングされて、第２の誘電体層は一層
薄手になる。その結果生ずる第２の誘電体層２０の厚さ
は、初期の厚さ並びにＲＩＥエッチ時間又はエッチの組
成を調節することによって、制御することができる。Ｈ
ＤＩアセンブリは一般的には、レーザによる残り屑を除
去するためにメタライズの前に、Ｏ２／ＣＦ４プラズマ
に露出される。ＲＩＥが第１の誘電体層１８をエッチン
グしながら、レーザによる煤を除去する。
【００２１】第１の誘電体層１８が厚さ０．５ミルのテ
フロン・ポリテトラフルオロエチレンで構成されてお
り、第２の誘電体層２０が厚さ１．０ミルのカプトン・
ポリイミドで構成されている一実施例では、レーザ・デ
ィザ加工にかけられた第２の誘電体層２０をマスクとし
て利用しながら、第１の誘電体層１８を除去するため
に、アネルヴァＲＩＥエッチャ・モデル５０６を用い
た。
【００２２】集積回路（ＩＣ）試験構造にバイアを作成
するために、３つの工程のエッチ順序（シーケンス）を
用いた。第１の工程では、９０％のＣＦ４と、１０％の
Ｏ２とから成っている混合物（合計流量が毎分４０標準
立方センチメートル（ｓｃｃｍ）、５００ワット（Ｗ）
の電力、１５５ミリトール（ｍｔｏｒｒ）の圧力、１０
分の時間）を用いて、レーザ・ディザ加工からの煤並び
にバイアの底部にある残留カプトン・ポリイミドの両方
を除去し、エッチングすべき澄明なテフロン区域を作成
した。このプラズマ状態の結果、カプトン・ポリイミド
（１３７０オングストローム／分）及びテフロン・ポリ
テトラフルオロエチレン（１４００オングストローム／
分）に対するエッチ速度比は約１：１になった。
【００２３】第２の工程では、バイアの底部からテフロ
ン・ポリテトラフルオロエチレン（第１の誘電体層１
８）の厚さ全体を除去しながら、カプトン・ポリイミド
・マスク（第２の誘電体層２０）を温存するために、テ
フロン・ポリテトラフルオロエチレンに対して更に選択
的なエッチ速度比を有するプラズマ状態を用いた。Ａｒ
プラズマ・エッチ（合計流量が４０ｓｃｃｍ、電力６０
０Ｗ、圧力５０ｍｔｏｒｒ、時間６０分）により、テフ
ロン・ポリテトラフルオロエチレン（１１２０オングス
トローム／分）及びカプトン・ポリイミド（２００オン
グストローム／分）に対するエッチ速度比は約５：１に
なった。
【００２４】第３の工程では、５０％のＯ２と、５０％
のＡｒとから成っている混合物（合計流量が４０ｓｃｃ
ｍ、電力６００Ｗ、圧力３０ｍｔｏｒｒ、時間２０分）
を用いて、残留テフロン・ポリテトラフルオロエチレン
を除去すると共に、速い速度で上側のカプトン・ポリイ
ミド層２０を薄くした。このプラズマ条件の結果、テフ
ロン・ポリテトラフルオロエチレン（３４７３オングス
トローム／分）及びカプトン・ポリイミド（２７８０オ
ングストローム／分）に対するエッチ速度比は約１．２
５：１になった。
【００２５】この３つの工程のエッチ・シーケンスによ
り、約２ミル四方の開口を有しているバイアが作成さ
れ、最終的な合計の誘電体被膜の厚さは、約１ミル（テ
フロン・ポリテトラフルオロエチレンが０．５ミル、そ
してカプトン・ポリイミドが０．５ミル）になった。Ｉ
Ｃ試験サンプルにバイアを開けた後に、普通のスパッタ
リング及び電気めっき方法を用いて、１０００オングス
トロームのＴｉと、４０００オングストロームのＣｕ
と、４μｍの電気めっき銅と、１０００オングストロー
ムのＴｉとから構成されている上側メタライズ部を沈積
した。この上側Ｔｉ／Ｃｕ／Ｔｉ金属のパターン決め及
びエッチングの後に、上側Ｔｉ／Ｃｕ／Ｔｉと、バイア
の底部にある一般的にＡｌで構成されている金属パッド
１４との間で低い接触抵抗（２ミリオーム〜５ミリオー
ム）が測定された。これは、誘電体層１８及び２０が完
全に金属パッドから取り除かれ、バイアに残留物がない
ことを示している。
【００２６】（上に述べたような）エッチ・シーケンス
における第３の工程は、他の実施例でも、第２の誘電体
層２０を除去するために又は著しく薄くするために用い
られ、ベンゾシクロブテン（ＢＣＢ）、テフロン・ポリ
テトラフルオロエチレンのようなフルオロカーボン重合
体、又は金属のような誘電率の低いその他の層に対して
良好な接着力を有する面を残すことができる。
【００２７】バイア２４をエッチングした後、このアセ
ンブリは、逆スパッタリングし、メタライズし、普通の
ＨＤＩモジュールとしてパターン決めすることができ
る。即ち、図４は図３と同様な図であるが、ここではバ
イア２４内に導電材料２８が配置されている。前に引用
した米国特許番号第４７８３６９５号には、この基本的
なＨＤＩ方法が記載されている。
【００２８】図５は図１と同様な図であり、第３の誘電
体層１９が第１の誘電体層１８とチップ１２との間に配
置されている。積層の際のある場合には、図１〜図４に
示す実施例では、第１の誘電体層１８のような接着剤は
流動することが可能であり、その結果、接着剤の厚さが
一様でなくなり、従って、処理した後の誘電体層が一様
でなくなることがある。低い誘電率を有すると共に第１
の層１８（これも誘電率が低い）よりも融点が一層低い
第３の誘電体層１９を第１の層と基板との間に挿入する
ことにより、ＸＰ型デュポン被膜複合積層体のような第
１の誘電体層１８及び第２の誘電体層２０（後者はマス
クとして作用する）の用い易さを高めることができる。
この構造は、例えば、ＸＰ型被膜の下方に被膜として配
置されている（又はＸＰ型二重積層被膜に対して予め積
層されている）デュポンＦＥＰ型テフロン・ポリテトラ
フルオロエチレンで構成することができる。ＨＤＩの積
層が行われるとき、ＦＥＰテフロン・ポリテトラフルオ
ロエチレンは、ダイの角（コーナ部）若しくはその他の
尖った縁の区域で、積層過程によって溶融し、流動し又
は押し出されることがある。テフロン・ポリテトラフル
オロエチレンの２層、又は融点が異なる、誘電率の低い
その他の被膜の２層を用いると、チップ１２と誘電体層
１８及び２０との間に最小限の厚さの材料が保証され、
こうして、一様な誘電体の性質が得られる。
【００２９】他の実施例では、所望により、第２の誘電
体層２０を、例えば導電材料のような、モジュールを損
傷せずに取り除くことのできる任意の適当なマスク材料
に置き換えることができる。その代わりに、後で説明す
るように、図５の構成に硬質マスク７６（図７に示す）
を追加することができる。図１〜図５について説明した
方法は、バイア孔の場合に限られない。図６は基板１０
の井戸１６内にあるチップ３０に重なった第１の誘電体
層１８に重なっている第２の誘電体層２０に、レーザに
よる削摩で設けられた窓（ウィンドウ）３２の側面断面
図である。第２の誘電体層２０内にレーザによる削摩に
よって設けられた窓は、ビデオ配列区域又は高周波区域
のような損傷を受け易い区域３４の上に配置されてい
る。局所的な削摩及びビデオ配列の処理は、チップの面
を損傷しないように特別の注意を必要とする。レーザを
用いて、第２の誘電体層２０を第１の誘電体層１８まで
局所的に削摩することができる。特にビデオ配列は損傷
を防止するために保護層によって覆われていることが好
ましいので、これで光学的な及び誘電体の制約に対して
通常は十分である。レーザ方法又はＲＩＥが第１の誘電
体層１８の光学的な清澄性に影響した場合には、局所的
な熱のリフローによって、窓３２内にある第１の誘電体
層１８の面を平滑することにより光学的な清澄性を調節
することができる。
【００３０】図７〜図１０に示す他の実施例では、図１
〜図４の構成が更に、第１の誘電体層１８及び第２の誘
電体層２０に重なっている硬質マスク７６を含んでい
る。金属接点１７はチップ・パッドであってもよいし、
又は導電性の相互接続パターンの選択された部分であっ
てもよい。図７に示す一実施例では、誘電体層１８及び
２０を適用した後、ＨＤＩモジュール（図に示していな
い）の上に、酸素プラズマに対して抵抗力のある層であ
る硬質マスク７６を沈積するが、硬質マスク７６は透明
であることが好ましい。窒化シリコンが硬質マスク７６
にとって有用な１つの材料である。これは、窒化物マス
クが透明であって、バイアのディザ加工の間、基板に対
して可視的に整合させることができるし、重合体の面に
対して良好な接着力を有しており、重合体のエッチング
の間、侵食速度が非常に遅く、そして除去し易いからで
ある。窒化物被膜は、２０００℃における低圧のプラズ
マ強化化学反応気相成長を用いて、シラン及びアンモニ
ア源のガスから沈積される。この方法は、他のＨＤＩ処
理工程との両立性がある。
【００３１】窒化物層（硬質マスク７６）を沈積した
後、前に図２について述べたように、バイアを形成する
ためのレーザによるディザ加工を行い、図８に示すよう
に誘電体の稜部（リッジ）８０が形成される。図８に示
すように、バイア２３の真上にある第２の誘電体層２０
をレーザで削摩する間に、窒化物被膜が同時に同じ区域
内で除去される。
【００３２】次に、図３について述べたのと同様にし
て、第１の誘電体層１８のエッチングを行うことがで
き、図９に示すように、誘電体層１８及び２０内を金属
接点１７に達しているバイア開口２５が残る。こうし
て、硬質マスク７６を、第２の誘電体層２０の全体とし
ての厚さを減少させずに、バイア内にある重合体の残り
の部分をプラズマ・エッチするためのマスクとして用い
ることができる。従って、硬質マスク７６は、制御され
た厚さを有する一様な誘電体層が得られるようにし、ス
トリップ線路装置に対するインピーダンス整合を一層よ
くすることができる。更に、稜部８０はこの後で、第１
の誘電体層１８をエッチングする間に除去される。
【００３３】図１０に示すように、第２のエッチング過
程が第２の誘電体層２０の表面から硬質マスク７６を除
去する。窒化シリコン・マスクでは、これは、９０％の
ＣＦ ４と、１０％のＯ２とから成っている混合物（合計
流量が３９ｓｃｃｍ、電力が４００Ｗ、圧力が１５５ｍ
ｔｏｒｒ）を用いたＲＩＥによって行うことができる。
このとき、余分の清浄化を必要とせずに、ＨＤＩモジュ
ールは製造を継続する用意が整う。更に、このエッチン
グにより、第２の誘電体層２０の表面と、この後でスパ
ッタリングされる金属層（図に示していない）との間の
良好な接着が促進される。重合体の稜部の除去と、硬質
マスクの除去との両方のエッチング工程は、実施し易い
ように、ＲＩＥシステム内で相次いで行うことができ
る。
【００３４】図７〜図１０について説明した硬質マスク
層７６は、レーザによる削摩が可能である層のレーザ・
ディザ加工によってバイアを製造する際に形成されるこ
とのある重合体誘電体の稜部を除去するためにも有用で
ある。図１１〜図１３は誘電体層８２のレーザ・ディザ
加工の際に形成された誘電体層の稜部８０を除去する方
法を例示している。一実施例では、この誘電体層８２は
カプトン・ポリイミドで構成されている。図１１は、こ
のディザ加工によって得られた稜部を示す図である。図
１２は９％のＣＦ４と、９１％のＯ２とを（合計流量が
６００ｓｃｃｍ、電力が１５０Ｗ、圧力が７５０ｍｔｏ
ｒｒ）用いたバーレル型エッチャにおける短い等方性エ
ッチの後にできるバイア７４の図である。このエッチン
グ過程は硬質マスクに対して選択的に、露出しているカ
プトン・ポリイミドを等方性をもってエッチングし、バ
イアを取り巻いている硬質マスクに実効的にアンダカッ
トを生じさせ、重合体誘電体の稜部を完全に除去する。
等方性エッチング過程はチップ・パッド区域よりも、バ
イアの開口でより多くの誘電体層をエッチングするの
で、テーパ２２０が形成される。このテーパの寸法及び
性質は、プラズマ圧力に依存する。従って、このテーパ
は、金属の段のカバーが改善されるように設計すること
ができる。図１３は、図１２に示す硬質マスクが、前に
図１０について述べたのと同様にして除去された後の図
である。
【００３５】図１４に示すように、誘電率の低い層のパ
ターン決めは、重合体誘電体層２０（図１〜図４に示
す）ではなく、金属、又は窒化物若しくは酸化物のよう
な他の硬質材料で構成されている不活性マスク層３８を
用いることにより行うことができる。不活性マスク材料
は、誘電率の低い層のエッチングの間に、その不活性マ
スク材料が反応しないように選択される。図１４は基板
１０の井戸１６内にあるチップ１２の側面断面図であ
り、チップ１２は誘電率の低い層１８によって覆われて
いる。層１８は不活性マスク材料の層３８によって覆わ
れており、マスク材料の層３８自体はフォトレジスト層
４０によって覆われている。図１について説明したよう
に、カプトン・ポリイミド／テフロン・テトラフルオロ
エチレン層を積層することができる。カプトン・ポリイ
ミド部全体は、ＲＩＥ、又はその他のプラズマ処理若し
くは化学処理を用いて除去することができる。マスクの
接着力を改善するために、テフロン・ポリテトラフルオ
ロエチレン層上にカプトン・ポリイミドの薄膜（図に示
していない）を残すことが好ましい。濃縮Ｈ２ＳＯ４、
ＮａＯＨ等をＲＩＥの代わりに用いることができ、こう
すると、カプトン・ポリイミドが敏速にエッチングされ
る。これらの処理は、この処理の際のＲＩＥ時間を短縮
して、回路を保護することができる。この代わりに、誘
電率の低い層１８は、唯一の誘電体層として適用するこ
とができるが、テフロン・ポリテトラフルオロエチレン
を単独に適用することは、カプトン・ポリイミド／テフ
ロン・ポリテトラフルオロエチレンのような予め作成さ
れた二重層被膜を用いる場合よりも一層困難である。
【００３６】一実施例では、不活性マスク３８は金属マ
スクを備えている。モジュールは、接着力のため、１０
００オングストロームのチタン／タングステン（Ｔｉ
Ｗ）又はチタン（Ｔｉ）でメタライズすることができ、
例えば１０００オングストローム〜４０００オングスト
ロームのモリブデンでメタライズされる。その厚さは、
処理されるモジュールの表面仕上げと形状とに依存す
る。目的は、誘電体材料を除去するために用いられるエ
ッチングの組成内で反応性ではない金属系を用いること
である。金属の不活性マスクは又、Ａｌのチップ・パッ
ドに対して選択的に除去される必要がある。メタライズ
されたモジュールはフォトレジストで被覆され、適応形
写真製版法（アダプティブ・リトグラフィ）を用いてパ
ターン決めされる（これら両方の方法が前に引用した米
国特許番号第４８３５７０４号に記載されている）。
【００３７】フォトレジストを現像して洗浄すると、図
１５に示すような開口４２を有しているパターンが得ら
れる。この後、金属マスクをエッチングして開口４４を
作成し、図１６に示すように、フォトレジストを除去し
て、エッチングすべき誘電率の低い層１８を露出させ
る。誘電率の低い層１８がテフロン・ポリテトラフルオ
ロエチレンである実施例では、図３について述べた５０
％のＯ２と、５０％のＡｒとから成っている混合物を用
いて、図１７に示すバイア４４をエッチングすることが
できる。図１〜図３について述べた方式では、第２の誘
電体層２０の寸法はエッチングの際に、ある程度変化す
るが、それとは異なり、不活性マスクの寸法は、このエ
ッチング過程におけるアンダカットの問題を別とする
と、変化しない。固定した一体のＨＤＩ適応形写真製版
法により、非常に信頼性のあるマスクを作成することが
できる。図１８は不活性マスクを除去したときの図１７
と同様な図である。不活性マスクがＴｉ／Ｍｏ又はＴｉ
Ｗ／Ｍｏのような金属である場合には、７０％のＳＦ６
と、３０％のＯ２とから成っている混合物（合計流量が
６０ｓｃｃｍ、電力が３００Ｗ、圧力が６５ｍｔｏｒ
ｒ）を用いたＲＩＥにより、Ａｌのチップ・パッド１４
に対して選択的に、その不活性マスクを除去することが
できる。Ｔｉ／Ａｌのような他の金属がマスクとして用
いられる場合には、チップ・パッド１４をマスク・エッ
チから保護しなければならない。１つの保護方法は、モ
ジュールにフォトレジスト層２００（図１９に示す）を
再び適用し、前に引用した米国特許番号第４８３５７０
４号に記載されているＨＤＩ適応形写真製版システムを
用いて、図２０に示すように、バイア内にあるレジスト
のみを残すように、フォトレジストを選択的に露出し
て、その後、現像することである。図２１に示すよう
に、不活性マスク３８をエッチングによって除いた後、
バイア孔からレジストを除去すると、モジュールはＡｒ
イオン・スパッタリング、清浄化及びメタライズの用意
ができる。
【００３８】不活性マスク・エッチの間にチップ・パッ
ドを保護する他の方法は、バイア・エッチが完了する前
にＲＩＥを停止し、誘電率の低い層１８をエッチ・マス
クとして用いて、マスクを除去することである。その
後、モジュールをＲＩＥ過程に戻し、バイアを完成する
までエッチングする。この方法はバイアを完全にエッチ
ングすると共に、他のすべての場所では、誘電率の低い
残っている層１８の厚さを差別的にエッチングする。
【００３９】本発明のある好ましい特徴のみを図面に示
して説明したが、当業者にはいろいろな改変及び変更が
考えられよう。従って、特許請求の範囲の記載は、本発
明の要旨の範囲内に属するこのようなすべての改変及び
変更を包括するものであることを承知されたい。
【図面の簡単な説明】
【図１】基板の井戸内にあるチップに重なっている第１
の誘電体層、及び第１の誘電体層上に重なっている第２
の誘電体層の側面断面図である。
【図２】図１と同様な図であって、第２の誘電体層にレ
ーザ・ディザ加工によって孔が開けられている図であ
る。
【図３】図２と同様な図であって、バイアが第２の誘電
体層（これは薄くなっている）及び第１の誘電体層の両
方を通り抜けている図である。
【図４】図３と同様な図であって、バイア内に電気導体
がある図である。
【図５】図１と同様な図であって、第３の誘電体層が第
１の誘電体層とチップとの間に配置されている図であ
る。
【図６】基板の井戸内にあるチップに重なっている第１
の誘電体層、及び第１の誘電体層に重なっている第２の
誘電体層の側面断面図であって、第２の誘電体層にレー
ザによる削摩によって設けられている窓が、チップの損
傷に影響され易い区域の上にある第１の誘電体層を露出
している図である。
【図７】導電接点に重なっている第１の誘電体層、第１
の誘電体層に重なっている第２の誘電体層、及び第２の
誘電体層に重なっている硬質マスクの側面断面図であ
る。
【図８】図７と同様な図であって、硬質マスク及び第２
の誘電体層にレーザ・ディザ加工によって孔が開けられ
ており、第２の誘電体層にある稜部を示している図であ
る。
【図９】図８と同様な図であって、レーザ・ディザ加工
による孔が第１の誘電体層を通り抜けており、誘電体層
の稜部が除去されている図である。
【図１０】図９と同様な図であって、硬質マスク層が除
去されている図である。
【図１１】バイアの側面断面図であって、誘電体の稜部
と硬質マスク層とを示している図である。
【図１２】図１１と同様な図であって、誘電体の稜部が
エッチングによって除かれている図である。
【図１３】図１２と同様な図であって、硬質マスクが除
去されている図である。
【図１４】基板の井戸内にある、チップ・ハッドを有し
ているチップが誘電体層によって覆われており、この誘
電体層が不活性マスクによって覆われており、このマス
クがフォトレジスト層によって覆われている状態を示す
側面断面図である。
【図１５】図７と同様な図であって、フォトレジスト層
内にバイアがパターン決めされている図である。
【図１６】図８と同様な図であって、不活性マスク内に
バイアがパターン決めされており、フォトレジスト層が
除去されている図である。
【図１７】図９と同様な図であって、不活性マスク及び
誘電体層の両方の中にバイアがパターン決めされている
図である。
【図１８】図１０と同様な図であって、不活性マスクが
除去されている図である。
【図１９】チップ・パッドを損傷せずに、図１７に示す
不活性マスクを除去する方法を示す図である。
【図２０】チップ・パッドを損傷せずに、図１７に示す
不活性マスクを除去する方法を示す図である。
【図２１】チップ・パッドを損傷せずに、図１７に示す
不活性マスクを除去する方法を示す図である。
【符号の説明】
１０ 基板 １２、３０ チップ １４ パッド １５ 接着剤 １６ 井戸 １７ 金属接点 １８ 第１の誘電体層 １９ 第３の誘電体層 ２０ 第２の誘電体層 ２２、２３、２４、４４、７４ バイア ３２ 窓 ３８ 不活性マスク層 ４０ フォトレジスト層 ４２ 開口 ７６ 硬質マスク ８０ 稜部 ８２ 誘電体層 ２２０ テーパ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハーバート・スタンレイ・コール アメリカ合衆国、ニューヨーク州、バーン ト・ヒルズ、エバーグリーン・コーテ、８ 番 (72)発明者 リチャード・ジョセフ・サイア アメリカ合衆国、ニューヨーク州、スケネ クタデイ、リバーダール・コート、19番 (72)発明者 トーマス・バート・ゴルクズィカ アメリカ合衆国、ニューヨーク州、スケネ クタデイ、ニュー・ウイリアムスバーグ・ ドライブ、3059番 (72)発明者 アーネスト・ウェイン・バルク アメリカ合衆国、ニューヨーク州、ボール ストン・スパ、レイモンド・ロード、アー ルディー・ナンバー３（番地なし) (54)【発明の名称】 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方 法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘 電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する 方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 それ自体は所定のレーザ波長でレーザに
    より削摩可能でない誘電体媒質に開口を作成する方法で
    あって、 前記誘電体媒質として第１の誘電体層を設ける工程と、 前記第１の誘電体層の上に、前記所定のレーザ波長でレ
    ーザによる削摩が可能である第２の誘電体層を設ける工
    程と、 前記第２の誘電体層に開口をレーザにより削摩する工程
    と、 前記第２の誘電体層にある前記開口と整合して前記第１
    の誘電体層に開口を設ける工程とを備えた誘電体媒質に
    開口を作成する方法。
  2. 【請求項２】 前記第１の誘電体層は、フルオロカーボ
    ン重合体を備えており、前記第２の誘電体層は、ポリイ
    ミドを備えている請求項１に記載の方法。
  3. 【請求項３】 チップ・パッドを含んでいるチップを支
    持する基板を備えているモジュール上に前記第１の誘電
    体層を配置する工程を更に含んでおり、 前記第１の誘電体層に設けられる前記開口は、前記チッ
    プ・パッドの１つと整合して設けられる請求項１に記載
    の方法。
  4. 【請求項４】 前記第１の誘電体層に前記開口を設けた
    後に、前記第２の誘電体層を取り除く工程を更に含んで
    いる請求項１に記載の方法。
  5. 【請求項５】 前記第１の誘電体層に前記開口を設けた
    後に、前記第２の誘電体層を薄くする工程を更に含んで
    いる請求項１に記載の方法。
  6. 【請求項６】 前記第１の誘電体層に前記開口を設ける
    工程は、反応性イオン・エッチングにより行われる請求
    項１に記載の方法。
  7. 【請求項７】 前記第２の誘電体層に前記開口を設ける
    前に、前記第２の誘電体層の上に硬質マスクを適用する
    工程と、 前記第１の誘電体層に前記開口を設けた後に、前記硬質
    マスクを取り除く工程とを更に含んでおり、 前記第２の誘電体層に前記開口を設ける工程は、対応す
    る開口を前記硬質マスクに設けるように行われる請求項
    １に記載の方法。
  8. 【請求項８】 前記第１の誘電体層に前記開口を設ける
    工程は、反応性イオン・エッチングを備えており、前記
    第２の誘電体層の前記開口の周りに形成される誘電体の
    稜部があれば、該稜部が取り除かれるように実施される
    請求項７に記載の方法。
  9. 【請求項９】 基板の上に設けられた誘電率の低い層に
    開口を作成する方法であって、 前記基板の上に低い誘電率を有する接着剤層を設ける工
    程と、 前記接着剤層の上に、該接着剤層よりも高い溶融流動粘
    性を有しており、誘電率の低い材料の層を設ける工程
    と、 前記誘電率の低い材料の層の所定の区域が露出したまま
    残るようにパターン決めされたマスクを前記誘電率の低
    い材料の層の上に適用する工程と、 前記マスクを介して前記誘電率の低い材料の層及び前記
    接着剤層に開口を設ける工程とを備えた基板の上に設け
    られた誘電率の低い層に開口を作成する方法。
  10. 【請求項１０】 前記開口を設ける工程は、前記誘電率
    の低い材料の層及び前記接着剤層の反応性イオン・エッ
    チングを備えている請求項９に記載の方法。
  11. 【請求項１１】 前記マスクは、金属を備えている請求
    項１０に記載の方法。
  12. 【請求項１２】 前記マスクは、前記接着剤層及び前記
    誘電率の低い材料の層がレーザにより削摩可能である波
    長よりも高い所定の波長でレーザにより削摩可能である
    材料を備えている請求項１０に記載の方法。
  13. 【請求項１３】 多重チップ・モジュールのフルオロカ
    ーボン重合体層の上にウィンドウを作成する方法であっ
    て、 前記フルオロカーボン重合体層の上にポリイミド層を設
    ける工程と、 前記ポリイミド層に前記ウィンドウをレーザにより削摩
    する工程とを備えた多重チップ・モジュールのフルオロ
    カーボン重合体層の上にウィンドウを作成する方法。
  14. 【請求項１４】 誘電体層のバイア面の周りに形成され
    た誘電体の稜部を取り除く方法であって、 前記誘電体層の上に硬質マスクを適用する工程と、 前記誘電体層の一部が前記マスクにより保護されないま
    ま残るように、前記硬質マスク及び前記誘電体層にバイ
    アをレーザによりディザ加工する工程と、 前記誘電体層の前記保護されていない部分を等方性エッ
    チングにかける工程とを備えた誘電体層のバイア面の周
    りに形成された誘電体の稜部を取り除く方法。
  15. 【請求項１５】 最後の工程として、前記誘電体層から
    前記硬質マスクを取り除く工程を含んでいる請求項１４
    に記載の方法。
  16. 【請求項１６】 チップ・パッドを含んでいるチップを
    支持する基板を備えているモジュール上に前記誘電体層
    を配置する工程を更に含んでおり、 前記バイアを設ける工程は、前記チップ・パッドの１つ
    と整合して前記バイアを設ける工程を含んでいる請求項
    １５に記載の方法。
  17. 【請求項１７】 前記バイアを設ける工程は、適応形写
    真製版法を用いて行われる請求項１６に記載の方法。
  18. 【請求項１８】 前記誘電体層の前記保護されていない
    部分を等方性エッチングにかける工程は、前記バイア面
    の周りの誘電体の稜部にテーパを付けるように制御され
    る請求項１５に記載の方法。
  19. 【請求項１９】 前記硬質マスクは、窒化シリコンを備
    えている請求項１５に記載の方法。
  20. 【請求項２０】 前記誘電体層は、カプトン・ポリイミ
    ドを備えている請求項１９に記載の方法。
  21. 【請求項２１】 誘電体層に開口を作成する方法であっ
    て、 前記誘電体層の所定の区域が露出したまま残るようにパ
    ターン決めされた金属マスクを前記誘電体層の上に適用
    する工程と、 前記金属マスクを介して前記誘電体層に反応性イオン・
    エッチングにより開口を設ける工程と、 前記金属マスク及び前記開口の上にフォトレジストを適
    用する工程と、 前記フォトレジストの選択された区域を露出する工程
    と、 前記レジストが実質的に前記開口の区域のみに残るよう
    に、前記フォトレジストを現像する工程と、 前記金属マスクをエッチングにより除去する工程と、 前記残りのレジストを除去する工程とを備えた誘電体層
    に開口を作成する方法。
  22. 【請求項２２】 誘電体層に開口を作成する方法であっ
    て、 前記誘電体層の所定の区域が露出したまま残るようにパ
    ターン決めされた金属マスクを前記誘電体層の上に適用
    する工程と、 前記金属マスクを介して前記誘電体層の途中まで反応性
    イオン・エッチングにより開口を設ける工程と、 前記金属マスクを取り除く工程と、 反応性イオン・エッチングにより前記途中までの開口を
    前記誘電体層を完全に通り抜ける開口にする工程とを備
    えた誘電体層に開口を作成する方法。
  23. 【請求項２３】 その下方に配置された回路の相互接続
    を容易にする誘電体オーバレイであって、 所定のレーザ波長ではレーザによる削摩が可能でない第
    １の誘電体層と、 該第１の誘電体層に重なっており、前記所定のレーザ波
    長でレーザによる削摩が可能である第２の誘電体層とを
    備えており、 前記第１及び第２の誘電体層は、該第１及び第２の誘電
    体層を通り抜けている開口を有している誘電体オーバレ
    イ。
  24. 【請求項２４】 前記第１の誘電体層は、フルオロカー
    ボン重合体を備えており、前記第２の誘電体層は、ポリ
    イミドを備えている請求項２３に記載の誘電体オーバレ
    イ。
  25. 【請求項２５】 前記オーバレイの下方に配置された回
    路は、 基板と、 該基板により支持されていると共にチップ・パッドを含
    んでいるチップとを備えており、 前記開口は、前記チップ・パッドの１つと整合している
    請求項２３に記載の誘電体オーバレイ。
  26. 【請求項２６】 その下方に配置された回路の相互接続
    を容易にするオーバレイであって、 誘電率の低い接着剤層と、 該接着剤層に重なっており、該接着剤層よりも高い溶融
    流動粘性を有している誘電率の低い層とを備えており、 前記誘電率の低い層及び前記接着剤層は、該層の両方を
    通り抜けている開口を有しているオーバレイ。
  27. 【請求項２７】 前記誘電率の低い層の上に配置されて
    いると共に、前記誘電体層及び前記接着剤層を通り抜け
    ている開口と整合した開口を有しているポリイミド層を
    更に含んでいる請求項２６に記載のオーバレイ。
  28. 【請求項２８】 前記オーバレイの下方に配置された回
    路は、 基板と、 該基板により支持されていると共にチップ・パッドを含
    んでいるチップとを備えており、 前記開口は、前記チップ・パッドの１つと整合している
    請求項２６に記載のオーバレイ。
  29. 【請求項２９】 集積回路チップのための回路パッケー
    ジであって、 前記チップを支持する基板と、 該基板及び前記チップに重なっているフルオロカーボン
    重合体層と、 該フルオロカーボン重合体層に重なっており、それを介
    して前記フルオロカーボン重合体層が露出しているウィ
    ンドウを有しているポリイミド層とを備えた集積回路チ
    ップのための回路パッケージ。
  30. 【請求項３０】 前記フルオロカーボン層がそれを介し
    て露出しているウィンドウは、前記チップの損傷を受け
    易い区域の上に配置されている請求項２９に記載の回路
    パッケージ。
JP6013343A 1993-02-08 1994-02-07 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ Withdrawn JPH077102A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/014,609 US5302547A (en) 1993-02-08 1993-02-08 Systems for patterning dielectrics by laser ablation
US014609 1993-02-08

Publications (1)

Publication Number Publication Date
JPH077102A true JPH077102A (ja) 1995-01-10

Family

ID=21766510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6013343A Withdrawn JPH077102A (ja) 1993-02-08 1994-02-07 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ

Country Status (3)

Country Link
US (1) US5302547A (ja)
EP (1) EP0611121A3 (ja)
JP (1) JPH077102A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134751A (ja) * 2009-12-22 2011-07-07 Denso Corp モールドパッケージおよびその製造方法
JP2016154191A (ja) * 2015-02-20 2016-08-25 キヤノン株式会社 半導体装置の製造方法
JP2017162984A (ja) * 2016-03-09 2017-09-14 国立大学法人静岡大学 金属微細構造体の製造方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468561A (en) * 1993-11-05 1995-11-21 Texas Instruments Incorporated Etching and patterning an amorphous copolymer made from tetrafluoroethylene and 2,2-bis(trifluoromethyl)-4,5-difluoro-1,3-dioxole (TFE AF)
DE69424393T2 (de) * 1993-12-28 2001-02-15 Nec Corp., Tokio/Tokyo Verfahren zur Bildung von Kontaktbohrungen in einer isolierenden Membran und Verfahren zum Schneiden der Membran
US5785787A (en) 1994-05-23 1998-07-28 General Electric Company Processing low dielectric constant materials for high speed electronics
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5536579A (en) 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US5648296A (en) * 1994-07-27 1997-07-15 General Electric Company Post-fabrication repair method for thin film imager devices
IL112826A (en) * 1995-02-28 1998-09-24 Chip Express Israel Ltd Method for settling a deposited plasma polymer layer
US6255718B1 (en) 1995-02-28 2001-07-03 Chip Express Corporation Laser ablateable material
GB2298956B (en) * 1995-03-11 1999-05-19 Northern Telecom Ltd Improvements in crystal substrate processing
US5843363A (en) * 1995-03-31 1998-12-01 Siemens Aktiengesellschaft Ablation patterning of multi-layered structures
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US6211034B1 (en) 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
FR2766654B1 (fr) * 1997-07-28 2005-05-20 Matsushita Electric Works Ltd Procede de fabrication d'une carte de circuit imprime
US6576547B2 (en) * 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
US5972722A (en) * 1998-04-14 1999-10-26 Texas Instruments Incorporated Adhesion promoting sacrificial etch stop layer in advanced capacitor structures
US6355322B1 (en) 1998-12-08 2002-03-12 3M Innovative Properties Company Release liner incorporating a metal layer
US20020132491A1 (en) * 1998-12-31 2002-09-19 John E. Lang Method of removing photoresist material with dimethyl sulfoxide
US6341029B1 (en) * 1999-04-27 2002-01-22 Gsi Lumonics, Inc. Method and apparatus for shaping a laser-beam intensity profile by dithering
US6272271B1 (en) 1999-04-29 2001-08-07 General Electric Company Alignment of optical interfaces for data communication
EP1222053A1 (en) * 1999-06-08 2002-07-17 Biomicro Systems, Inc. Laser ablation of doped fluorocarbon materials and applications thereof
US6153060A (en) * 1999-08-04 2000-11-28 Honeywell International Inc. Sputtering process
US6362638B1 (en) * 1999-09-01 2002-03-26 Agere Systems Guardian Corp. Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies
US6284564B1 (en) * 1999-09-20 2001-09-04 Lockheed Martin Corp. HDI chip attachment method for reduced processing
EP1246710A4 (en) * 1999-09-28 2007-07-04 Jetek Inc METHOD AND SYSTEM IN ATMOSPHERIC CONDITIONS FOR THE CONTROLLED AND FAST REMOVAL OF DEPTH SHAPE / HIGH WIDTH FACTOR-OUT-OF-HOLES POLYMERS
US6955991B2 (en) * 1999-11-01 2005-10-18 Jetek, Inc. Atmospheric process and system for controlled and rapid removal of polymers from high depth to width aspect ratio holes
US6762136B1 (en) 1999-11-01 2004-07-13 Jetek, Inc. Method for rapid thermal processing of substrates
US7365019B2 (en) * 1999-11-01 2008-04-29 Jetek, Llc Atmospheric process and system for controlled and rapid removal of polymers from high aspect ratio holes
US20020073544A1 (en) * 2000-12-18 2002-06-20 Konica Corporation Manufacturing method of ink-jet haead
US6571468B1 (en) 2001-02-26 2003-06-03 Saturn Electronics & Engineering, Inc. Traceless flip chip assembly and method
US6512198B2 (en) 2001-05-15 2003-01-28 Lexmark International, Inc Removal of debris from laser ablated nozzle plates
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE112004000619D2 (de) * 2003-04-11 2005-12-22 Lpkf Laser & Electronics Ag Verfahren zur Herstellung von Mehrschichtsystemen
JP2006007250A (ja) * 2004-06-23 2006-01-12 Disco Abrasive Syst Ltd 被加工物保持装置
US7575999B2 (en) * 2004-09-01 2009-08-18 Micron Technology, Inc. Method for creating conductive elements for semiconductor device structures using laser ablation processes and methods of fabricating semiconductor device assemblies
DE102006009723A1 (de) * 2006-03-02 2007-09-06 Siemens Ag Verfahren zum Herstellen und planaren Kontaktieren einer elektronischen Vorrichtung und entsprechend hergestellte Vorrichtung
US7749907B2 (en) * 2006-08-25 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2937427B1 (fr) * 2008-10-17 2011-03-04 Commissariat Energie Atomique Procede de fabrication d'un modulateur electro-optique lateral sur silicium a zones implantees auto-alignees
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
TWI392419B (zh) * 2009-10-29 2013-04-01 Unimicron Technology Corp 線路結構的製作方法
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US8410394B2 (en) * 2010-01-08 2013-04-02 Uvtech Systems, Inc. Method and apparatus for processing substrate edges
US8658937B2 (en) * 2010-01-08 2014-02-25 Uvtech Systems, Inc. Method and apparatus for processing substrate edges
LT5900B (lt) 2011-06-16 2013-02-25 Uab "Precizika - Met Sc" Būdas nuimti sixny ploną sluoksnį nuo si paviršiaus nepažeidžiant p/n legiruoto si sluoksnio
US20140299356A1 (en) * 2013-04-04 2014-10-09 Chong Zhang Protective film with dye materials for laser absorption enhancement for via drilling
GB2529620A (en) * 2014-08-18 2016-03-02 Flexenable Ltd Patterning layer stacks for electronic devices
US10563014B2 (en) * 2017-09-11 2020-02-18 Fujifilm Electronic Materials U.S.A., Inc. Dielectric film forming composition
JP7471861B2 (ja) * 2020-02-27 2024-04-22 Tdk株式会社 薄膜キャパシタ及びこれを内蔵する回路基板
CN111508820B (zh) * 2020-03-25 2021-07-16 长江存储科技有限责任公司 清洗方法
EP4140042A4 (en) * 2020-04-23 2024-04-24 Akash Systems, Inc. HIGH-EFFICIENCY STRUCTURES FOR ENHANCED WIRELESS COMMUNICATIONS
DE102020209767A1 (de) * 2020-08-03 2022-02-03 Gebr. Schmid Gmbh Verfahren zur Leiterplattenherstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714516A (en) * 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4835704A (en) * 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4891303A (en) * 1988-05-26 1990-01-02 Texas Instruments Incorporated Trilayer microlithographic process using a silicon-based resist as the middle layer
US4894115A (en) * 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5108785A (en) * 1989-09-15 1992-04-28 Microlithics Corporation Via formation method for multilayer interconnect board
US5130229A (en) * 1990-04-26 1992-07-14 International Business Machines Corporation Multi layer thin film wiring process featuring self-alignment of vias
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134751A (ja) * 2009-12-22 2011-07-07 Denso Corp モールドパッケージおよびその製造方法
JP2016154191A (ja) * 2015-02-20 2016-08-25 キヤノン株式会社 半導体装置の製造方法
JP2017162984A (ja) * 2016-03-09 2017-09-14 国立大学法人静岡大学 金属微細構造体の製造方法

Also Published As

Publication number Publication date
EP0611121A3 (en) 1995-03-22
US5302547A (en) 1994-04-12
EP0611121A2 (en) 1994-08-17

Similar Documents

Publication Publication Date Title
JPH077102A (ja) 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ
US5236551A (en) Rework of polymeric dielectric electrical interconnect by laser photoablation
EP0480703B1 (en) Producing metal patterns on a substrate
US4764485A (en) Method for producing via holes in polymer dielectrics
US5329152A (en) Ablative etch resistant coating for laser personalization of integrated circuits
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US5391516A (en) Method for enhancement of semiconductor device contact pads
US5505320A (en) Method employing laser ablating for providing a pattern on a substrate
JPH11354644A (ja) 集積回路の製造方法
US4983250A (en) Method of laser patterning an electrical interconnect
JPH04245457A (ja) レーザー平坦化の際の反射防止被膜としての高融点金属の使用による集積回路上の金属被覆層のステップ付着量を改善する方法
US5185291A (en) Method of making severable conductive path in an integrated-circuit device
JPS6359541A (ja) インクジェット・プリントヘッド
US7541275B2 (en) Method for manufacturing an interconnect
US20060166482A1 (en) Semiconductor device manufacturing device
EP0455032B1 (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
EP0652590B1 (en) Method of fabricating a semiconductor device with a bump electrode
US5066998A (en) Severable conductive path in an integrated-circuit device
US20040092091A1 (en) Process for forming fusible links
JPH0770600B2 (ja) 集積回路を変更する方法
US5288664A (en) Method of forming wiring of semiconductor device
US6046488A (en) Semiconductor device having conductive layer and manufacturing method thereof
US11705365B2 (en) Methods of micro-via formation for advanced packaging
US6096579A (en) Method for controlling the thickness of a passivation layer on a semiconductor device
US6926818B1 (en) Method to enhance the adhesion between dry film and seed metal

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508