JPS6112054A - 半導体パツケ−ジ製造方法 - Google Patents

半導体パツケ−ジ製造方法

Info

Publication number
JPS6112054A
JPS6112054A JP60079457A JP7945785A JPS6112054A JP S6112054 A JPS6112054 A JP S6112054A JP 60079457 A JP60079457 A JP 60079457A JP 7945785 A JP7945785 A JP 7945785A JP S6112054 A JPS6112054 A JP S6112054A
Authority
JP
Japan
Prior art keywords
glass
mask
layer
pattern
opening pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60079457A
Other languages
English (en)
Other versions
JPH0516185B2 (ja
Inventor
パメラ・アン・リーリイ―レニツク
ランガスワミー・スリニヴアサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6112054A publication Critical patent/JPS6112054A/ja
Publication of JPH0516185B2 publication Critical patent/JPH0516185B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体パッケージに関するものであり、さらに
具体的に言えば半導体チップまたは半導体チップその上
に一体取付けするための支持体としての多層パッケージ
に関するものである。
［開示の概要］ 複数の半導体装置または集積回路チップを実装するのに
用いる。相互接続パッケージの形成方法を開示する。こ
の相互接続パッケージは平面上に配置された導体を多層
に重ねた多層ガラス上部構造体を具備する。導体層相互
の間には相互接続部すなわちスタッドが直立状に形成さ
れる。この方法では相互接続位置で各ガラス層に肩落し
された相互接続構造を形成する。こののち相互接続構造
中に上述スタッドを被着する。
［従来技術］ 集積回路技術が進歩して大規模集積および高性能回路が
実現されるにつれて、関連する回路構成の性能要求と両
立する相互接続電気パッケージングを実現することが必
要となる。すなわち、信号遅延、パッケージ・インピー
ダンスおよび漏話の問題が極めて深刻になる。既知の先
行技術によるパッケージ材料は、高性能集積回路を大規
模集積体系に収納するための、制御可能な適切な誘電特
性を有していないことがしばしばである。
米国特許第３７２６００２号、第３９６８１９３号およ
び第４２２１０４７号には、複合薄膜製相互接続パッケ
ージ上部構造体を異種セラミック（たとえばアルミナ、
ガラス・セラミック等）基体上に製造して、半導体装置
または集積回路装置の相互接続に用いる高品質かつ高性
能の多層基体支持構造体を形成することが提案されてい
る。この上部構造体の製造ではセラミック基体上に複数
のガラス層を形成する。この際被着ガラス層の各々に複
数の薄膜メタライゼーション・パターンを被着する。選
択的に縦方向導電スタッドまたは延長部を被着して種々
の導体パターンの間を相互に電気的に接続する。このの
ち複数の集積回路チップをガラス・パッケージ上部構造
体の表面に接合する。
パッケージ上部構造には、様々なガラス組成を適合させ
ることができるが、とりわけ融点が低く、誘電特性に秀
れ、アルミナ・セラミックに対する付着力がよく、後の
パッケージ加工（例えばチップや装置の接着や変換など
の再加工）に耐える特性をもつことから、ホウケイ酸ガ
ラスが好んで使用されてきた。
しかし、ホウケイ酸ガラスを使用する場合、標準的なフ
ォトレジスト・マスキング法を使って、かなりの厚さを
もつこれらの多層ガラス層中に接続孔またはフィードス
ル一孔を構成ないし形成する点で難点があった。その原
因を調べると、それは普通使用されている半導体製造用
の有機フォトレジストの化学的耐久性が充分でなく、例
えば１０ミクロンのオーダーのかなりの厚さのホウケイ
酸ガラス層を溶かすのに必要な通常のエッチャントに耐
えられないためであることが分った。パターン付けした
フォトレジストは通常はガラス・エッチャントに溶けな
いが、このフォトレジストをエッチャントにさらすと（
エッチャントがレジストとガラスの界面に沿って側面攻
撃するために）フォトレジストは短期間（例えば４５秒
のオーダー）でホウケイ酸ガラスの誘電性表面から遊離
して、ホウケイ酸ガラス誘電層の望ましくない領域が攻
撃され、ピンホール形成の問題やホウケイ酸ガラスの厚
さが変動するという問題が生じやすくなる。このどちら
の問題も、ガラス表面上の最終的なフィルム再分布金属
性取出し線に電気的問題（例えば短絡）をもたらす恐れ
がある。
また、上記のようにレジストが緩んで離れるため、接続
孔または貫通孔の側壁がレジストの過剰なアンダーカッ
トのために非常に浅くなり、満足できる接続テーバを得
るよう制御することがまず不可能になる。
［発明が解決しようとする問題点］ この発明は以上の事情を考慮してなされたものであり、
フォトレジストを使用せずに誘電体物体また基体中に接
続パターンを形成するドライ・エッチング法を提供する
ことを目的としている。またフォトレジストを必要とせ
ずに誘電体材料中にパターニング形成されたりセス構造
をアブレーテイブ・エッチ（融除：　ａｂｌａｔｉｖｅ
）する方法を提供することを目的としている。
［問題点を解決するための手段］ 本発明では、以上の目的を達成するために、ＩＢＭテク
ニカル・ディスクロージャ・ブレティン第２６巻、第９
号、ｐｐ、４４６９−４６７１（１９８４年２月）所載
のアブレーテイブ光分解（Ａ　Ｐ　Ｄ）法を利用する。
そうすると、ホウケイ酸ガラス中に接続孔を形成する際
の前記の問題を解消できないまでも、大幅に軽減するこ
とができる。上述ＩＢＭテクニカル・ディスクロージャ
・ブレティンには、レジスト層の一部を選択的に除去す
るという用途でＡＰＤ法が記述されている。
この先行技術では、波長が２２０ｎｍ以下で、出力密度
がレジスト・ポリマー鎖を断片化し、破片となった部分
をレジスト層から直ちに離れさせるのに充分な大きさで
ある紫外線を照射して、レジストの分解が実施される。
この溶発は１通常の高出力パルス光源によって実施でき
る。
レジストを含む有機フィルムの除去に関するそれ以上の
考察については、米国特許第４４１４０５９号および米
国特許第４４１７９４８号を参照されたい。
本発明ではレジストの使用は不必要であり、開口パター
ンをもつ金属マスクを使って、ホウケイ酸ガラス上の対
応するパターンで高エネルギーのパルス光線を遮蔽して
、接続パターンを直接形成する。高出力パルス紫外線が
本発明の好ましい形であるが、当然のことながら、レー
ザーおよびドライ・エッチングを使って接続ホールを形
成することもできる。
本発明を簡潔に記述すると、（例えば厚さ約４８μｍ）
のホウケイ酸ガラス膜の上に（直径約１０１．６ミクロ
ン、すなわち４ミルの開口がついた）第１のパターン付
きマスクを重ねて、約１２Ｈｚで４分間照射し、ガラス
膜中で接続部の一部（例えば約３３μｍ）を溶発する。
続いた第１のマスクのパターン対応する５０．８ミクロ
ンすなわち２ミルの開口のパターンがついて第２の金属
マスクに置き換える。この第２のマスクの開口は、第１
のマスクの開口と同心状である。部分接続部中のホウケ
イ酸ガラスを再び照射して、ガラス膜の残りの部分（例
えば１５μｍ）に接続部を拡張し、肩落しされたまたは
段になった肩のついた接続構造を得る。ＡＰＤ法を使用
する際、紫外線の波長は約１８５０〜２２００人の範囲
（例えば１９３０人）にすることができ、エネルギーパ
ルスは約１５００〜２０００ｍＪ／ｄ、典型的な場合で
は約５００〜１・Ｏ　Ｏ　Ｏ　ｍ　Ｊ　／　ｄにするこ
とができる。
最もよいのは、非常に短時間内にガラス膜の照射領域に
充分な量の光子を供給するため、（連続光源ではなく）
パルス光源を使うことである。その−例は、上記の閾値
エネルギー・フルーエンスで約１〇二２０（例えば１２
〜１４）ナノ秒の半値幅をもつパルスを供給する．Ａｒ
Ｆエキサイマー・レーザーによって生成される、パルス
・レーザー光線である。当然のことながら、上記にも指
摘したが、例えば波長が約１０．２〜１０．６μでエネ
ルギー・パルスが約２５０ｍＪ／ａ＆の範囲の光線を放
出するＣＯ２レーザ−など、その他の光源も使用できる
。
本発明を詳しく述べると、（例えば１９３ｎｍまたは２
４８ｎｍまたは３８０ｎｍの）紫外線を生成するＡｒＦ
エキサイマー・レーザーを使って、フォトリソグラフィ
ーや特別のエツチング雰囲気を必要とせずに、ホウケイ
酸ガラスを迅速かつ均一にエッチすることができる。ホ
ウケイ酸ガラス□　に焦点を合わせて述べてきたが、当
然のことながら本発明は例えば上記の米国特許第４２２
１０４７号に記載されている薄膜ガラス−セラミックな
ど、他の誘電材料にも応用できる。このガラス−セラミ
ックは、ガラスの離散粒子が結晶層（例えば主としてコ
ージライト、２ＭｇＯ−Ａｇ２Ｏ３−Ｓ　ｉ　Ｏ，）中
に分散した２層構造をもち、そのためエツチングが極め
て困難である。緩衝フッ化水素酸を用いる湿式エツチン
グや、反応性イオン・エッチングなど通常のエツチング
方法は、ガラス−セラミックの各種成分を異方性エッチ
するため、満足できないことが分っている。その上、こ
の２つの通常の方法は、速度が極めて遅く、かつリソグ
ラフィー・エッチ・マスクが必要である。ガラス−セラ
ミックの場合、紫外線の波長は例えば１９３ｎｍである
。
誘電（ホウケイ酸ガラス）膜にレーザー光線を照射する
と、未知の機構によってエツチングが起こる。適当なマ
スク（例えばモリブデンなどの金属）を使ってレーザー
光線を選択的に遮蔽すると、誘電膜中に適当なパターン
がエッチできる。ビームに当たる領域も、広い範囲で調
節できる。例えば、金属マスクを通して写像すると、５
０．８ミクロンすなわち２．０ミル以上（例えば約１０
１。
６ミクロンすなわち４ミル）の比較的大きな構造を容易
にエッチできる。例えば５０．８ミクロン（２ミル）以
下の比較的小さな構造は、マスクを通してレーザーを当
てて形成されたイメージを縮小して画定することができ
る。これは、レンズ系を使って行うことができる。
ＡＰＤでは、特定の波長の光子が短時間に大量に材料に
当たると思われる。これらの光子の吸収効率は非常に高
いため、その材料は分解して、短時間に小さな破砕生成
物ができる。そのため、維持できない容積の局部的増加
が起こるが、その圧力は溶発によって解除され、破片は
爆発して材料から離れ、エッチされた材料が残る。この
方法では、材料表面で大量の迅速な破砕が開始され、ア
ブレーテイブ・エッチングが材料内部に進むにつれて、
破砕された複生成物が爆発して離れる。
また、この方法は、上記の各特許（例えば米国特許第４
２２１０４７号）に記載されている上部構造フィルムの
形成の場合に明白に了解されるように、単一誘電（例え
ばホウケイ酸、ガラス−セラミックなど）膜のアブレー
テイブ・エッチングに限定されるものと考えるべきでは
ない。第１の誘電膜をアブレーテイブ・エッチした後に
、いつで、＝も既存フィルムの上面に新しい層を付着さ
せて焼成し、融着後に連続した均一な構造を得ることが
できる。レーザーを使って誘電膜をパターン・エッチし
、次に生成した接続孔ないし溝に導電性メタラジ−を付
着すると、平面構造を得ることができる。次にこの方法
を何度でも必要なだけ繰り返すことができる。
上記の背景技術として、上記ＩＢＭテクニカル・ディス
クロージャ・ブレティンの論文、米国特許第３４１０９
７９号および米国特許第３３２３１９８号がある。
［実施例］ 第２図、第３図、第４図には、複数のピン２゜を経て外
界から複・数のチップ・サイト２２に連絡するために必
要な相互接続構造の細部構造が示しである。複数のチッ
プ２４が各チップ・サイト２２を占めている。コンデン
サ２８などの構成要素は、パッケージの周辺部に容易に
取り付けられる。
第３図により詳しく示している相互接続メタラジ−は、
また電圧分配面、接地面、Ｘ−Ｙ信号面、電圧再分配面
を構成する。この実施例では、誘電膜／金属上部構造パ
ッケージ３０が、多層セラミック・ベース３２に接合さ
れている。多層ベース３２の下面にある複数のパッド３
４は、それぞれピン２０に接続されている。この実施例
では、パッド３４はニッケルめっきしたタングステン金
属製とすることができ、ろう付けによってピン２０に接
合されている。当然のことながら、ベース構造３２はセ
ラミック・ベースとして示しであるが、アルミナ・セラ
ミックやガラス−セラミックなどを使うこともできる。
多層セラミック・ベース３２は、複数の面に、３６とし
て一般的に示した多層メタライゼーションを含んでいる
。さらに複数の金属充填接続部３８によって、多層セラ
ミック・ベース３２を通る垂直導電経路が実現される。
ベース３２は、電気的にピン２０に対する入出力接続を
もたらし、電圧分配面を実現する働きをしている。電圧
分配面の数は、チップ・レベルで存在する回路論理ファ
ミリーの電圧要−件によって規定される。
また、ベース３２は、再分配面を含んでいる。
再分配面は、相互接続の変換を実現するものである。そ
れが必要なのは、外界と連絡するピン２０が、第４図に
４０として概略的に示した複数の経′路で表される半導
体チップ・レベルに存在するグリッドよりもサイズの大
きなグリッドを構成するためである。また、第４図は、
誘電膜／金属モジュール上部構造３０の上面にある複数
のパッド４４から複数の導線４６への相互接続が簡単に
できることを図示したものである。導線４６は金属付着
によって形成されるが、上面の結線はさらに、ワイヤボ
ンディング、熱圧縮ボンディングなどによって実現する
ことができる。誘電膜／金属上部構造３０は、絶縁性の
誘゛電層５０で分離された複数のレベルないし面にある
、一般に４８で示したメタラジ−面を含んでいる。各レ
ベル間および多層セラミック基板３２との間の垂直相互
接続は、複数の導電性スタッド５４によって実現される
。
本発明では、上記のように、様々な誘電膜（ガラス−セ
ラミック膜など）が使用できるが、特に一般にホウケイ
酸ガラス膜に関して、より具体的にいえば任意の種類の
半導体装置の製造に使用される多成分ホウケイ酸ガラス
誘電膜に関して、この実施例を説明することにする。
本発明にもとづいてエッチできる典型的なホウケイ酸ガ
ラスは、それだけに限定されると解釈してはならないが
、主としてＳ　ｉ　Ｏ，とＢ２Ｏ３を、典型的な場合、
二酸化ケイ素約６５〜８０重量部およびＢ２Ｏ３約２０
〜３５重量部のオーダーで含み、さらにこの種のガラス
組成に使用される通常の材料、例えばＡＱ２０３、Ｎａ
２Ｏ，に、○、Ｃａ。
などのうち一種ないし数種を約２０重量部まで含むもの
である。本発明で使用できる典型的な多成分ホウケイ酸
ガラスは、下記の組成をもつものである。ただし、すべ
て重量部で示しである。
Ｓｉｎ、　　　　６５．ＯＮａ２Ｏ３，０Ｂ２０３　　
　２０．ＯＫ、０　　　　　５．０ＡＱ２０３　　　７
．ＯＣａＯ１，０ これらのホウケイ酸ガラスは、その成分を様々な範囲に
することができるが、この特定の組成を組成Ａと呼ぶこ
とにする。
これらのホウケイ酸ガラスの厚さは様々な厚さにするこ
とができるが、典型的な場合、この用途のためのホウケ
イ酸ガラスは、膜厚を約１０ミクロンから約２５．４ミ
クロンすなわち約１．０ミルまでのオーダーにすること
ができる。
本発明で使用するホウケイ酸ガラス層は、ガラス技術の
当業者が察知する通常の方法で形成することができる。
例えば、所期の各種酸化物を所期の割合で単に混合し、
約１０００℃で融解して、所期のホウケイ酸・ガラスを
形成し、次にこの融解したガラスを適当なサイズにフリ
ットし、適当な媒体中で混合してその層を形成し、その
スラリーを層として表面に付着して、それから通常の焼
成工程によってガラス層を形成する。
第３図において、上層のメタラジ−は概略的に５６と番
地をつけであるが、これは第４図にそれぞれ要素４４お
よび４６として示した経路および導線に対応するもので
ある。半導体チップ２４は、それぞれ６２および６４に
示したメタラジ−・システムおよびはんだ接続によって
、予定の導電性経路に接合されている。
技術変更が可能なように、上層メタラジ−５６には技術
変更パッド６８が設けている。この技術変更ハツト６８
の領域に切断圧力がかかると金属線は切れる。次に他の
接続、例えばワイヤボンディングを行うと、再経路ない
し技術変更が実現できる。技術変更パッド６８は１つし
が図示してないが、実際には上層メタラジ−の至る所に
多数のパッドがあるはずである。パッド６８は、切断力
を緩和して誘電膜上面の損傷を防止することができるポ
リイミド・ポリマーなとの材料で作ることができるが、
どんな場合にもその存在が絶対に必要ではない。この種
のパッケージングのその他の細部については、上記に引
用した特許を参照するとよい。
第工Ａ図ないし第１Ｈ図は、第２図および第３図に一般
的に３０として示した誘電膜／金属上部構造の製造工程
を図示したものである。
第１Ａ図において、導電性接続部８２を備えた予め形成
されたセラミック本体８ｏが予定の厚さにラップ仕上げ
されている。この実施例では、第２図および第３図の多
層セラミック上部構造３゜の全体の厚さは約１２７ミク
ロン±７６．２ミクロン（５ミル±３ミル））である。
上面８４をラップ仕上げして２．５４〜５．０８ミクロ
ン（０゜１〜０．２ミル）以内の平面度にすることが必
要である。ラップ仕上げは上記の米国特許第３９６８１
９３号に記載されているように、遊離のまたは樹脂で接
着した研摩パッドを使って行うことができ、続いてセラ
・ミック本体を適当に清掃する。
説明の便宜上、この実施例では、セラミック・ペース電
板３２は、基本的にアルミナすなわちＡｆｉ、Ｏ，組成
からなるものとする。しかし、ムライト、酸化ベリリウ
ム、マグネシウム、またはその他の材料（例えば上記の
米国特許第４２２１０４７号のガラス−セラミック）な
ど、適当な熱伝導率と誘電特性をもつ他の組成物も使用
できる。
セラミック本体８０の上面をコンディショニングした後
、適当な導電性組成物のブランケット・メタライゼーシ
ョン層３６をその上に付着させる。
付着は、クロム−銅−クロムの金属蒸着を別々に３回続
けて行って実施することができる。例えばこの実施例の
場合、メタライゼーション層８６は厚さ約８００人の下
側クロム層とその上にある厚さ約３ｎｍの銅層と厚さ約
８０００人の上部クロム層を含むことができる。導電性
サンドイッチ層を付着した後、それに選択的エツチング
操作を施す。適当なエツチング方法を選択して、クロム
−銅−クロム・メタラジ−・システムを含む複数の線８
８からなる個性化されたメタライゼーション・パターン
を実現することができる。別法として、リフトオフ・レ
ジスト、電子ビーム・ブラケット蒸着金属を使って金属
線の解像力を得ることができる。典型的な線パターンは
、線幅１２ミクロン金属線の間隔が１２ミクロンのもの
である。
導電性メタラジ−・パターン８８を画定した後、セラミ
ック表面８０にホウケイ酸ガラスのスラリー（例えば組
成Ａ）を付着させて焼成し、導電性パターン８８のずっ
と上まで伸びる厚さの融着された層９８を形成する。ス
ラリーは、例えば（上記の先行技術の場合のように）ド
クター・ブレード法または吹き付は法によって付着する
ことができる。スラリーは、ガラス・フリットをテルピ
ネオールなどの懸濁媒体に懸濁させて作る。絶縁性ガラ
ス層で所期の物理的特性と誘電特性を実現するには、ガ
ラス・スラリーを均一な分散にすることが重要である。
付着したガラス・スラリ一層を乾燥して懸濁媒体を追い
出し１次に焼成してガラス粒子を互いに融着させる。層
９８を冷却した後、次の段階の前に上面をコンディショ
ニングすることが必要である。第１Ｂ図に示すように、
ガラス層９８をラップ仕上げして、平坦な上面１００に
する。このラップ仕上げはいくつかの働きがある。第１
に、。
（１）平坦な表面および（２）以降の操作に必要な表面
仕上げをもたらす。また、層９８の厳密な厚さの制御が
可能である。その後に上面１００を再焼成して、ラップ
仕上げで生じたきすを取り除く。
次の操作では、ラップ仕上げしたガラス層９８Ａの上に
金属マスク２０１（例えばモリブデン製）を重ねる。マ
スク２０１には、ガラス層９８Ａの予定部分に所期のバ
イア・パターンに応じた開口２０３のパターンが設けら
れている。マスク２０１を重ねた後、マスクの開口２０
３によって露出したガラス層９８Ａの表面部分を、波長
が約２２０ｎｍ以下（例えば１９３ｎｍ）の紫外線２０
４で照射し、リセス２０５が底部ガラス層９８から離れ
ている部分のみでガラズ層９８Ａの部分を濱発分解する
。当然のことながら、照射すべき部分は、マスク２０１
の開口２０３によって決まる。
上記のようにこの実施例では、ホウケイ酸ガラスは上記
の組成Ａを含み、マスクの開口２０３は約４ミルである
。この実施例では、ラップ仕上げ後のガラス層９８Ａの
厚さは約４８ｎｍであり、３３マイクロメートルの組成
Ａの融着ガラス層９８Ａを通して１２　Ｈｚで４分間エ
ッチしてリセス２０５が形成される。
埋込みパターン２０５を形成した後、マスク２０１をよ
り小さな５０．８ミクロン（２ミル）の開口２０６をも
つ第２のマスク２０２に取り換える。マスク２０２の開
口２０６は、マスク２０１の開口パターン２０３に対応
する開口パターンをもつが、開口２０６はリセス２０５
と同心状に配置されており、波長が２２０ｎｍ以下（例
えば１９３ｎｍ）の紫外線で照射すると、第４Ｄ図に示
すように金属パターン・セグメント８８の延長としてよ
り小さなリセス２０７が形成され、段のある肩のついた
ないし肩落しされた構造２０８の接続部ができる。　　
・ 段のある肩のついた接続部２０７のパターンを形成した
後、これらの接続部に適当な導電性金属を付着して垂直
相互接続ないしスタッド２０９を形成することができる
。
第１Ｆ図には、上記と同じやり方で形成した第２層メタ
ラジ−の選択的個性化の例が示しである。
この操作の結果、１０４として示した選択的メタライゼ
ーション・パターンができる。次に上記と同じ工程段階
を繰り返して第２層メタライゼーション１０４を第２の
組成Ａの融着ホウケイ酸ガラス膜で被覆し、第１Ｇ図に
示すようにラップ仕上げして第２層のホウケイ酸ガラス
層９８Ｂを形成する。
この場合も２つのマスク手順を使って段のある肩のつい
たバイア２０８Ａを溶発形成し、そこに導電性スタッド
２０９Ａを付着させる。
金属層９８Ｂの上面に適当な個性化を伴う金属真空蒸着
段を形成して、技術変更パッド１４０を形成する。これ
は、パッケージ全体がチップで占拠されると、以後の技
術変更のためのクッションとして使うこともできる。そ
の後、再びホウケイ酸ガラス層９８Ｂの上面に適当なメ
タライゼーションを付着させ画定して、選択的メタライ
ズ・パターンを形成する。その一部が１４６に示しであ
る。こうして得られる構造を第１Ｈ図に示すが、当然の
ことながらこのメタラジ゛−・パターン１４６は適当な
任意の導電性システムを含むことができ、この特定の実
施例では、クロム−銅−クロムの金属の組合せとするこ
とができる。
第１Ｈ図には、また１対のチップ・ランド１５０．１５
２を設けるための付着ステップが図示されている。この
実施例では、チップ・ランド１５０．１５２はそれぞれ
クロム−銅−クロムのメタラジ−・システムを含んでい
る。図示していないが、次に周知のはんだリフロー法を
使って、１５０および１５２に示すようにはんだ境界６
４を介してチップ・パッドを各チップに接合することが
できる。これはチップ２４に対する接着剤となる。
はんだリフロー法を使ったチップ・ボンディングについ
ては、米国゛特許第、３３７４１１０号、第３４２９９
４９号、第３４９５１３３号に例示されている。
誘電性のホウケイ酸ガラス層９８Ａおよび９８Ｂの照射
は、照射線の制御変更によって実施できるが、当然のこ
とながら適当な装置中でのガラス層９８・Ａおよび９８
Ｂのブランケット照射によって照射を実施することがで
きる。
第５図は１本特許出願で規定するアブレーテイブ光分解
を実施するのに適した装置を示すものである。この装置
は、矢印３２４で示すように空気を含む気体を入れるた
めの入力ポート３２２のついた真空室３２０から構成す
ることができる。真空室３２０には出力ポート３２６が
ついており、矢印３３０で示すように揮発性の気状副生
成物および気体を真空室３２０から除去するためのポン
プ３２８がそれについている。石英窓３３２は、紫外線
３３４を真空室３２０に入れるためのものである。この
照射は、波長が約１９３ｎｍまたは２４８ｎｍまたは３
０８ｎｍであり、アブレーテイブ光分解を生成するのに
充分な出力密度をもつ遠紫外光源３３６によって実現さ
れる。
真空室３２０内部に、パターン付けすべき上部構造３３
８を備えた基板３４０が配置されている。
基板３４０は、金属、絶縁体、半導体を含めて上記のよ
うな多数の層から構成することができる。
上部構造３３８は、アブレーティブ光分解によるパター
ン付けのために存在する。また、照射すべき上部構造３
３８の領域を画定するのに使われるマスク３４２も示し
である。上記のように、紫外光源３３６は典型的な場合
、少なくとも閾値エネルギー・フルーエンスの光子を非
常に短時間内に充分な数だけ供給できるレーザー光源で
あり、エネルギー量および時間は、層３３８の照射領域
をアブレーテイブ光分解するのに充分なように選定する
。適当なレーザーは約１９３ｎｍのパルス出力を供給す
るＡ　ｒ　Ｆエキサイマー・レーザーである。
上記のようにレーザー光源は、ホウケイ酸層のアブレー
テイブ光分解を起こすため、非常に短時間内に充分な量
のエネルギーを供給するものでなければならない。大・
部分のホウケイ酸ガラスを半値幅１４ナノ秒のＡ　ｒ　
Ｆレーザー・パルスで照射する場合、１パルス当たり４
００〜５００　ｍ　Ｊ　／　ａｌＴのエネルギー・フル
ーエンスで充分にホウケイ酸ガラスをアブレーテイブ光
分解できることが分っている。
［発明の効果］ 以上説明したように、この発明によれば肩落としされた
接続孔をフォトレジストを用いることなく形成すること
ができ、従来の不都合を解消することができる。
【図面の簡単な説明】
第１Ａ図〜第１Ｈ図はこの発明の一実施例を製造工程に
沿って説明する断面図、第２図はこの発明の一実施例に
より製造される半導体パッケージを全体的に示す図、第
３図および第４図は第２図の半導体パッケージの細部を
示す図、第５図はこの発明に採用することができるアブ
レーテイブ・エッチングに適した装置を示す図である。 ９８・・・・ガラス層、２０１．２０２・・・・マスク
。 ２０３．２０６・・・・開口、２０４・・・・紫外線、
２０５．２０７・・・・リセス、２０９・・・・スタッ
ド。 第１Ｃ図 第１Ｅ図 第１Ｆ入 第１Ｇ図 第１Ｈ図

Claims (1)

    【特許請求の範囲】
  1. 平面状絶縁構造体の上面および下面の間を貫通する接続
    孔を形成し、この接続孔に導電性接続部を被着して上記
    上面がわの導体パターンおよび上記下面がわの導体パタ
    ーンの間を電気的に接続するようにしてなる半導体パッ
    ケージを製造する方法において、第１開口パターンを有
    する第１マスクを上記平面状絶縁構造体上に配置するス
    テップと、上記第１マスクをマスクとして上記平面状絶
    縁構造体をアブレーテイブ（融除）・エッチングして上
    記第１開口パターンに応じた形状の有底の孔部を形成す
    るステップと、上記第１開口パターンに対応した位置に
    上記第１開口パターンより小さな第２開口パターンを有
    する第２マスクを上記第１マスクにかえて上記平面状絶
    縁構造体上に配置するステップと、上記第２マスクをマ
    スクとして上記平面状絶縁構造体をアブレーテイブ・エ
    ッチングして上記第２開口パターンに応じた形状の貫通
    孔を上記有底の孔部の底部に形成するステップとを有し
    、肩落としされた接続孔を形成することを特徴とする半
    導体パッケージ製造方法。
JP60079457A 1984-06-22 1985-04-16 半導体パツケ−ジ製造方法 Granted JPS6112054A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62358484A 1984-06-22 1984-06-22
US623584 1996-03-28

Publications (2)

Publication Number Publication Date
JPS6112054A true JPS6112054A (ja) 1986-01-20
JPH0516185B2 JPH0516185B2 (ja) 1993-03-03

Family

ID=24498630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079457A Granted JPS6112054A (ja) 1984-06-22 1985-04-16 半導体パツケ−ジ製造方法

Country Status (3)

Country Link
EP (1) EP0165575B1 (ja)
JP (1) JPS6112054A (ja)
DE (1) DE3584191D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213147A (ja) * 1986-03-13 1987-09-19 Fujitsu Ltd 積層回路基板の製造方法
JPH05190356A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 高電圧導体を有する電気機器
JP2008509569A (ja) * 2004-08-12 2008-03-27 エプコス アクチエンゲゼルシャフト 支持体基板を備えた構成素子装置
JP2013504887A (ja) * 2009-09-15 2013-02-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング セラミックコンポーネントの製造方法、セラミックコンポーネントおよびコンポーネントアセンブリ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038252A (en) * 1989-01-26 1991-08-06 Teradyne, Inc. Printed circuit boards with improved electrical current control
KR0127666B1 (ko) * 1992-11-25 1997-12-30 모리시다 요이찌 세라믹전자부품 및 그 제조방법
EP0804806A1 (en) * 1994-12-22 1997-11-05 Benedict G. Pace Device for superheating steam
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US6181219B1 (en) 1998-12-02 2001-01-30 Teradyne, Inc. Printed circuit board and method for fabricating such board
US7999192B2 (en) 2007-03-14 2011-08-16 Amphenol Corporation Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985557A (ja) * 1972-12-22 1974-08-16
JPS50130370A (ja) * 1974-04-01 1975-10-15
JPS5180965A (ja) * 1974-12-31 1976-07-15 Ibm
JPS545796A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Automatic depositing apparatus
JPS55162296A (en) * 1979-06-01 1980-12-17 Matsushita Electric Ind Co Ltd Through hole printing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3410979A (en) * 1964-05-28 1968-11-12 Burroughs Corp Method and apparatus for drilling holes by means of a focused laser beam
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US4430365A (en) * 1982-07-22 1984-02-07 International Business Machines Corporation Method for forming conductive lines and vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985557A (ja) * 1972-12-22 1974-08-16
JPS50130370A (ja) * 1974-04-01 1975-10-15
JPS5180965A (ja) * 1974-12-31 1976-07-15 Ibm
JPS545796A (en) * 1977-06-15 1979-01-17 Hitachi Ltd Automatic depositing apparatus
JPS55162296A (en) * 1979-06-01 1980-12-17 Matsushita Electric Ind Co Ltd Through hole printing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62213147A (ja) * 1986-03-13 1987-09-19 Fujitsu Ltd 積層回路基板の製造方法
JPH05190356A (ja) * 1992-01-10 1993-07-30 Toshiba Corp 高電圧導体を有する電気機器
JP2008509569A (ja) * 2004-08-12 2008-03-27 エプコス アクチエンゲゼルシャフト 支持体基板を備えた構成素子装置
JP2013504887A (ja) * 2009-09-15 2013-02-07 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング セラミックコンポーネントの製造方法、セラミックコンポーネントおよびコンポーネントアセンブリ
US8952259B2 (en) 2009-09-15 2015-02-10 Robert Bosch Gmbh Method for producing a ceramic component, ceramic component and component assembly

Also Published As

Publication number Publication date
EP0165575A2 (en) 1985-12-27
EP0165575B1 (en) 1991-09-25
DE3584191D1 (de) 1991-10-31
EP0165575A3 (en) 1987-01-14
JPH0516185B2 (ja) 1993-03-03

Similar Documents

Publication Publication Date Title
US4622058A (en) Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
US5454928A (en) Process for forming solid conductive vias in substrates
US5236551A (en) Rework of polymeric dielectric electrical interconnect by laser photoablation
US7956377B2 (en) Semiconductor light-emitting device and its manufacturing method
US4221047A (en) Multilayered glass-ceramic substrate for mounting of semiconductor device
US7814651B2 (en) Method for fabricating a through-hole interconnection substrate
US4748491A (en) Redundant circuit of semiconductor device and method of producing same
JPS6149443A (ja) チツプ介在体の製造方法
EP0090565B1 (en) Process for selectively cutting an electrical conductive layer by irradiation with an energy beam
JPS6112054A (ja) 半導体パツケ−ジ製造方法
EP0162145A1 (en) Method of melting a fuse using a laser beam
JPS62293740A (ja) 半導体装置の製造方法
JPH077102A (ja) 誘電体媒質に開口を作成する方法、基板の上に設けられた誘電率の低い層に開口を作成する方法、多重チップ・モジュールのフルオロカーボン重合体層の上にウィンドウを作成する方法、誘電体層のバイア面の周りに形成された誘電体の稜部を取り除く方法、誘電体層に開口を作成する方法、誘電体オーバレイ、オーバレイ、及び集積回路チップのための回路パッケージ
JPH02123738A (ja) 基板を貫く電気接続部の作製方法
JPH0226392B2 (ja)
US5874369A (en) Method for forming vias in a dielectric film
US6191486B1 (en) Technique for producing interconnecting conductive links
US4855871A (en) Thin film semiconductor interconnect module
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
US11705365B2 (en) Methods of micro-via formation for advanced packaging
US5920789A (en) Technique for producing interconnecting conductive links
US5861325A (en) Technique for producing interconnecting conductive links
JP2766912B2 (ja) 集積回路装置の製造方法
US20050205965A1 (en) Semiconductor device having a fuse including an aluminum layer
JP3279296B2 (ja) 半導体装置