JPS63278250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63278250A JPS63278250A JP11228487A JP11228487A JPS63278250A JP S63278250 A JPS63278250 A JP S63278250A JP 11228487 A JP11228487 A JP 11228487A JP 11228487 A JP11228487 A JP 11228487A JP S63278250 A JPS63278250 A JP S63278250A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layers
- fuses
- semiconductor device
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000009413 insulation Methods 0.000 claims 1
- 238000010884 ion-beam technique Methods 0.000 abstract description 6
- 238000007664 blowing Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は、レーザやイオンビーム等によるヒユーズ層
の切断の有無により回路機能を変更できるプログラム回
路を備えた半導体装置に関する。
の切断の有無により回路機能を変更できるプログラム回
路を備えた半導体装置に関する。
（従来の技術）
レーザやイオンビーム等によるヒユーズ層の切断の有無
により回路機能を変更できるようなプログラム回路を備
えた半導体装置においては、装置製造後もその装置の機
能を変更できるという利点がある。
により回路機能を変更できるようなプログラム回路を備
えた半導体装置においては、装置製造後もその装置の機
能を変更できるという利点がある。
従来の半導体装置では、第４図に示されているヒユーズ
層Ｆ１は、絶縁膜ＡＯ、ＡＩにより他の素子と絶縁分離
された状態で基板１１上に１層だけ形成されている。こ
のため、複数のヒユーズを切断することにより有効とな
るプログラムや、切断されるヒユーズの数によりプログ
ラムが決定できる回路を形成する揚台には複数のヒユー
ズを横方向に配置する必要があり、ヒユーズの配置面積
の増大や、ビーム照射によるブロー回数の増大等の問題
があった。
層Ｆ１は、絶縁膜ＡＯ、ＡＩにより他の素子と絶縁分離
された状態で基板１１上に１層だけ形成されている。こ
のため、複数のヒユーズを切断することにより有効とな
るプログラムや、切断されるヒユーズの数によりプログ
ラムが決定できる回路を形成する揚台には複数のヒユー
ズを横方向に配置する必要があり、ヒユーズの配置面積
の増大や、ビーム照射によるブロー回数の増大等の問題
があった。
（発明が解決しようとする問題点）
この発明は上記のような点に鑑みなされたもので、従来
の半導体装置ではヒユーズによるプログラム回路の占め
る面積が大きくなると共に、ブロー回数が多く必要であ
った点を改善し、ヒユーズによるプログラム回路の占め
る面積の縮小化と、ヒユーズ切断のためのブロー回数の
減少を可能とする半導体装置を提供することを目的とす
る。
の半導体装置ではヒユーズによるプログラム回路の占め
る面積が大きくなると共に、ブロー回数が多く必要であ
った点を改善し、ヒユーズによるプログラム回路の占め
る面積の縮小化と、ヒユーズ切断のためのブロー回数の
減少を可能とする半導体装置を提供することを目的とす
る。
［発明の構成コ
（問題点を解決するための手段と作用）この発明による
半導体装置にあっては、ヒユーズ層の切断の有無により
回路の機能を変更できるプログラム回路を備えた半導体
装置において、前記ヒユーズ層を単導体基板の同一領域
の上方に多層に形成し、そのヒユーズ層相互間をそれぞ
れ絶縁分離したものである。
半導体装置にあっては、ヒユーズ層の切断の有無により
回路の機能を変更できるプログラム回路を備えた半導体
装置において、前記ヒユーズ層を単導体基板の同一領域
の上方に多層に形成し、そのヒユーズ層相互間をそれぞ
れ絶縁分離したものである。
このことにより、従来に比しヒユーズの配置面積を小さ
くすることができると共に、レーザやイオンビーム等を
用いてヒユーズ切断を行なう場合には１度に複数のヒユ
ーズ層を切断できるので、ブロー回数を少なくすること
が可能となる。
くすることができると共に、レーザやイオンビーム等を
用いてヒユーズ切断を行なう場合には１度に複数のヒユ
ーズ層を切断できるので、ブロー回数を少なくすること
が可能となる。
（実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図はこの発明の一実施例に係わる半導体装置の断面
図であり、基板１１上には絶縁膜ＡＯ〜Ａｎをそれぞれ
挟んでｎ個のヒユーズ層Ｆ１〜Ｆｎが同一領域の上方に
多層配置されている。
図であり、基板１１上には絶縁膜ＡＯ〜Ａｎをそれぞれ
挟んでｎ個のヒユーズ層Ｆ１〜Ｆｎが同一領域の上方に
多層配置されている。
プログラムヒユーズをこのように構成することにより、
１個のヒユーズが占める面積で複数のヒユーズ層を配置
できるので、フユーズ層の配置面積を小さくすることが
できる。
１個のヒユーズが占める面積で複数のヒユーズ層を配置
できるので、フユーズ層の配置面積を小さくすることが
できる。
また、複数のヒユーズ層が同−領域上に多層に形成され
ていることにより、一度のビーム照射で複数のヒユーズ
を切断することができ、ブロー回数を減らすことが可能
となる。ヒユーズ層の切断はレーザやイオンビームを用
いて行なうが、これらのパワーを調節することにより、
切断するヒユーズの数を制御することができる。このた
め、複数のヒユーズを同時に切断することにより有効と
なるプログラムやヒユーズの切断数によりプログラムが
決定できるプログラム回路においてこの発明は特に有効
である。このようなプログラム回路の例を第２図および
第３図にそれぞれ示す。
ていることにより、一度のビーム照射で複数のヒユーズ
を切断することができ、ブロー回数を減らすことが可能
となる。ヒユーズ層の切断はレーザやイオンビームを用
いて行なうが、これらのパワーを調節することにより、
切断するヒユーズの数を制御することができる。このた
め、複数のヒユーズを同時に切断することにより有効と
なるプログラムやヒユーズの切断数によりプログラムが
決定できるプログラム回路においてこの発明は特に有効
である。このようなプログラム回路の例を第２図および
第３図にそれぞれ示す。
第２図に示されているプログラム回路は、ヒユーズの切
断数に応じた出力電圧値ｖｏｕｔを取出すことができる
構成である。この図におけるヒユーズＦ１〜Ｆｎは第２
図中のヒユーズ層Ｆ１〜Ｆｎに対応する。ヒユーズＦｎ
を切断しなければ、Ｐ型ＭＯＳトランジスタＰＯのゲー
トは閉ざされたままなので出力電圧Ｖ ｏｕｔは変化し
ない。このため、任意の出力電圧ｙ ｏｕｔを得るため
には、必ずヒユーズＦｎを切断する必要がある。したが
って、このヒユーズＦｎを最上位層に形成しておけば、
照射するビーム量を調整することによりヒユーズＦ１〜
Ｆ ｎ−１の内でヒユーズＦｎと共に切断されるヒユー
ズの数を選ぶことができ、任意の値の出力電圧ｖｏｕｔ
を得ることが可能となる。
断数に応じた出力電圧値ｖｏｕｔを取出すことができる
構成である。この図におけるヒユーズＦ１〜Ｆｎは第２
図中のヒユーズ層Ｆ１〜Ｆｎに対応する。ヒユーズＦｎ
を切断しなければ、Ｐ型ＭＯＳトランジスタＰＯのゲー
トは閉ざされたままなので出力電圧Ｖ ｏｕｔは変化し
ない。このため、任意の出力電圧ｙ ｏｕｔを得るため
には、必ずヒユーズＦｎを切断する必要がある。したが
って、このヒユーズＦｎを最上位層に形成しておけば、
照射するビーム量を調整することによりヒユーズＦ１〜
Ｆ ｎ−１の内でヒユーズＦｎと共に切断されるヒユー
ズの数を選ぶことができ、任意の値の出力電圧ｖｏｕｔ
を得ることが可能となる。
第３図はこの発明を用いて実現できるプログラム回路の
他の例であり、図中ヒユーズＦ１〜Ｆｎは第１図のヒユ
ーズＦ１〜Ｆｎに対応する。この回路は、切断されるヒ
ユーズＦ１〜Ｆｎの数によりインバータ１１と１２の間
の端子容量を変化させてインバータの動作速度を調節で
きる構成である。半導体装置の試作段階では、このよう
な回路特性の調整が重要となるが、複数のヒユーズを１
つのヒユーズ面積で配置することができるので、半導体
装置の試作段階においてヒユーズ形成のための配置面積
が他の回路の形成の邪魔になることはない。
他の例であり、図中ヒユーズＦ１〜Ｆｎは第１図のヒユ
ーズＦ１〜Ｆｎに対応する。この回路は、切断されるヒ
ユーズＦ１〜Ｆｎの数によりインバータ１１と１２の間
の端子容量を変化させてインバータの動作速度を調節で
きる構成である。半導体装置の試作段階では、このよう
な回路特性の調整が重要となるが、複数のヒユーズを１
つのヒユーズ面積で配置することができるので、半導体
装置の試作段階においてヒユーズ形成のための配置面積
が他の回路の形成の邪魔になることはない。
さらに、電気ヒユーズを用いる＠置の場合には、ｎ個の
ヒユーズのうち任意のヒユーズだけを通電して切断する
ことができる。このことにより、プログクラムの自由度
をレーザ等を用いて切断する場合よりも増加させること
ができる。
ヒユーズのうち任意のヒユーズだけを通電して切断する
ことができる。このことにより、プログクラムの自由度
をレーザ等を用いて切断する場合よりも増加させること
ができる。
［発明の効果］
以上のようにこの発明によれば、ヒユーズの配置面積を
少なくすることができると共に、一度のブローで任意の
数のヒユーズを同時に切断することができるようになる
。
少なくすることができると共に、一度のブローで任意の
数のヒユーズを同時に切断することができるようになる
。
第１図はこの発明の一実施例に係わる半導体装置を説明
する断面図、第２図および第３図はそれぞれこの発明を
用いて実現できるプログラム回路の例を説明する回路図
、第４図は従来の半導体装置を説明する断面図。 １１・・・半導体基板、ＡＯ−Ａｎ・・・絶縁膜、Ｆ１
〜Ｆｎ・・・ヒユーズ。 第１図 第２図
する断面図、第２図および第３図はそれぞれこの発明を
用いて実現できるプログラム回路の例を説明する回路図
、第４図は従来の半導体装置を説明する断面図。 １１・・・半導体基板、ＡＯ−Ａｎ・・・絶縁膜、Ｆ１
〜Ｆｎ・・・ヒユーズ。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 ヒューズ層の切断の有無により回路の機能を変更できる
プログラム回路を備えた半導体装置において、 前記ヒューズ層は半導体基板の同一領域の上方に多層に
形成され、そのヒューズ層相互間はそれぞれ絶縁分離さ
れていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11228487A JPS63278250A (ja) | 1987-05-11 | 1987-05-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11228487A JPS63278250A (ja) | 1987-05-11 | 1987-05-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63278250A true JPS63278250A (ja) | 1988-11-15 |
Family
ID=14582841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11228487A Pending JPS63278250A (ja) | 1987-05-11 | 1987-05-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63278250A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02304952A (ja) * | 1989-05-19 | 1990-12-18 | Hitachi Ltd | 半導体デバイスの回路変更方法及び装置 |
| JPH04107951A (ja) * | 1990-08-28 | 1992-04-09 | Hitachi Ltd | 多層配線方法 |
| JPH0529464A (ja) * | 1991-07-23 | 1993-02-05 | Nec Corp | 半導体装置 |
| US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
| JPH08162535A (ja) * | 1990-08-01 | 1996-06-21 | Actel Corp | ユーザ構成可能な回路アレーアーキテクチャ |
| US5622892A (en) * | 1994-06-10 | 1997-04-22 | International Business Machines Corporation | Method of making a self cooling electrically programmable fuse |
| EP0899745A2 (de) * | 1997-08-28 | 1999-03-03 | Siemens Aktiengesellschaft | Fuse-Anordnung für Halbleiterspeichervorrichtung |
| JP2006073947A (ja) * | 2004-09-06 | 2006-03-16 | Renesas Technology Corp | ヒューズ構造 |
| JP2006286858A (ja) * | 2005-03-31 | 2006-10-19 | Yamaha Corp | 半導体装置構造および半導体装置の製造方法 |
| JP2006286723A (ja) * | 2005-03-31 | 2006-10-19 | Yamaha Corp | 半導体装置および同装置におけるヒューズ素子の切断方法 |
-
1987
- 1987-05-11 JP JP11228487A patent/JPS63278250A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02304952A (ja) * | 1989-05-19 | 1990-12-18 | Hitachi Ltd | 半導体デバイスの回路変更方法及び装置 |
| JPH08162535A (ja) * | 1990-08-01 | 1996-06-21 | Actel Corp | ユーザ構成可能な回路アレーアーキテクチャ |
| JPH04107951A (ja) * | 1990-08-28 | 1992-04-09 | Hitachi Ltd | 多層配線方法 |
| JPH0529464A (ja) * | 1991-07-23 | 1993-02-05 | Nec Corp | 半導体装置 |
| US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
| JPH05259290A (ja) * | 1991-12-30 | 1993-10-08 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法およびヒューズ構造体 |
| US5622892A (en) * | 1994-06-10 | 1997-04-22 | International Business Machines Corporation | Method of making a self cooling electrically programmable fuse |
| EP0899745A2 (de) * | 1997-08-28 | 1999-03-03 | Siemens Aktiengesellschaft | Fuse-Anordnung für Halbleiterspeichervorrichtung |
| EP0899745A3 (de) * | 1997-08-28 | 1999-10-06 | Siemens Aktiengesellschaft | Fuse-Anordnung für Halbleiterspeichervorrichtung |
| JP2006073947A (ja) * | 2004-09-06 | 2006-03-16 | Renesas Technology Corp | ヒューズ構造 |
| JP2006286858A (ja) * | 2005-03-31 | 2006-10-19 | Yamaha Corp | 半導体装置構造および半導体装置の製造方法 |
| JP2006286723A (ja) * | 2005-03-31 | 2006-10-19 | Yamaha Corp | 半導体装置および同装置におけるヒューズ素子の切断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3771026A (en) | Conductive region for semiconductor device and method for making the same | |
| US6130469A (en) | Electrically alterable antifuse using FET | |
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| US4240094A (en) | Laser-configured logic array | |
| US7256471B2 (en) | Antifuse element and electrically redundant antifuse array for controlled rupture location | |
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JPS63278250A (ja) | 半導体装置 | |
| JP2003168734A (ja) | 半導体装置及びその制御方法、その製造方法 | |
| US4835118A (en) | Non-destructive energy beam activated conductive links | |
| US4783424A (en) | Method of making a semiconductor device involving simultaneous connection and disconnection | |
| TW278229B (en) | Fuse structure for an integrated circuit device and method for manufacturing a fuse structure | |
| JP4031821B2 (ja) | 冗長セルのプログラミングのためのアンチヒューズとプログラミング装置とを有するリペア回路 | |
| KR900004724B1 (ko) | 3차원 구조 반도체 장치(三次元構造半導體裝置) | |
| JPS6146045A (ja) | 半導体装置 | |
| EP0094073A2 (en) | Semiconductor device capable of structural selection | |
| JPH0438140B2 (ja) | ||
| KR100621773B1 (ko) | 전기적 퓨즈 회로 및 레이아웃 방법 | |
| US5442206A (en) | Lay-out structure of power source potential lines and grand potential lines for semiconductor integrated circuit | |
| US6069076A (en) | Method of making a semiconductor device with changeable interconnection | |
| KR100226492B1 (ko) | 메모리 반도체의 리페어용 퓨즈 및 그에 따른 장치 | |
| JPH02296361A (ja) | 半導体集積回路 | |
| EP0263574A1 (en) | A method of manufacturing a semiconductor device, and a semiconductor device, having at least one selectively actuable conductive line | |
| JP3012011B2 (ja) | 半導体装置の製造方法 | |
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6288338A (ja) | 半導体記憶装置 |