-
Die
vorliegende Erfindung bezieht sich auf eine integrierte Halbleiterschaltungsanordnung.
Insbesondere bezieht sich diese Erfindung auf eine integrierte Halbleiterschaltungsanordnung
mit einer mehrschichtigen Verdrahtungsstruktur, bei der Hilfssignalleitungen
zusammen mit Signalleitungen vorgesehen sind, die jeweils mit Polysilicium
oder Polycid hergestellt sind, um eine Verzögerung bei der Signaltransmission
zu verhindern.
-
Die
EP-0 817 197-A offenbart eine Schaltung, die mit einem ersten unteren
Leiter (500) mit zwei Enden ausgebildet ist. Ein Ende des ersten
unteren Leiters ist mit einer ersten Signalquelle (386) gekoppelt.
Ein erster oberer Leiter (544) hat zwei Enden und ist von dem ersten
unteren Leiter in einer Distanz vorgesehen, die geringer ist als
ein zulässiger
Abstand zwischen benachbarten unteren Leitern. Ein Ende des ersten
oberen Leiters ist mit einer zweiten Signalquelle (384) gekoppelt.
Ein zweiter oberer Leiter (508) hat zwei Enden. Ein Ende des zweiten oberen
Leiters ist mit einem anderen Ende des ersten unteren Leiters zum
Empfangen eines Signals von der ersten Signalquelle gekoppelt. Ein
zweiter unterer Leiter (552) hat zwei Enden und ist von dem zweiten
oberen Leiter in einer Distanz vorgesehen, die geringer ist als
der zulässige
Abstand zwischen benachbarten unteren Leitern. Ein Ende des zweiten unteren
Leiters ist mit einem anderen Ende des ersten oberen Leiters zum
Empfangen eines Signals von der zweiten Signalquelle gekoppelt.
Da die oberen und unteren Leiter in einer Distanz vorgesehen sind, die
geringer ist als der zulässige
Abstand zwischen benachbarten unteren Leitern, wird die Layout-Fläche eingehalten.
Der Gesamtwiderstand von mit jeder Signalquelle verbundenen Leitern
ist gleich, somit ist die Signalverzögerung gleich.
-
US-5
442 212 offenbart eine Halbleiterspeicheranord nung, bei welcher
der Abstand von Bitleitungen größer ausgebildet
ist als der Abstand von Wortleitungen, und ein Speicherknotenkontakt
ist in jedem rechtwinkligen Bereich positioniert, der von den Bitleitungen
und den Wortleitungen umgeben ist. Die Distanz zwischen Zentren
benachbarter Speicherknotenkontakte und die Distanz zwischen Zentren
eines Bitleitungskontakts und eines benachbarten Speicherknotenkontakts
sind beide größer ausgebildet
als der Abstand von Wortleitungen. Durch diese Struktur kann die
planare Fläche
pro Speicherzelleneinheit erhöht
werden, der Passspielraum zwischen dem Speicherknoten und dem Speicherknotenkontakt
kann vergrößert werden,
ein Kurzschluss zwischen der Bitleitung und dem Speicherknotenkontakt
wird verhindert, und somit kann eine Speicherzellenstruktur mit
hoher Produktionsausbeute und hoher Zuverlässigkeit realisiert werden.
-
Ein
DRAM (dynamischer Speicher mit wahlfreiem Zugriff) als eine von
integrierten Halbleiterschaltungsanordnungen ist beispielsweise
konfiguriert, einen MOS-Transistor und einen Kondensator in jeder
von in einer Matrix angeordneten Speicherzellen vorzusehen. Eine
Wortleitung des DRAM ist durch die Gateverdrahtung des MOS-Transistors
gebildet, die aus einem Material wie Polysilicium oder Polycid mit
einem vergleichsweise großen
Widerstand hergestellt ist. Durch das Vorsehen einer als Trägerverdrahtung
bezeichneten Hilfssignalleitung entlang der Gateverdrahtung kann
daher ein Signal von einem Ende der Wortleitung zum anderen Ende davon
ohne Entwicklung langer Verzögerungen
bei seiner Propagation ausgebreitet werden.
-
1 ist
ein Layout, das einen herkömmlichen
Typ eines Verdrahtungsmusters zwischen Speicherzellen eines DRAM
mit Hilfssignalleitungen als Träger
zeigt, die entlang Gateverdrahtungsleitungen vorgesehen sind. Im
Allgemeinen ist jede Hilfssignalleitung 11 so gebildet,
dass sie entlang jeder Gateverdrahtung 12 verläuft, wie
in 1 gezeigt, in einer verdrahteten Schicht mit niedrigem
Widerstand, die auf einer Schicht über der Gateverdrahtung 12 vorgesehen
ist. Die Hilfssignalleitung 11 ist über einen Kontakt 14 zwischen
einer Speicherzelle 13 und einer weiteren Speicherzelle 13 elektrisch
mit der Gateverdrahtung 12 verbunden. In diesem Kontakt 14 ist
eine Leitungsbreite der Gateverdrahtung 12 breiter als
jene eines Verdrahtungsabschnitts, der von dem Kontakt verschieden
ist.
-
Ein
Verdrahtungsabstand der Hilfssignalleitung 11 wird durch
eine verbreiterte Leitungsbreite der Gateverdrahtung 12 in
dem Kontakt 14 breiter. Der Verdrahtungsabstand der Hilfssignalleitung 11 stimmt
mit dem Abstand der Gateverdrahtung 12 überein, der Abstand der Gateverdrahtung 12 ist nämlich von
dem Abstand der Hilfssignalleitung 11 abhängig. Somit
kann der Abstand der Gateverdrahtung 12 breiter werden
als der Mindestabstand der Gateverdrahtung 12, der ursprünglich aufgrund
von Prozesseinschränkungen
erzeugt werden kann. Dies bewirkt, dass ein höherer Integrationsgrad eines DRAM
verhindert wird. Es ist zu beachten, dass in 1 eine gestrichelte
Linie innerhalb der Speicherzelle 13 die Tatsache repräsentiert,
dass die Gateverdrahtung 12 und Hilfssignalleitung 11 innerhalb
der Speicherzelle 13 elektrisch miteinander verbunden sind.
-
Um
das obige Problem zu lösen,
wurde ein Wortleitungsträgersystem
vorgeschlagen, bei dem eine Hilfssignalleitung als Träger in zwei
verschiedene verdrahtete Schichten auf der oberen und unteren Seite
geteilt wird. Jeder Verdrahtungsabstand der oberen und unteren Hilfssignalleitungen
wird zweimal breiter ausgebildet als der Abstand der Gateverdrahtung,
indem die oberen und unteren Hilfssignalleitungen für die Gateverdrahtung
abwechselnd angeordnet werden, und der Abstand der Gateverdrahtung
schmäler
aus gebildet wird (z.B. Japanische offengelegte Patentveröffentlichung
Nr. HEI 7-45720).
-
Gemäß diesem
System ist ein Verdrahtungsmuster vorgesehen, bei dem Kontakte,
jeweils zum elektrischen Verbinden der auf der oberen Seite vorgesehenen
Hilfssignalleitung mit der Gateverdrahtung, in einer Leitung in
der vertikalen Richtung in Bezug auf die Richtung angeordnet sind,
in der die Gateverdrahtung verläuft,
und eine lineare Hilfssignalleitung auf der unteren Seite geht zwischen
den benachbarten Kontakten hindurch.
-
Ferner
wurde auch ein hierarchisches Wortleitungssystem vorgeschlagen,
bei dem, anstelle des Vorsehens der Hilfssignalleitung als Träger, wie
in 2 gezeigt, eine Wortleitung in mehrfache Abschnitte
geteilt ist, um Subwortleitungen 15 vorzusehen, und ein
subunterer Decoder 16 ist zwischen den Speicherzellen 13 vorgesehen.
-
In
dem Wortleitungsträgersystem,
das in der Japanischen offengelegten Patentveröffentlichung Nr. HEI 7-45720
geoffenbart ist, ist jedoch der Mindestabstand der Gateverdrahtung
tatsächlich
von einem Raum zwischen einem Kontakt, der zwischen einer Hilfssignalleitung
an der oberen Seite und einer Gateverdrahtung vorgesehen ist, und
einer Hilfssignalleitung auf der unteren Seite abhängig. Daher kann
der Abstand der Gateverdrahtung nicht ausreichend schmal ausgebildet
werden, um einen höheren
Integrationsgrad zu erzielen. Demgemäß besteht das Problem, dass
kein weiterer hoher Integrationsgrad mit derselben Halbleiterchipgröße erzielt
werden kann, oder dass eine Chipgröße mit demselben Integrationsgrad
nicht reduziert werden kann.
-
Ferner
weist das oben beschriebene hierarchische Wortleitungssystem das
folgende Problem auf. Da eine Vielzahl von subunteren Decodern verteilt
und angeordnet ist, kann der Abstand der Wortleitung schmäler ausgebildet
werden. Die Vergrößerung der
Fläche
aufgrund des Vorsehens jener subunteren Decoder ist jedoch größer als
der Fall, wo ein Kontakt zwischen einer Gateverdrahtung und der oben
beschriebenen Hilfssignalleitung als Träger vorgesehen ist. Demzufolge
kann kein höherer
Integrationsgrad oder keine Reduktion einer Chipgröße erzielt
werden.
-
Ausführungsformen
der vorliegenden Erfindung sind auf die Lösung der oben beschriebenen Probleme
gerichtet. Spezifisch sind Ausführungsformen
der vorliegenden Erfindung darauf gerichtet, eine integrierte Halbleiterschaltungsanordnung
vorzusehen, bei der ein höherer
Integrationsgrad oder die Reduktion einer Chipgröße erzielt werden kann, indem
obere und untere zweischichtige Hilfssignalleitungen in einem spezifizierten
Verdrahtungsmuster vorgesehen werden.
-
Die
vorliegende Erfindung wird in den beigeschlossenen unabhängigen Ansprüche 1 und
7 definiert, auf die nun Bezug genommen wird. Ferner sind bevorzugte
Merkmale in den auf diese rückbezogenen
Unteransprüchen
zu finden.
-
Bei
der vorliegenden Erfindung sind Hilfssignalleitungen in oberen und
unteren Schichten auf einer Signalleitung (Gateverdrahtung) über einer
Isolierschicht vorgesehen, Kontakte, jeweils zwischen der Signalleitung
und der Hilfssignalleitung auf der oberen Seite (Trägerverdrahtung
auf der oberen Seite), sind an zwei oder mehreren verschiedenen
Leitungen verteilt und angeordnet, die in einer vertikalen Richtung
in Bezug auf eine Richtung verlaufen, in der die Signalleitung verläuft, jegliche
Kontakte in einem einander benachbarten Paar unter den Kontakten zwischen
der Signalleitung und der Hilfssignalleitung auf der oberen Seite
sind an verschiedenen Leitungen angeordnet, und die Hilfssignalleitung
auf der unteren Seite (Trägerverdrahtung
auf der unteren Seite) geht zwischen den benachbarten Kontakten
hin durch.
-
Mit
der vorliegenden Erfindung werden die Kontakte, jeweils zwischen
der Signalleitung und der Hilfssignalleitung auf der oberen Seite,
an zwei Spalten verteilt und angeordnet, und es werden auch benachbarte
Kontakte in einem Paar an den verschiedenen Spalten angeordnet,
und ferner geht die Hilfssignalleitung auf der unteren Seite zwischen
den benachbarten Kontakten so hindurch, dass sie sich von einem
zum anderen hindurchwebt. Auch wenn eine Leitungsbreite der Signalleitung
in dem Kontakt verbreitert wird, muss daher der Abstand der Hilfssignalleitung
auf der unteren Seite nicht verbreitert werden. Demgemäß kann der
Verdrahtungsabstand der oberen und unteren Hilfssignalleitungen
schmäler
ausgebildet werden, wodurch es ermöglicht wird, einen höheren Integrationsgrad
einer integrierten Halbleiterschaltungsanordnung oder eine Reduktion
einer Chipgröße zu erzielen.
-
Zusätzlich sind
Hilfssignalleitungen in oberen und unteren Schichten an einer Signalleitung über einer
Isolierschicht vorgesehen, Kontakte, jeweils zwischen der Signalleitung
und der Hilfssignalleitung auf der oberen Seite, sind an zwei oder
mehreren verschiedenen Leitungen verteilt und angeordnet, die in
einer vertikalen Richtung in Bezug auf eine Richtung verlaufen,
in der die Signalleitung verläuft, jegliche
benachbarten Kontakte in einem Paar unter den Kontakten jeweils
zwischen der Signalleitung und der Hilfssignalleitung auf der oberen
Seite können
an den verschiedenen Leitungen zwischen den Hilfssignalleitungen
auf der unteren Seite in einem Paar einander benachbart angeordnet
werden.
-
Gemäß einem
Merkmal der vorliegenden Erfindung sind Kontakte, jeweils zwischen
der Signalleitung und der Hilfssignalleitung auf der oberen Seite,
an zwei Spalten verteilt und angeordnet, und jegliche benachbarten
Kontakte in einem Paar sind an den verschiedenen Spalten zwischen
benachbarten Hilfssignalleitungen auf der unteren Seite in einem Paar
angeordnet. Auch wenn eine Leitungsbreite der Signalleitung in dem
Kontakt verbreitert wird, muss daher der Abstand der Hilfssignalleitung
auf der unteren Seite nicht verbreitert werden. Demgemäß kann der
Verdrahtungsabstand der oberen und unteren Hilfssignalleitungen
schmäler
ausgebildet werden, wodurch es ermöglicht wird, einen höheren Integrationsgrad
einer integrierten Halbleiterschaltungsanordnung oder eine Reduktion
einer Chipgröße zu erzielen.
-
Zusätzlich besteht
der Kontakt aus einer leitfähigen
Insel, die auf derselben verdrahteten Schicht wie jener einer Hilfssignalleitung
auf der unteren Seite gebildet ist, einem ersten Hilfskontakt zum
elektrischen Verbinden einer Signalleitung mit der Insel, und einem
zweiten Hilfskontakt zum elektrischen Verbinden der Insel mit einer
Hilfssignalleitung auf der oberen Seite, so dass der erste Hilfskontakt
und der zweite Hilfskontakt an derselben Leitung angeordnet sein
können.
-
Ferner
besteht der Kontakt aus einer leitfähigen Insel, die auf derselben
verdrahteten Schicht wie jener einer Hilfssignalleitung auf der
unteren Seite gebildet ist, einem ersten Hilfskontakt zum elektrischen
Verbinden einer Signalleitung mit der Insel, und einem zweiten Hilfskontakt
zum elektrischen Verbinden der Insel mit einer zweiten Hilfssignalleitung,
wobei der erste Hilfskontakt und der zweite Hilfskontakt voneinander
verschoben und auf zwei verschiedenen Stufen angeordnet sein können, und die
Signalleitung und die Hilfssignalleitung auf der oberen Seite können auch
direkt und elektrisch miteinander verbunden sein.
-
Ferner
können
der erste Kontakt und der zweite Kontakt abwechselnd für jede eine
Einheit oder jede zweite Einheit für eine Vielzahl von Signalleitungen
vorgesehen sein.
-
Nun
werden Ausführungsformen
der vorliegenden Erfindung anhand von Beispielen mit Bezugnahme
auf die beigeschlossenen Zeichnungen beschrieben, in denen:
-
1 ein
Layout ist, das einen bekannten Typ eines Verdrahtungsmusters zwischen
Speicherzellen des DRAM zeigt; und
-
2 ein
Layout ist, das eine Konfiguration zwischen Speicherzellen des DRAM
auf der Basis eines bekannten Typs eines hierarchischen Wortleitungssystems
zeigt;
-
3 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer ersten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
4 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in der ersten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
5 eine
Schnittansicht des Verdrahtungsmusters, entlang der Linie A–A in 3,
ist;
-
6 ein
Schaltbild des DRAM ist, bei dem die vorliegende Erfindung angewendet
wird;
-
7 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer zweiten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
8 eine
Schnittansicht des Verdrahtungsmusters, entlang der Linie B–B in 7,
ist;
-
9 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer dritten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
10 eine
Schnittansicht des Verdrahtungsmusters, entlang der Linie C–C in 9,
ist;
-
11 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer vierten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
12 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer fünften
Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
13 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer sechsten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
14 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer siebenten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
15 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in der siebenten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt;
-
16 ein
Layout ist, das ein Verdrahtungsmuster zwischen Speicherzellen des
DRAM in einer achten Ausführungsform
der integrierten Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung zeigt.
-
In
den nachstehenden Ausführungsformen wird
ein Fall erläutert,
wo die integrierte Halbleiterschaltungsanordnung gemäß der vorliegenden
Erfindung in einem DRAM angewendet wird.
-
3 und 4 sind
Layouts, die ein Verdrahtungsmuster zwischen Speicherzellen des DRAM
in einer ersten Ausführungsform
zeigen. 5 ist eine Schnittansicht des
Verdrahtungsmusters, entlang der Linie A–A in 3. 6 ist
ein Schaltbild des DRAM, bei dem die vorliegende Erfindung angewendet
wird. Der DRAM, wie in 6 gezeigt, hat einen MOS-Transistor
Q zum Schalten und einen Kondensator C zum Akkumulieren von Ladung in
jeder von Speicherzellen, und die Gateverdrahtung des Transistors
Q ist eine Wortleitung W.
-
Der
DRAM in dieser ersten Ausführungsform,
wie in 5 gezeigt, besteht aus einer Leitung einer Gateverdrahtung 21 als
Signalleitung. Ferner sind eine Leitung einer Trägerverdrahtung 23 auf
der unteren Seite als erste Hilfssignalleitung vorgesehen, welche
auf einer verdrahteten Schicht gebildet ist, die auf einer Schicht
oberhalb der Gateverdrahtung 21 über einer ersten Isolierschicht 22 vorgesehen
ist, und eine Leitung einer Trägerverdrahtung 25 auf
der oberen Seite als zweite Hilfssignalleitung, welche auf einer
verdrahteten Schicht gebildet ist, die auf einer Schicht oberhalb
Trägerverdrahtung 23 auf
der unteren Seite über
einer zweiten Isolierschicht 24 vorgesehen ist. Die zweite
Hilfssignalleitung 25 ist mit einem Schutzfilm oder einer
dritten Isolierschicht 26 bedeckt, die als Zwischenschicht-Isolierfilm
zwischen der unmittelbar darüberliegenden
Schicht dient.
-
Die
erste bis dritte Isolierschicht 22, 24 und 26 sind
in 3 nicht gezeigt. Ferner repräsentieren gestrichelte Linien
innerhalb einer Speicherzelle 20 die Tatsache, dass die
Gateverdrahtung 21 (211 bis 218), die
Trägerverdrahtung 23 auf
der unteren Seite, und die Trägerverdrahtung 25 auf
der oberen Seite (251 bis 254) innerhalb der Speicherzelle 20 elektrisch
miteinander verbunden sind (das Gleiche gilt für die nachstehend erläuterten 4, 7, 9 und 11 bis 16).
-
Die
Leitungen der Gateverdrahtung 21 sind in einer versetzten
Anordnung für
jede eine Leitung vorgesehen. Es sind nämlich beispielsweise, wie in 3 gezeigt,
Leitungen der Gateverdrahtungen mit ungerader Nummer 211, 213, 215 und 217 von
oben zwischen der Speicherzelle 20 und der benachbarten Speicherzelle 20A auf
der rechten Seite vorgesehen, wohingegen Leitungen der Gateverdrahtungen
mit gerader Nummer 212, 214, 216 und 218 zwischen der
Speicherzelle 20 und der benachbarten Speicherzelle 20B auf
der linken Seite vorgesehen sind.
-
Die
Trägerverdrahtung 23 auf
der unteren Seite ist entlang jeder der Leitungen der Gateverdrahtungen
mit ungerader Nummer 211, 213, 215 und 217 vorgesehen.
Die Trägerverdrahtung 25 auf der
oberen Seite ist entlang jeder der Leitungen der Gateverdrahtungen
mit gerader Nummer 212, 214, 216 und 218 vorgesehen.
Die Leitungen der Trägerverdrahtungen 23 und 25 auf
der unteren Seite bzw. oberen Seite sind beispielsweise aus Aluminium
oder Kupfer hergestellt. Es besteht jedoch keine besondere Einschränkung für das Material.
-
Jede
der Leitungen der Gateverdrahtungen mit ungerader Nummer 211, 213, 215 und 217 und die
entsprechende Trägerverdrahtung 23 auf
der unteren Seite sind durch einen ersten Kontakt 27 elektrisch
miteinander verbunden. Dieser erste Kontakt ist ein Leiter, der
die erste Isolierschicht 22 zwischen der Speicherzelle 20 und
der benachbarten Speicherzelle 20A durchdringt.
-
Jede
der Leitungen der Gateverdrahtungen mit gerader Nummer 212, 214, 216 und 218 und
die entsprechende Trägerverdrahtung 25 auf
der oberen Seite sind durch zweite Kontakte 28 (281 bis 284) zwischen
der Speicherzelle 20 und der benachbarten Speicherzelle 20B elektrisch
miteinander verbunden, die auf der gegenüberliegenden Seite der Speicherzelle 20A vorgesehen
ist.
-
Die
zweiten Kontakte 28 sind abwechselnd an zwei verschiedenen
Leitungen angeordnet, die in einer im Wesentli chen orthogonalen
(in der Figur vertikalen) Richtung in Bezug auf die Richtung verlaufen,
in der die Gateverdrahtung 21 verläuft (in der Figur laterale
Richtung). Die zweiten Kontakte 281 und 283 für die Leitungen
der Gateverdrahtungen mit ungerader Nummer 251 und 253 auf
der oberen Seite in 3 sind nämlich beispielsweise darauf
näher bei
der Speicherzelle 20B auf der linken Seite angeordnet,
wohingegen die zweiten Kontakte 282 und 284 für die Leitungen
der Gateverdrahtungen mit gerader Nummer 252 und 254 auf
der oberen Seite darauf näher
bei der Speicherzelle 20 im Zentrum davon angeordnet sind.
-
Die
zweiten Kontakte 28, wie in 4 gezeigt,
können
abwechselnd für
jede zweite Einheit an den zwei verschiedenen Leitungen angeordnet
sein, die in der vertikalen Richtung in Bezug auf die Richtung verlaufen,
in der die Gateverdrahtung 21 verläuft (in der Figur laterale
Richtung). Von den zweiten Kontakten 28, die an beiden
Seiten des zweiten Kontakts 28 angeordnet sind, kann nämlich zumindest
nur einer der beiden Kontakte an der oben beschriebenen verschiedenen
Leitung angeordnet sein.
-
Die
Leitungen der Trägerverdrahtung 23 auf der
unteren Seite sind durch Biegen vorgesehen, so dass sie sich zwischen
den zweiten Kontakten 281, 282, 283 und 284 hindurchweben,
die wie oben beschrieben abwechselnd angeordnet sind. Spezifischer
ist die Trägerverdrahtung 23 auf
der unteren Seite in einer im Wesentlichen Z-förmigen Gestalt oder in einer
im Wesentlichen umgekehrt Z-förmigen Gestalt
entlang den zweiten Kontakten 28 vorgesehen, indem sie
davon so weit wie möglich
zwischen der Speicherzelle 20 und der Speicherzelle 20B beabstandet
ist.
-
In
der ersten Ausführungsform
besteht der zweite Kontakt 28 aus einem ersten Hilfskontakt 31, der
aus einem die erste Isolierschicht 22 durchdringenden Leiter
hergestellt ist, einer leitfähigen
Insel 32, die auf derselben verdrahteten Schicht wie die Trägerverdrahtung 23 auf
der unteren Seite vorgesehen ist, und einem zweiten Hilfskontakt 33,
der aus einem die zweite Isolierschicht 24 durchdringenden Leiter
hergestellt ist.
-
Die
Gateverdrahtung 21 und die Insel 32 sind durch
den ersten Hilfskontakt 31 elektrisch miteinander verbunden,
wohingegen die Insel 32 und die Trägerverdrahtung 25 auf
der oberen Seite durch den zweiten Hilfskontakt 33 elektrisch
miteinander verbunden sind. In der ersten Ausführungsform ist der zweite Hilfskontakt 33 an
derselben Leitung wie jener des ersten Hilfskontakts 31 vorgesehen.
-
Im
Nachstehenden wird ein Herstellungsverfahren des DRAM in dieser
ersten Ausführungsform erläutert. Zuerst
werden ein MOS-Transistor Q und ein Kondensator C auf einem Halbleitersubstrat
gebildet, um eine Leitung einer Gateverdrahtung 21 in einem
gewünschten
Muster zu bilden. Im nächsten Schritt
wird die Oberfläche
davon mit der ersten Isolierschicht 22 laminiert, und Kontaktlöcher werden darauf
hergestellt.
-
Die
Kontaktlöcher
werden mit leitfähigem Material
wie Metall gefüllt,
um den ersten Kontakt 27 und den ersten Hilfskontakt 31 zu
bilden. Gleichzeitig werden die Trägerverdrahtung 23 auf
der unteren Seite und Inseln 32 gemustert und auf der ersten
Isolierschicht 22 gebildet.
-
Im
nächsten
Schritt wird die Oberfläche
davon mit der zweiten Isolierschicht 24 laminiert, Kontaktlöcher werden
darauf hergestellt, und die Löcher werden
mit leitfähigem
Material wie Metall gefüllt,
um die zweiten Hilfskontakte 33 zu bilden. Die Trägerverdrahtung 25 auf
der oberen Seite wird auf der zweiten Isolierschicht 24 gebildet,
und die Oberfläche
davon wird mit einer dritten Isolierschicht 26 bedeckt.
Jeder der Prozesse kann durch das bekannte Verfah ren ausgeführt werden.
-
Gemäß der ersten
Ausführungsform
werden in einem Bereich, wo acht Leitungen einer Gateverdrahtung 211, 212, 213, 214, 215, 216, 217 und 218 vorgesehen
sind, vier Leitungen der Trägerverdrahtung 25 auf
der oberen Seite vorgesehen, wohingegen insgesamt sechs Leitungen
der Trägerverdrahtung 23 auf
der unteren Seite einschließlich
der Inseln 32 vorgesehen werden, somit kann die Trägerverdrahtung 25 auf
der oberen Seite mit einem Abstand versehen werden, der zweimal
breiter ist verglichen mit dem Abstand der Gateverdrahtung 21,
und die Trägerverdrahtung 23 auf
der unteren Seite kann mit einem Abstand versehen werden, der etwa
vier Drittel (4/3) breiter ist. Daher kann die Gateverdrahtung 21 mit
einem kleineren Abstand als dem Verdrahtungsabstand der Trägerverdrahtung 25 auf
der oberen Seite und der Trägerverdrahtung 23 auf
der unteren Seite versehen werden.
-
In
diesem DRAM sind die zweiten Kontakte in einer versetzten Anordnung
vorgesehen, damit sie nicht in einer Leitung angeordnet sind, und
die Trägerverdrahtung 23 auf
der unteren Seite wird vorgesehen, indem sie so gebogen wird, dass
sie sich zwischen den zweiten Kontakten hindurchwebt, indem sie
so weit wie möglich
davon beabstandet ist. Auch wenn die Leitungsbreite der Gateverdrahtung 21 in dem
zweiten Kontakt 28 verbreitert wird, muss daher ein Abstand
der Trägerverdrahtung 23 auf
der unteren Seite nicht verbreitert werden und kann belassen werden
wie er ist.
-
Daher
kann jeder Verdrahtungsabstand der Leitungen der Trägerverdrahtungen 23 und 25 auf der
oberen bzw. unteren Seite schmäler
ausgebildet werden, wodurch es ermöglicht wird, dass die Gateverdrahtung 21 mit
einem noch kleineren Abstand versehen wird, wobei so ein höherer Integrationsgrad eines
DRAM oder eine Reduktion einer Chipgröße erzielt werden kann.
-
7 ist
ein Layout, das ein Verdrahtungsmuster zwischen Speicherzellen eines
DRAM in der zweiten Ausführungsform
zeigt. 8 ist eine Schnittansicht des Verdrahtungsmusters,
entlang der Linie B–B
in 7. Die zweite Ausführungsform, wie in 7 und 8 gezeigt,
wird durch das direkte und elektrische Verbinden der Gateverdrahtung 21 mit
der Trägerverdrahtung 25 auf
der oberen Seite mit Hilfe von zweiten Kontakten 29 anstelle
der zweiten Kontakte 28 in der ersten Ausführungsform
realisiert. Die anderen Elemente der Konfiguration sind gleich wie
jene in der ersten Ausführungsform,
daher werden dieselben Bezugszahlen den Elementen zugeordnet, die
jenen in der ersten Ausführungsform entsprechen,
und eine Beschreibung davon wird hier weggelassen.
-
Nachdem
in der zweiten Ausführungsform die
Oberfläche
mit der ersten Isolierschicht 22 laminiert wird, werden
nur Kontaktlöcher
zur Bildung erster Kontakte 27 darin hergestellt. Kontaktlöcher zur Bildung
der zweiten Kontakte 29 werden hergestellt, nachdem die
Oberfläche
des Kontakts mit der zweiten Isolierschicht 24 laminiert
wird.
-
Gemäß der zweiten
Ausführungsform
können
beide der Leitungen der Trägerverdrahtung 23 und 25 mit
einem Abstand von etwa vier Drittel (4/3) verglichen mit dem Abstand
der Gateverdrahtung 21 versehen werden, daher kann die
Gateverdrahtung 21 mit einem kleineren Abstand versehen
werden als jeder Verdrahtungsabstand der Trägerverdrahtung 25 auf
der oberen Seite und der Trägerverdrahtung 23 auf
der unteren Seite. Somit kann ein höherer Integrationsgrad in dem
DRAM oder eine Reduktion einer Chipgröße auf die gleiche Weise wie
in der ersten Ausführungsform
erzielt werden.
-
9 ist
ein Layout, das ein Verdrahtungsmuster zwischen Speicherzellen eines
DRAM in einer dritten Ausführungsform
zeigt. 10 ist eine Schnittansicht des
Verdrahtungsmusters entlang einer in 9 gezeigten
Linie C–C.
Die dritte Ausführungsform,
wie in 9 und 10 gezeigt,
wird durch das Anordnen der ersten Hilfskontakte 31 und der
zweiten Hilfskontakte 33 auf der Basis einer Verschiebung
davon voneinander auf dem Ebenenlayout in der ersten Ausführungsform
realisiert.
-
Orte
der ersten Hilfskontakte 31 und der zweiten Hilfskontakte 33 auf
der Ebene werden zwischen benachbarten zweiten Kontakten 28 ausgetauscht.
In 9 wiederholen sich nämlich abwechselnd ein Fall,
wo der erste Hilfskontakt 31 auf der rechten Seite von
dem zweiten Hilfskontakt 33 angeordnet ist, und ein Fall,
wo der erste Hilfskontakt 31 auf der linken Seite davon
angeordnet ist. Die anderen Elemente der Konfiguration sind gleich
wie jene in der ersten Ausführungsform,
daher werden dieselben Bezugszahlen den Elementen zugeordnet, die jenen
in der ersten Ausführungsform
entsprechen, und eine Beschreibung davon wird hier weggelassen.
-
Gemäß der dritten
Ausführungsform
kann, zusätzlich
zu demselben Effekt wie jenem der ersten Ausführungsform, da die ersten Hilfskontakte 31 und die
zweiten Hilfskontakte 33 voneinander verschoben sind, ein
konkaver Abschnitt, der am oberen Rand der zweiten Hilfskontakte 33 gebildet
sein kann, bei der Bildung der Kontakte kleiner ausgebildet werden.
Daher kann ein schlechter Kontakt aufgrund eines größeren konkaven
Abschnitts verhindert werden, somit ist es möglich, einen solchen Effekt
zu erhalten, dass die zweiten Hilfskontakte 33 und die
Trägerverdrahtung 25 auf
der oberen Seite elektrisch miteinander sicherer verbunden werden können.
-
11 ist
ein Layout, das ein Verdrahtungsmuster zwischen Speicherzellen eines
DRAM in einer vierten Ausführungsform
zeigt. Die vierte Ausführungsform,
wie in 11 gezeigt, wird durch das Vorsehen
der Leitungen der Gateverdrahtung 21 in der ersten Ausführungsform
in einer versetzten Anordnung für
jede zweite Leitung realisiert. Die Trä gerverdrahtung 23 auf
der unteren Seite ist elektrisch mit jeder von Leitungen der ersten,
vierten, fünften
und achten Gateverdrahtung 211, 214, 215 und 218 von oben
in 11 über
die ersten Kontakte 27 verbunden.
-
Die
Trägerverdrahtung 25 auf
der oberen Seite ist elektrisch mit jeder von Leitungen der zweiten,
dritten, sechsten und siebenten Gateverdrahtung 212, 213, 216 und 217 von
oben in 11 über die zweiten Kontakte 28 verbunden.
Die anderen Elemente der Konfiguration sind gleich wie jene in der ersten
Ausführungsform,
daher werden dieselben Bezugszahlen den Elementen zugeordnet, die
jenen in der ersten Ausführungsform
entsprechen, und eine Beschreibung davon wird hier weggelassen.
-
Gemäß der vierten
Ausführungsform
kann die Trägerverdrahtung 25 auf
der oberen Seite mit einem Abstand versehen werden, der zweimal
so breit ist verglichen mit dem Abstand der Gateverdrahtung 21,
und die Trägerverdrahtung 23 auf
der unteren Seite kann mit einem Abstand versehen werden, der etwa
vier Drittel (4/3) breiter ist. Daher kann die Gateverdrahtung 21 mit
einem kleineren Abstand versehen werden als jeder Verdrahtungsabstand
der Trägerverdrahtung 25 auf
der oberen Seite und der Trägerverdrahtung 23 auf
der unteren Seite, somit kann ein höherer Integrationsgrad in dem
DRAM oder eine Reduktion einer Chipgröße auf die gleiche Weise wie in
der ersten Ausführungsform
erzielt werden.
-
12 ist
ein Layout, das ein Verdrahtungsmuster zwischen Speicherzellen eines
DRAM in einer fünften
Ausführungsform
zeigt. Die fünfte
Ausführungsform,
wie in 12 gezeigt, wird durch das Verteilen
zweiter Kontakte 28, in der ersten Ausführungsform, an drei Spalten
zwischen der Speicherzelle 20 und Speicherzelle 20B und
durch Anordnen der zweiten Kontakte an derselben Spalte für jede zweite
Einheit realisiert. Die anderen Elemente der Konfiguration sind
gleich wie jene in der ersten Ausführungsform, daher werden dieselben
Bezugszahlen den Elementen zugeordnet, die jenen in der ersten Ausführungsform
entsprechen, und eine Beschreibung davon wird hier weggelassen.
-
Gemäß der fünften Ausführungsform
können die
Trägerverdrahtung 25 auf
der oberen Seite und die Trägerverdrahtung 23 auf
der unteren Seite mit einem Abstand versehen werden, der drei Halbe (3/2)
breiter ist verglichen mit dem Abstand der Gateverdrahtung 21.
Daher kann die Gateverdrahtung 21 mit einem kleineren Abstand
versehen werden als jeder Verdrahtungsabstand der Trägerverdrahtung 25 auf
der oberen Seite und der Trägerverdrahtung 23 auf
der unteren Seite, somit kann ein höherer Integrationsgrad in dem
DRAM oder eine Reduktion einer Chipgröße auf die gleiche Weise wie
in der ersten Ausführungsform
erzielt werden.
-
13 ist
ein Layout, das ein Verdrahtungsmuster zwischen Speicherzellen eines
DRAM in einer sechsten Ausführungsform
zeigt. Die sechste Ausführungsform,
wie in 13 gezeigt, wird durch das Vorsehen
der Leitungen der Gateverdrahtung, in der ersten Ausführungsform,
in einer versetzten Anordnung für
jede zweite Leitung realisiert, wobei auch zweite Kontakte 28 an
vier Spalten zwischen der Speicherzelle 20 und Speicherzelle 20B verteilt
sind, und die Kontakte an Spalten durch aufeinanderfolgendes Verschieben
von einer Spalte zur nächsten angeordnet
sind. Die anderen Elemente der Konfiguration sind gleich wie jene
in der ersten Ausführungsform,
daher werden dieselben Bezugszahlen den Elementen zugeordnet, die
jenen in der ersten Ausführungsform
entsprechen, und eine Beschreibung davon wird hier weggelassen.
-
Gemäß der sechsten
Ausführungsform
können
die Trägerverdrahtung 25 auf
der oberen Seite und die Trägerverdrahtung 23 auf
der unteren Seite mit einem Abstand versehen werden, der etwa acht Fünftel (8/5)
breiter ist verglichen mit dem Abstand der Gateverdrahtung 21.
Daher kann die Gateverdrahtung 21 mit einem kleineren Abstand
versehen werden als jeder Verdrahtungsabstand der Trägerverdrahtung 25 auf
der oberen Seite und der Trägerverdrahtung 23 auf
der unteren Seite, somit kann ein höherer Integrationsgrad in dem
DRAM oder eine Reduktion einer Chipgröße auf die gleiche Weise wie in
der ersten Ausführungsform
erzielt werden.
-
14 und 15 sind
Layouts, die jeweils ein Verdrahtungsmuster zwischen Speicherzellen
eines DRAM in einer siebenten Ausführungsform zeigen. Die siebente
Ausführungsform,
wie in 14 gezeigt, unterscheidet sich
dadurch von der ersten Ausführungsform,
dass ein Paar von Leitungen der Trägerverdrahtung 23 auf
der unteren Seite so vorgesehen ist, dass ein Paar zweiter Kontakte 28 dazwischen
sandwichartig angeordnet ist, anstelle der Trägerverdrahtung 23 auf
der unteren Seite, welche zwischen den zweiten Kontakten 28 hindurchgeht,
die an zwei Spalten zwischen der Speicherzelle 20 und Speicherzelle 20B verteilt
und angeordnet sind. Die anderen Elemente der Konfiguration sind
gleich wie jene in der ersten Ausführungsform, daher werden dieselben
Bezugszahlen den Elementen zugeordnet, die jenen in der ersten Ausführungsform
entsprechen, und eine Beschreibung davon wird hier weggelassen.
-
Von
den einander benachbarten zweiten Kontakten 28 können zweite
Kontakte 28, die nicht in einem Paar sind, an zwei verschiedenen
Leitungen angeordnet sein, die in der vertikalen Richtung in Bezug
auf die Richtung verlaufen, in der die Gateverdrahtung 21 verläuft (in
der Figur laterale Richtung), wie in 14 gezeigt,
und sie können
auch nicht an zwei verschiedenen Leitungen angeordnet sein, wie in 15 gezeigt.
-
Gemäß der siebenten
Ausführungsform
können
die Trägerverdrahtung 25 auf
der oberen Seite und die Trägerverdrah tung 23 auf
der unteren Seite mit einem Abstand versehen werden, der etwa vier Drittel
(4/3) breiter ist verglichen mit dem Abstand der Gateverdrahtung 21.
Zusätzlich
zu einem solchen Effekt, dass ein höherer Integrationsgrad in dem
DRAM oder eine Reduktion einer Chipgröße wie in der ersten Ausführungsform
erzielt werden kann, gibt es daher einen weiteren Effekt, dass die
Breite der zweiten Kontakte 28 kleiner ausgebildet werden
kann verglichen mit jener in der ersten Ausführungsform, da die Trägerverdrahtung 23 auf
der unteren Seite nicht zwischen den zweiten Kontakten 28 vorgesehen
ist.
-
16 ist
ein Layout, das ein Verdrahtungsmuster zwischen Speicherzellen eines
DRAM in einer achten Ausführungsform
zeigt. Die achte Ausführungsform,
wie in 16 gezeigt, unterscheidet sich dadurch
von der ersten Ausführungsform,
dass ein Paar von Leitungen der Trägerverdrahtung 23 auf
der unteren Seite so vorgesehen ist, dass ein Paar zweiter Kontakte 28 wie
in der siebenten Ausführungsform
dazwischen sandwichartig angeordnet ist. Zusätzlich sind die Leitungen der
Gateverdrahtung 21 in einer versetzten Anordnung für jede zweite
Leitung vorgesehen. Die anderen Elemente der Konfiguration sind
gleich wie jene in der ersten Ausführungsform, daher werden dieselben
Bezugszahlen den Elementen zugeordnet, die jenen in der ersten Ausführungsform
entsprechen, und eine Beschreibung davon wird hier weggelassen.
-
Gemäß der achten
Ausführungsform
können die
Trägerverdrahtung 25 auf
der oberen Seite und die Trägerverdrahtung 23 auf
der unteren Seite mit einem Abstand versehen werden, der etwa vier
Drittel (4/3) breiter ist verglichen mit dem Abstand der Gateverdrahtung 21.
Zusätzlich
zu einem solchen Effekt, dass ein höherer Integrationsgrad in dem
DRAM oder eine Reduktion einer Chipgröße wie in der ersten Ausführungsform
erzielt werden kann, gibt es daher einen weiteren Effekt, dass die
Breite der zweiten Kontakte 28 kleiner ausgebildet werden
kann verglichen mit jener in der ersten Ausführungsform, da die Trägerverdrahtung 23 auf
der unteren Seite nicht zwischen den zweiten Kontakten 28 vorgesehen
ist.
-
Die
wie oben beschriebene vorliegende Erfindung ist bei einer Trägerverdrahtung
für eine
Bitleitung eines DRAM anwendbar und auch bei einer Trägerverdrahtung
für eine
Signalleitung einer beliebigen integrierten Halbleiterschaltungsanordnung
anwendbar, die von dem DRAM verschieden ist. In der dritten bis
achten Ausführungsform
können
die Gateverdrahtung 21 und die Trägerverdrahtung 25 auf
der oberen Seite elektrisch direkt durch die zweiten Kontakte 28 auf
die gleiche Weise wie in der zweiten Ausführungsform miteinander verbunden
sein.
-
Auch
wenn eine Leitungsbreite einer Signalleitung in einem Kontakt zum
elektrischen Verbinden einer Signalleitung mit einer verdrahteten
Hilfsschicht auf der oberen Seite verbreitert wird, muss, wie oben beschrieben,
mit der vorliegenden Erfindung ein Abstand einer Hilfssignalleitung
auf der unteren Seite nicht verbreitert werden. Daher kann jeder
Verdrahtungsabstand der oberen und unteren Hilfssignalleitungen
schmäler
ausgebildet werden. Dies ermöglicht,
dass ein höherer
Integrationsgrad einer integrierten Halbleiterschaltungsanordnung
oder eine Reduktion einer Chipgröße erzielt
wird.