DE2334405A1 - Lsi-plaettchen und verfahren zur herstellung derselben - Google Patents

Lsi-plaettchen und verfahren zur herstellung derselben

Info

Publication number
DE2334405A1
DE2334405A1 DE19732334405 DE2334405A DE2334405A1 DE 2334405 A1 DE2334405 A1 DE 2334405A1 DE 19732334405 DE19732334405 DE 19732334405 DE 2334405 A DE2334405 A DE 2334405A DE 2334405 A1 DE2334405 A1 DE 2334405A1
Authority
DE
Germany
Prior art keywords
lsi
transistors
voltage
resistors
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732334405
Other languages
English (en)
Other versions
DE2334405B2 (de
DE2334405C3 (de
Inventor
Fred Karl Buelow
John Joseph Zasio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu IT Holdings Inc
Original Assignee
Amdahl Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amdahl Corp filed Critical Amdahl Corp
Publication of DE2334405A1 publication Critical patent/DE2334405A1/de
Publication of DE2334405B2 publication Critical patent/DE2334405B2/de
Application granted granted Critical
Publication of DE2334405C3 publication Critical patent/DE2334405C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11801—Masterslice integrated circuits using bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Air Bags (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Forging (AREA)
  • Measurement Of Radiation (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Description

LSI-Plättchen und Verfahren zur Herstellung derselben.
Für diese Anmeldung wird die Priorität aus der entsprechenden U.S.-Anmeldung Serial No. 270 449 vom 10. Juli 1 y72 in Anspruch genommen.
Bekannte LSI-Plättchen bestehen aus einem einzigen Halbleiterkörper mit einer planaren überfläche, mehreren in einem vorbestimmten Muster auf dem Plättchen angeordneten, innerhalb des Halbleiterkörpers ausgebildeten und in bestimmten Zonen bis zur überfläche reichenden Transistoren, mehreren in einem vorbestimmten lauster auf dem Plättchen angeordneten, innerhalb des Halbleiterkörpers ausgebildeten und bis zur Oberfläche reichende Kontaktflächen aufweisenden Widerständen und wenigstens einer die Oberfläche überlagernden Metallisierungsbeschichtung mit an dem Umfang des Halbleiterkörpers angeordneten und in Verbindung mit den Transistoren und "Widerständen mehrere Schaltkreise bildenden Eingangs- und Ausgangs-Kontaktfeldern.
Der Erfindung liegt die Aufgabe zugrunde, ein LSI-Plattchen der vorgenannten Ausführung dahingehend zu verbessern, daß es die nachstehend angegebenen Bedingungen erfüllt:
3QÜ885/1005
-Z-
Sehr ho tie Arbeitsleistung, zeitliche Verzögerung der Plättehenschaltungen unter 2 Nanosekunden, eine große Anzahl von Emitterverstärkersehaltungen, der kurze Ansprechzeit und hohe Stabilität (hohes r, , und niedriges C ) der Transistoren, günstigste Platzausnutzung auf dem Plättchen, insbesondere im Hinblick auf die Widerstände, bei Fortfall zusätzlicher Leiter für die Widerstandsanscnlüsse, vereinfachte Verdrahtung von Plättchen untereinander, günstige und insbesondere dicht gepacicte Anordnung der Slementverdrahtung auf einem Plättchen und für die Verdrahtung von Plättchen untereinander, begrenzte Anzahl von Eingangs- und Ausgangs-IContaktfeldern und begrenzte Anzahl von Kontaktfeldstellen, hohes Widerstandsverhältnis von 3:1 oder höher zwischen V und den Masse-Sammelleitern, Nachlauf zwischen dem auf ohmschen Widerstand und Induktivität in den Leitern des Masse-Sammelleitersvstems zurückzuführenden Spannungsabfall und dem Spannungsabfall in dem V -Spannungs-Sammel-
ee
leitersystem, nennenswerte 3ntkopplunöskapazität gegenüber der Speisequelle, sowie Nachlauf zwischen Massepegelverschiebuii6 und Plättchentemperatur.
Ein weiteres Ziel der Erfindung ist die Schaffung eines Verfahrens zur gleichzeitigen Herstellung mehrerer derartiger LSI-Plättcben, die unterschiedliche Logik-Schaltungen aufweisen, wozu viele gleiche Diffusionsmasken und für sämtliche plättchen ein gemeinsames Diffusionsmuster verwendbar sind, jedoch die Herstellung unterschiedlicher Plättchen möglich ist.
309885/1005
233440g
Das zur Lösung der gestellten Aufgabe vorgeschlagene LSI-Plättcaen ist erfindungsgemäß dadurch gekennzeichnet, daß die Schaltkreise matrixartig in mehreren Makrogruppen aus jeweils ggf. mehreren Logikschaltungen zusammengefaßt sind, jede Makrogruppe auf einen diskreten S1IaC he nabschnitt der planaren Oberfläche begrenzt ist, die jeweils eine Makrogruppe enthaltenden diskreten Flächenabschnitte in gegenseitigen Abständen mit zwischen den Pläehenabschnitten auf der planaren Oberfläche ausgebildeten Anschlußzonen angeordnet sind, und die Metallisierungsbeschichtung die Anschlußzonen überlagert und die Anschlüsse für die Makrogruppen bildet.
Die zur Herstellung der Verbindungen und der Anschlüsse dienende Metallisierungsbeschichtung besteht aus zwei Metallisierungsschichten mit am Umfang des Halbleiterkörpers angeordneten Eingangs- und Ausgangs-Kontaktfeldern. Die Metallisierungsschichten bilden die Anschlüsse und die "Verdrahtung" für die Transistoren und Widerstände zu mehreren Emitterverstärkerschaltungen. Am Umfang des Plättchens und in der Nähe der Eingangs- und Ausgangs-Kontaktfelder sind großflächige Emitterverstärkertransistoren ausgebildet. Die anderen Emitterverstärkerschaltunt,en sind in Gruppen, und diese wiederum in £Orm einer Matrix angeordnet, wobei jede Gruppe mehrere Logikschaltungen bilden kann. Die Transistoren sind mit gereinigten Emittern von verhältnismäßig kleinen Abmessungen versehen, wodurch eine sehr kurze Ansprechzeit bedingt ist. Die Widerstände und
309885/1Q05
die kleinen Transistoren sind zu sogenannten "Hakrogruppen" zusammengefaßt, in denen die Widerstände so ausgerichtet sind, daß sich jeweils das eine Ende jsdes Wiäerstands an einer dem äußeren Umfang der Makrogruppe benachbarten Stelle und somit in einem Bereich befindet, der ansonsten nicht ausgenutzt werden würde. Die anderen .ander; der Via er ε tunas befinden sich an einer der Mitte der Hakrogruppe benachbarten Stelle und damit in dem Bereich der Makrogruppe, in dem sämtliche Anschlüsse und Verbindungen derselben angeordnet sind. Der Spannungsspeiseleiter für die Makrogruppe erstreckt sich entlang dem Umfang derselben, so daß keine zusätzlichen Verbindungen für die Widerstände erforderlich sind. Die Widerstände sind außerdem symmetrisch um eine durch die Makrogruppe verlaufende Mittellinie angeordnet, so daß diese zur Vereinfachung der Verbindungen von Makrogruppen untereinander um diese Mittellinie gedreht benutzt werden kann. Bestimmte Widerstände innerhalb der Makrogruppe sind mit den Basiszonen bestimmter Transistoren baumäßig als Einheiten zusammengefaßt.
Die Leiter bestehen aus offenen Kanälen, welche eine durch üechner unterstützte Auslegung der Leiter für die Verbindung von iViakrogruppen untereinander und für die dicht gepackte Anordnung der Elementverdrahtung innerhalb einer hakrogruppe ermöglichen.
Das Plättchen kann insbesondere Stromschalter-Emitterverstärker aufweisen. In Verbindung mit dem Spannung«-Samme1-
309885/1005
-S-
leitersystem ist eine zur Erzeugung einer Bezugsspannung dienende Schaltung vorgesehen.
Das Spannungs-Sammelleitersystem ist in zwei Ebenen ausgebildet. In einer ersten Metallisierungsschicht verlaufen die Leiter sämtlich in einer Richtung, während in einer zweiten Metallisierungsschicht die Leiter senkrecht zu den Leitern in der ersten Metallisierungsschieht verlaufen.
Das zur Herstellung mehrerer LSI-Plättchen, auf denen sich unterschiedliche Logikschaltungen befinden, und welche die vorgenannten Eigenschaften aufweisen, vorgeschlagene Verfahren, zeichnet sich erfindungsgemäß dadurch aus, daß eine Vielzahl von Halbleiterkörpern mit planaren Oberflächen versehen, vermittels gemeinsamer Diffusionsmasken diffundierte Zonen in den Halbleiterkörpern, welche eine Vielzahl von Transistoren und Widerständen bilden, ausgebildet, auf die Oberflächen der Halbleiterkörper zwei Metallisierungsschichten unter Verwendung unterschiedlicher Diffusionsmasken für beide Schichten und für jeden Halbleiterkörper aufgebracht und unterschiedliche Anschlußleitermuster für die aus Transistoren und Widerständen in jedem Halbleiterkörper bestehenden, unterschiedlichen Logikschaltungen ausgebildet werden.
Auf jedem Halbleiterkörper können mehr als 600 Transistoren und 500 Widerstände ausgebildet werden, wobei durch Verwendung unterschiedlicher Muster für die Metallisierungsbeschichtung bis zu angenähert 100 unterschiedliche
309885/1005
233440S
Schaltungen erzeugbar sind.
Die weiteren Merkmale, sowie die Vorteile des iSrfindungsgegenstands werden im nachfolgenden anhand der Beschreibung der in den Zeichnungen dargestellten bevorzugten Ausführungsbeispiele näher erläutert.
Fig. 1 ist eine Draufsicht auf ein LSI-Plättchen nach der Erfindung, welches in eine Baugruppe eingebaut ist.
Fig. 2 ist ein Querschnitt entlang der Linie 2-2 von Fig. 1.
Figuren 3 A - 3L sind Querschnitt·"- durch einen Halbleiterkörper zur Yeratischaulichung des Herstellungsverfahrens für das LSI-Plättchen.
Figuren 4 A - 4J sind Draufsichten auf die Diffusionsmaske, welche für die in den Figuren 3A - 3L dargestellten Yerfahrensschritte verwendet wird.
Fig. 5 ist eine Draufsicht auf das LSI-Plättchen, wobei eine MaErogruppe des Plattchens mit dem in Fig. 4B dargestellten Muster versehen ist.
Fig. 6 zeigt in einem wesentlich größeren Maßstab die Transistoren und Widerstände innerhalb einer Makrogruppe.
Fig. 7 ist eine Maske für die erste Metallisierungsschicht.
309885/1005
233/ i
Fig. 8 zeigt in Draufsicht eine Maske für die Durchfuhr ungs 1 ö c he r.
Pi0. 9 ist eine Draufsicht auf eine Maske für die
zweite Metallisierungsschicht des LSI-Plättchens,
Figuren 10, 11 und 12 sind Schaltpläne der auf den Plättchen ausgebildeten Schaltungselemente.
Fig.13 zeigt in einem größeren Maßstab in Draufsicht
eine Makrogruppe und die Eingangs- und Ausgangs-Kontakt feld er.
Das in den Figuren 1 und 2 dargestellte LSI-Plättchen 21 nach der Erfindung ist in eine Baugruppe 22 eingebaut, welche der in einer weiteren, gleichzeitig eingereichten Patentanmeldung derselben Anmelderin, Aktenzeichen
, Titel "Baugruppe für ein LSI-Plättchen
und Herstellungsverfahren" (zurückgehend auf US-Anmeldung Serial Ho. 270 44β vom 10. Juli 1972) beschriebenen Ausführung entspricht. Mit dem^Ausdruck "LSI" = large scale integration wird eine Vielzahl von Scbaltungselemeriten in. integrierter Bauweise bezeichnet.
Zur Herstellung eines LSI-Plättchens werden zur Herstellung des Halbleiterkörpers 26 Platten von beispielsweise O1 55. cm Durchmesser und pOö/um Dicke verwendet. Der Halbleiterkörper 2fa besteht aus Silizium mit einem gleichförmig verteilten Fremdstoff eines Leitfähigkeitstyps wie z„B. vom Typ ρ und wird entsprechend Fig. 3A mit einer planaren Oberflache 27 versehen. Sine beispielsweise aus
309885/1005
Siliziumdioxid bestehejJe Isolierschicht 2 ο wird auf der planaren Oberfläche r.~ ausgebildet und dient als jjiifusionsmaske. Vermittels tirkömmlioher photolithographischer Verfahren werden dan", unter Verwendung der in Pig» 4A dargestellten Maske !Vaster oder Öffnungen 29 in der Isolierschicht 28 ausgebildet. Die Größe der Fenster ,oder Öffnungen 29 wird dAbei durch die Größe der dunklen oder schwarten Flächen 31 r.'ir in Pig. 4A dargestellten Maske vorgegeben. Wie aus ΪΊ&. 4A ersichtlich, haben die schwarzen Flächen 31 unterschiedliche Größe und sind in einem vorbestimmten Muster ^ erteilt angeordnet. Das in Pig. 4A dargestellte Muster antspricht dem Muster für eine Makrogruppe von insgesamt 25 derartigen Makrogruppen auf jedem Plättchen, wobei jede Platte insgesamt 100 oder mehr LSI-Plättchen umfaßt.
Nach Ausbildung der Fenster oder Öffnungen 29 wird ein n-Fremdstoff durch die Öffnungen 29 eindiffundiert, um n-Zonen 32 auszubilden, die im Querschnitt durch napfföriaige pn-übergänöe 33 begrenzt sind, welche unterhalb der Isolierschicht 28 bis zur Oberfläche 27 reichen. Gleichzeitig mit der Ausbildung, der diffundierten Zone 32 wird eine veraitnismä£ig dünne SiliziumdioxidSchicht 2ba in den Fenstern oder Öffnungen Z-j ausgebildet, wie in Fig. 3C angedeutet ist.
Nach ausbildung der diffundierten Zonen 32 wird die Siliziumdioxidschicht 2b vermittels eines Ätzmittels v^n
309885/1005
"fe ORIGINAL
— 3 —
233440S
der Oberfläche 27 abgelösü. Dann wird eine Epitaxialschicht 34 mit einem n-Fremdstof £* in einer geeigneten Dicke von beispielsweise 2,5/Um ea£ der Oberfläche ausgebildet. Die Epitaxialschicht 34 weist ebenfalls eine planare Oberfläche
36 auf. Bei Ausbildurg der Epitaxialschicht 34 diffundieren die n-Zonen 32, welcc.e somit zu einer "begrabenen" Schicht werden, wie in I1Ig. 3D dargestellt nach oben in die Epitaxialschicht 34 ein.
Nach Ausbiliang der Epitaxialschicht 34 wird eine Siliziumdioxidschic et 37 auf der Oberfläche 36 ausgebildet, und vermittels herkömmlicher photolithographischer Verfahren und der in F-£. 4B dargestellten Maske werden Öffnungen oder Fenster 38 aj. der Siliziumdioxid schicht 37 ausgebildet. Die Größe der Öffnungen Yo entspricht der Größe der schwarzen flächen Vj der in I1Ig. 4B dargestellten Maske. Dann wird ein n-F^amdstoff durch die Öffnungen oder Fenster 3β in einem 1'ief diffus ions verfahren eindiffundiert, wodurch n+ Zonej 41 ausgebildet werden, die bis nach unten in Berührung miJ- der η-begrabenen Schicht und der n-Kollektorzone 32 rf-ichen, wie aus Fig. 3D ersichtlich ist. Nach Ausführung der Kollektor-Tiefdiffusion wird die Siliziumdioxidschicht
37 vermittels eines Atzmittels abgelöst und dann eine weitere Siliziumdioxidschicht 42 entsprechend Fig. 3E auf der Oberfläche 36 zur Ausbildung gebracht. Fenster oder Öffnungen 43 werden dann vermittels herkömmlicher photolithographischer
309885/1005
Verfahren unter Verwendung der in Fig. 4C dargestellten Maske in der Siliziumdioxidsehicht 42 ausgebildet. Diese Öffnungen oder Fenster 43 entsprechen den schwarzen Flächen 44 der in Fig. 40 dargestellten Maske. Die schwarzen Flächen 44 bilden gleichfalls mehrere Isolationszonen 46, welche entsprechend Fig. 40 aus vier Zonen auf der rechten Seite, vier Zonen auf der linken Seite und einer Zone in der Mitte des Halbleiterkörpers (siehe Fig. 3E) bestehen und in der nachstehend be?chriebenen Weise zur Ausbildung von Transistoren dienen.
Ein p-fiemdstoff wird durch, axe Cfnuiigen 43 so weit nach unten eindiffundiert, daß p+ Zonen 47 entstehen, welche bis zum p-Halbleiterkörper 26 reichen und somit η-Zonen im Halbleitermaterial der Spitaxialschicht 34 bilden, welche zur nachstehend beschriebenen Ausbildung von Schaltungselementen innerhalb des LSI-Plättcheris verwendet werden. Die großen schwarzen Flächen neben den Isolationszonen 46 entsprechen Flächen, in welche der p-Fremdstoff eindiffundiert ist und hoch leitfähige Zonen ausgebildet worden sind, um im Falle eines Stromdurchgangs durch die Isolationszone Spannungsabfalle möglichst klein zu halten. Wenn ein solcher Spannungsabfall sehr niedrig gehalten wird, wird dadurch verhindert, daß sich aktive Elemente in der Isolationszone ausbilden.
An dieser Stelle sei darauf hingewiesen, daß die Herstellung der Isolationszonen vermittels der in Fig.
309885/100S
dargestellten. Maske ggf. auch vor Ausbildung des Tiefenkollektors vermittels der in Fig. 4B dargestellten Maske erfolgen kann. Bei "beiden Verfahrensschritten handelt es sieb um Tiefdiffusionen, so daß deshalb die für den Diffusionsvorgang erforderliche Erhitzung die anderen, bereits ausgebildeten tiefdiffundierten Zonen nicht nachteilig beeinflußt.
Die Siliziumdioxidschicht 42 wird dann abgelöst und an ihrer Stelle eine weitere Siliziumdioxidschicht 51 auf der Oberfläche 36 ausgebildet. Vermittels der in Fig. 4D dar&estellten Maske, in welcher die schwarzen Flächen 53 Fenster oder Öffnungen darstellen, werden dann Fenster oder öffnungen 52 in der Siliziumd!oxidschicht 51 ausgebildet. Durch die Fenster 52 wird ein p-Fremdstoff eindiffun-. diert und eine p-Zone 54 ausgebildet, welche entsprechend Fig. 3F nach unten bis zur begrabenen Kollektorzone 32 reicht und durch einen pn-übergang 56 begrenzt ist, welcher unterhalb der Siliziumdioxidschicht 51 bis zur Oberfläche reicht. Die Basiszone 54 hat einen spezifischen Widerstand von angenähert 500 Ohm pro Quadrat (gemessen mit einer Vierpunktsonde). Anschließend wird die Siliziumdioxidschicht 51 entfernt unä an deren Stelle eine andere Siliziumdioxidschicht 57 auf die Oberfläche 36 aufgebracht.
In dar tiliziumdioxidschicht 57 werden vermittels herkömmlicher photolit~aograph.iscb.er Verfahren unter Verwenauiio de^ i;: i"io. f."J~ ο abbestellten Maske, in welcher die
309885/1005
BAD OWlGINAt
233Λ405
dunklen oder schwarzen !lachen 59 Fenster oder Öffnungen vorgeben, mehrere Fenster oder Öffnungen ^o ausgebildet. Ein p-Frenidstoff wird anschließend durch die öffnungen 56 eind if fundiert und bildet Kontaktfeder 61 für die Basiszonen 54 und die Widerstände 62, Die V/iderstände 62 sind durch pn-Übergänge 63 begrenzt» Die Widerstandszonen 64 und 62 haben einen spezifischen Widerstand von angenähert 60 Ohm pro Quadrat. Aus Pig. 4S ist ersieht-, lieh, daß die ausgebildeten Widerstände 64 innerhalb der Makrogruppe in der Weise angeordnet sind, daß sieh das eine Ende jedes Widerstands an einer der Mitte der Makrogruppe benachbarten Stelle befindet, in welcher sämtliche Verbindungen in der nachstehend beschriebenen Weise ausgebildet werden. Das andere Ende jedes Widerstands ist dem Umfang der Makrogruppe benachbart, an dem in der nachstehend beschriebenen Weise ein Spannungsspeiseleiter verläuft, so daß diese Widerstandsenden ohne zusätzliche Leiter oder Verdrahtungen angeschlossen werden können. Wie weiterhin aus Pig. 4E ersichtlich, sind die Widerstände symmetrisch zu einer durch die Makrogruppe verlaufenden Mittellinie ausgebildet, so daß das Muster auch seitenverkehrt benutzt werden kann, um beispielsweise Verbindungen von Makrogruppen untereinander zu vereinfachen. Bei der Elementverdrahtung innerhalb einer Makrogruppe ist in vielen Fällen die Basis eines Transistors mit einem Widerstand verbunden, was ermöglüit, daß Basis und Widerstand während ein und desselben Diffusionsvorgänge mit-
309885/10ÖS
2334403
einander verbunden werden.
Die Siliziumdioxidschicht 57 wird dann abgelöst und durch eine andere Siliziumdioxidschicht 66 auf der Oberfläche 36 ersetzt. Vermittels herkömmlicher photolithographischer Verfahren werden dann !Fenster oder Öffnungen 67 in der Siliziumdioxidschicht 66 ausgebildet, wozu tfie in Pig. 4P dargestellte Maske verwendet wird, in welcher die schwarzen Flächen 68 die durch die Fenster 67 freiliegenden Bereiche der Oberfläche 36 darstellen. Bin n-Fremdstoff wird dann durch die Fenster 67 eindiffundiert und bildet n-Zonen 69, welche von pn-Übergängen 71 begrenzt sind, die bis zur Oberfläche 36 reichen. Außerdem werden n+ Kontaktzonen 70 ausgebildet, welche in Kontakt mit den n+ Zonen 41 stehen. Die für die Emitter bestimmten Öffnungen 67 haben sehr kleine mechanische Abmessungen von beispielsweise 3,8 χ 12,7/Um. Der Kontakt zu den Emitterzonen 69 wird nach dem sogenannten "Emitterreinigungsverfahren" (washed emitter process) hergestellt. Nach diesem Verfahren wird eine in den Öffnungen 67 ausgebildete dünne Oxidschicht vermittels eines Ätzmittels entfernt, so daß sich diese Öffnungen zur Herstellung der Emitterkontakte verwenden lassen. Das Emitterreinigungsverfahren wird bei der Herstellung des LSI-Pläxtchens aus dem Grunde verwendet, weil dadurch mehrere Verfahrensschritte eingespart werden und gleichzeitig sehr wenig Platz benötigt wird.
309885/10Q5
Zur Steigerung der Ausbeute einwandfreier LSI-Plättchen aus der Platte wird vorzugsweise eine sogenannte Emitterschutzbehandlung vorgenommen, vermittels welcher das Auftreten von Nadellöchern in dem Photoresist im wesentlichen ganz ausgeschaltet wird. Aufgrund der kleinen Größe der verwendeten Emitter könnte es ansonsten vorkommen, daß solche Eadellöcher zur Ausbildung weiterer Emitter führen. Zur Ausführung dieser Schutzbehandlung wird eine Maske der in Fig. 4G dargestellten Ausführung verwendet, in welcher die schwarzen Flächen 72 im gleichen Huster wie die schwarzen Flächen 68 der in Fig. 4F dargestellten Maske angeordnet sind, wobei die schwarzen !lachen 72 jedoch etwas größer sind. Zunächst wird eine Photoresistschicht auf die Oberfläche der Siliziumd!oxidschicht 66 aufgebracht. Die Photoresistschicht wird belichtet und entwickelt, so daß die Öffnungen der Photoresistschicht den schwarzen Flächen 72 entsprechen. Dann wird auf die bereits auf der Siliziumdioxidschicht 66 befindliche Photoresistschieht eine weitere Photoresistschicht. aufgebracht« Diese zweite Photoresistschicht wird dann durch die in Fig. 4F dargestellte Maske belichtet. Bei Entwicklung des Photoresists werden die unerwünschten Bereiche entfernt, so daß Öffnungen oder Fenster 67 entstehen, welche den schwarzen Flächen 68 und damit genau der Größe der gewünschten Emitter entepreohen. Der Photoresist weist daher Öffnungen für Emitter nur an den Stellen auf, an denen beide schwarze Flächen 68 und 72 zusamme nfallen. Zur Ausbildung der Öffnungen 67
309885/1006
9 ~ 233440S
wird anschließend ein Atzmittel verwendet. Aufgrund der Verwendung von zwei Photoresistschichten wird die Möglichkeit des Auftretens von zueinander ausgerichteten Uadellöehern in beiden Schichten und damit ein Freilegen der Siliziumdioxidschicht an unerwünschten Stellen praktisch ganz ausgeschaltet. Es ist unwahrscheinlich, daß beide Photoresistschichten jeweils ein Nadelloch an genau -der gleichen Stelle aufweisen. Zusätzliche Öffnungen oder Fenster 74 werden anschließend in der Siliziumdioxidschicht öd vermittels der in Fig. 4H dargestellten Maske ausgebildet, in welcher die schwarzen Flächen 76 den Zonen entsprechen, welche durch die Siliziumdioxidschicht 66 hindurch freigelegt sind. Dieser Verfahrensschritt läßt sich als vorohmische Schutzbehandlung bezeichnen.
G-gf. kann auch eine vorohmische Schutzbehandlung in ähnlicher Weise wie die oben beschriebene Emitterschutzbeüandlung ausgeführt werden. Zu diesem Zweck wird eine Maske der in Fig. 41 dargestellten Ausführung verwendet, in welcher die schwarzen Flächen 77 sich allgemein an den selben Stellen wie die schwarzen Flächen 76 befinden, jedoch wesentlich größer sind. Auch in diesem Falle werden zwei Photoresistschichten verwendet, um die Möglichkeit des .Auftretens von Nadellöchern an gleichen Stellen praktisch auszuschalten.
Die in Fig. 4J dargestellte Maske zeigt die Mindestmetallmenge in de10 ersten, nachstehend beschriebenen Me-
309885/1005
tallisierungsschicht, welche zur Herstellung des Kontakts zu den Schaltungselementen innerhalb jeder Makrogruppe erforderlich ist.
Über die ganze Oberfläche der Siliziumdioxidscbicht 66 und in den Öffnungen oder Fenstern 67 und 74 wird dann entsprechend I1Ig. 3J eine Metallisierungsschicht 81 beispielsweise aus Aluminium aufgebracht. Vermittels herkömmlicher photolithographischer Verfahren und vermittels der in Pig. 7 dargestellten Maske wird dann das Metall an den unerwünschten Stellen entfernt, so daß nur Metall an den in Pig. 7 schwarz dargestellten Stellen zurückbleibt. Die dabei ausgebildeten Verbindungen oder "Verdrahtungen" sind weiter unten ausführlicher beschrieben.
Sobald das in Pig. 7 dargestellte Metallisierungsmuster hergestellt worden ist, wird die gesamte Oberfläche des Halbleiterkörpers mit einer Isolierschicht 32 beispielsweise aus Glas entsprechender Beschaffenheit beschichtet.
Mach Ausbildung der Glasschicht 82 werden Durchführungslöcher 86 in der Glasschicht 82 vermittels der in Pig. 8 dargestellten Maske ausgebildet, in welcher die schwarzen Flächen 67 den Durchführungslöchern entsprechen. Die Größe einiger Durchführungslöcher beträgt beispielsweise 7,5 χ 7,5 um.
Als nächstes wird eine zweite Metall- schiebt beispielsweise aus Aluminium auf die Oberfläche der Glasschicht ö2
309885/1005
und in die Durchführungslöcher 86 aufgedampft, so daß diese an den Dur chf uhr ungs löchern in Kontakt mit der unterhalb der Glasschicht befindlichen ersten Metallisierungsschicht 61 steht. Das Metall wird an den unerwünschten Stellen vermittels bekannter photolithographischer Verfahren und unter Verwendung der in Mg. 3 dargestellten Maske entfernt, so da.v das den schwarzen Flächen in Mg. 9 entsprechende Leitermuster entsteht. Nach Ausbildung dieses zweiten Leitermusters wird die Oberfläche der zweiten Metallisierungsschicht 91 entsprechend Mg. 3L mit einer G-lasschicht 96 beschichtet, womit die Herstellung des LSI-Plättchens abgeschlossen ist.
In der bei der Herstellung integrierter Schaltungen üblichen Weise werden die Plättchen anschließend einer Prüfung unterworfen, durch welche festgestellt wird, welche Plättchen den gestellten Anforderungen genügen. Die Halbleiterplatte wird dann angerissen und geteilt, wobei die einwandfreien Plättchen aussortiert werden. Diese Plättchen sind dann fertig zum Einbau in die oben erwähnte Baugruppe 22.
Das hier beschriebene LSI-Plättchen ist zur Aufnahme von insgesamt 627 Transistoren und 575 Widerständen ausgelegt, die durch entsprechende Leiterverbindungen bis zu 100 unterschiedliche Stromschalter-Emitter-Verstärkerschaltungen bilden können. Zur Herstellung des Plättchens werden 13 Masken benötigt. Für jede Plättchenausführung sind
309885/100S
233A405
zwei Metallisierungsmasken und eine Durchführungsmaske erforderlich, wobei jedoch, für sämtliche Plättchentypen die gleichen Diffusionsmasken benutzt werden.
Die auf jedem LSI-Plättchen ausgebildeten 627 Sransistoren umfassen 550 kleine Schaltungselemente für Stromschalter und innere Emitterverstärker, wie weiter unten näher erläutert ist. TJm den Umfang des Plättchens herum sind auf allen vier Seiten des rechteckigen Plättchens mehrere größere Transistoren 101 ausgebildet. Jedes dieser größeren Transistor-Scbaltungselemente 101 befindet sich jeweils in unmittelbarer Nähe eines Eingangs- und Ausgangs-Kontaktfeldes 102 in der ersten und der zweiten Metallisierungsschicht 81 bzw. 91. Wie aus den Figuren 6, 7 und 6 ersichtlich, sind die Eingangs- und Ausgangs-Kontaktfelder 102 auf allen vier Seiten des Plättchens unmittelbar an dem äußeren Umfang desselben angeordnet und dienen zur Herstellung von Verbindungen zu Schaltungen außerhalb des Plättchens.
Wie in der vorstehend genannten weiteren Patentanmeldung im einzelnen ausgeführt, wird das LSI-Plättchen 21 in eine Baugruppe 22 entsprechend Figuren 1 und 2 eingebaut. Das Plättchen 21 befindet sich dabei in der Mitte der Baugruppe 22 und ist durch eine Hai t~/er bindung an dieser befestigt. Die Baugruppe weist 64 Leiter 105 mit jeweils 21 Leitern auf jeder Seite der Baugruppe auf. Diese Leiter 103 sind durch Terbindungsdrähte 104 beispielsweise aus Gold mit den Eingangs- und Ausgangs-Kontaktfeldern 102
3098-85/1005
mid Spannungs-Kontaktfeldern 106 und Masse-Kontaktfeldern 107 verbunden. Wie aus J1Ig. 9 ersichtlich, weist das Plättchen zwei großflächige Spannungs-Kontaktfelder 106, die mit V _ bezeichnet sind, und sowie zwei großflächige Masse-Koiitaktfelder 107 und' vier kleine Masse-Kontaktfelder 108 auf, welche jeweils mit V "bezeichnet sind.
C C
aus Pig. 1 ist ersichtlich, daß jeder Leixer nur durch einen Verbindungsdraht 104 mit einem kleineren Kontaktfeld verbunden ist, während die breiteren Leiter jeweils durch mehrere Verbindungadrähte, hier beispielsweise drei, jeweils mit den großflächigeren Kontaktfeldern verbunden sind, um die Strombelastbarkeit zu steigern. Wie in der weiteren Patentanmeldung im einzelnen ausgeführt, stehen die Leiter 103 in Kontakt mit einem metallischen .Leitermuster, das einen Teil der Baugruppe bildet und mit den Leitern hartverlötet ist. Dies ^metallische Leitermuster bildet einen integralen Teil der Plättchenanschlüsse und weist einen verhältnismäßig hohen Widerstand auf, welcher dem Plättchen bestimmte, erwünschte Eigenschaften verleiht.
Die Spannungs-Kontaktfelder 106 sind mit einer Spannungsquelle von beispielsweise -5 Volt verbunden und bilden einen Teil der senkrechten Spannungs-SammeHeiter 109 in der zweiten i-Ietallisierungsschicht 91 auf gegenüberliegenden Plättchenseiten. Die Spannungs-Sammelleiter 109 sind durch große Durchführungen 111 und kleine Durchführungen 112 der in Pig. 8
309885/1005
dargestellten Maske mit vier "breiten, waagerechten Sammelleitern 113 und zwei schmalen, waagerechten Sammelleitern 114· in der ersten Me tallis ie rungs schicht öl verbunden (ffig. 7). Wie aus Fig. 7 ersichtlich, sind diese Sammelleiter in gleichen gegenseitigen Abständen über die Plättchenfläche verteilt angeordnet, wobei sich die beiden schmäleren Sammelleiter 114 an gegenüberliegenden Plättchenseiten befinden, wäbrend die anderen vier breiteren Sammelleiter 113 in gleichen gegenseitigen Abständen zwischen den beiden schmäleren Sammelleitern angeordnet sind. Große Durchführungslöcher 115 entsprechend der in Pig. --■ dargestellten Maske stellen eine 'Verbindung zu den Kontaktfeldern 116 in der ersten Metallisierungsschicht her.
Der Masseanschluß für das Plättchen erfolgt über die Masse-Kontaktfelder 107 und ein Masse-Sammelleitersystem 117» welches aus mehreren, senkrecht verlaufenden Masse-Sammelleitern 113 besteht, die in gleichen gegenseitigen Abständen über die Plättchenfläche verteilt angeordnet sind und senkrecht durch die Mitte jeder Makrogruppe verlaufen. Die senkrecht verlaufenden Masse-Sammelleiter 11y sind durch waagerecht verlaufende Masse-Sammelleiter 121 miteinander verbunden. Die senkrechten Masse-Sammelleiter 119 in der zweiten Metallisierungsschicht weisen Ausnehmungen 122 auf, welche zur Herstellung von Verbindungen innerhalb der Makrogruppen dienen. Das Masse-Sammelleitersystem 117 ist durch große Durchführungslöcher 123 und kleine Durcbführungslöcher 124 (Pig. 8) mit jeweils großen Kontakt-
309885/100S
2334401
feldern 126 und kleinen Kontaktfeldern 127 in der ersten Metallisierungsschicht verbunden.
Die Spannungs-Sammelleiter befinden sieb, in der ersten Hetallisierungsschicht, während sich die Masse-Sammelleiter in der zweiten Metallisierungsschicht befinden, um im Masse-Sammelleitersystem einen niedrigeren Spannungsabfall zu erhalten. Dieser niedrigere Spannungsabfall im Masse-Sammelleitersystem beruht in der Hauptsache darauf, daß die zweite Metallisierungsschicht wesentlich dicker als die erste Metallisierungsschicht ausgebildet ist. So kann beispielsweise die erste Metallisierungsschicht eine Dicke von angenähert 6500 - 8000 S. aufweisen, während die zweite Metallisierungsschicht eine Dicke von angenähert 10 uOO - 1p GOO ä aufweist, so daß sich die Dicken angenähert wie 1:2 verhalten. Mit diesen Parametern liegt der spezifische Flächenwiderstand der ersten Metallisierungsschicht bei aage nähert 45 mOhm pro Quadrat, und der der zweiten Hetallisierungsschicht bei angenähert 22 mOhm pro Quadrat. Die Strombelastbarkeit der ersten Metallisierungsschicht liegt bei angenähert 0,63 rnA/iam, während die Strombelastbarkeit der zweiten Metallisierungsschicht bei angenähert 0,94 mA/üm liegt.
Die Mittenabstände der Leiter auf dem Plättchen betragen in der ersten Metallisierungsschicht 4,3/um und in der zweiten Metallisierungsschicht 24,1 /um. Durcbfuhrungslöcher durch die Glasschicht 82 können sich an jedem Schnittpunkt
309885/1005
2334403
von Leitern in der ersten und der zweiten Metallisierungsschicht befinden, was somit einem Netz mit der Maschengröße von 17>8 χ 24,1 /um entspricht. Es ist nicht zulässig, zwei einander benachbarte Stellen für Durchführungslöcher zu verwenden, da der Abstand mindestens 10,1 /um betragen muß. Diagonal gegenüberliegende Durchführungslöcher können jedoch verwendet werden, wenn die Ecken der zweiten Metall-Kontaktfelder abgeschnitten sind, so daß der erforderliche Mindestabstand eingehalten wird. Mit den vorstehend angegebenen geometrischen Abmessungen beträgt die Mindestgröße eines Durchführungsloches J,6 χ J ,6 /um. Die Unterlageruns der ersten Metallschicht beträgt j5,8 ,um, und die Überlagerung der zweiten Metallschicht beträgt 5*l/um.
Bei der Auslegung des hier dargestellten Ausführungsbeispiels weist jedes LSI-Plättchen 25 Makrogruppen auf, die jeweils eine Fläche von 609 x 609/um einnehmen. Jede Makrogruppe enthält einen Vorspannungstreiber und ausreichend viele Schaltungselemente, um zwei, drei oder vier Stromschalter-Emitterverstärker zu bilden. Die Schaltungselemente sind in vier spiegelbildlich zueinander um den Vorspannungstreiber herum liegenden Quadranten angeordnet. Jede Makrogruppe weist 24 festgelegte Stellungen auf, in denen ihre Eingangsund Ausgangs-Kontaktfelder durch die Verdrahtung von Makrogruppen untereinander angeschlossen werden können. Pur jede Makrogruppe werden maximal 1;5 Stellungen verwendet, um die Kanalverdrahtungsanforderungen zu begrenzen. Dabei handelt
309885/1005
233A40S
es sieb, um eine zweckmäßige Anzahl, da die meisten im Handel befindlieben Doppel-Baugruppen in einem Schaltungsnetzwerk (dual in-line packages) mit kleinformatigen Plättchen 14 Leiter aufweisen.
Fig. 13 zeigt die Anordnung der- 24 Eingangs- und Ausgangs-Kontaktfelder 131» weiche durch entsprechende Symbole Hervorgehoben sind. Wie aus Fig. 13 weiterbin ersichtlich, kann das liakrogruppen-AnschluiJnetz an jedem Gitterpunkt angeschlossen werden und jede Makrogruppe kann in jede von 23 möglichen Stellungen auf dem Plättchen gebracht werden. Zur Vereinfachung der Plättchenverdrahtung sind deshalb sämtliche Hakrogruppen so ausgelegt, daß sie auch seitenverkehrt zur Y-Achse verwendet werden, können.
Pig. b zeigt das Diffusionsmuster· für eine nakrogruppe. Die zur Ausbildung des in Fig. 6 dargestellten Musters führenden Diffusionsvorgänge sind bereits weiter oben beschrieben. Sämtliche Widerstände werden durch Basisdiffusion mit 60 Obm pro Quadrat hergestellt. Wie aus Pig." 6 ersichtlich, haben die V/iderstände eine "hundeknochenartige" Formgebung, d.h. sind langgestreckt mit verbreiterten Endabschnitten. Einige Widerstände sind im mittigen Bereich S-förmig abgebogen, um die Gesamtlänge der Widerstände zu begrenzen. Einige Widerstände, die unmittelbar mit Schaltungselementen verbunden sind, weisen geradlinige Endabschnitte aif. Bei dieser Auslegung beträgt die Mindestbreite für Widerstände mit größeren Toleranzen 7,6/Um. Widerstände mit engeren
309885/1005
Toleranzen oder solche, deren Widerstandswert an die anderer Widerstände angepaßt sein muia, haben eine Hindesfbreite von 10,1 /tun. Die Mindestgröße der EontaktfeIdöffnung beträgt 7,6 χ 7j6/um.
Fig. 10 ist ein Schaltplan der in jeder Makrogruppe enthaltenen Schaltung. Es sind insgesamt vier Schaltungen nach Pig. 10 vorgesehen, die jeweils aus den Widerständen R1 - R5 und den Transistoren T1 - T5 bestehen, welche ebenfalls in Pig. 6 bezeichnet sind. Die vier Schaltungen nach Pig. 10 sind um den in jeder Makrogruppe vorhandenen Vorspannungstreiber herum angeordnet. Der Schaltplan des Vorspannungstreibers ist in Pig. 11 dargetellt und dieser besteht aus den Widerständen Rb, R7 und Rd und den Transistoren T6 und T7, die ebenfalls in Pig. 6 bezeichnet sind.
Die in Pig. 10 dargestellte Logikschaltung stellt einen Stromschalter-Emitterverstärker von bekannter arbeitsweise dar. Dieser wird mit einer Speisespannung (Y00) von -5,2 Volt betrieben. Der Vorspannungtreiber in jeder Makrogruppe erzeugt eine Vorspannung (Yv0) von -1,3 Volt.
Wenn ein Stromschalter-Emitterverstärker eine nicht auf dem Plättchen befindliche Last speist, wird als lanitterverstärker (äußerer Emitterverstärker) ein gröberer Transistor in der Nähe des Eingangs-Ausgangs-KontaktfeIdes verwendet. Pig. 12 zeigt einen Schaltplan des äußeren Emitterverstärker-Transistors, der in gleicher Weise als innerer
309885/1005
2334400
Stromschalter arbeitet. Jeder äußere Emitt endverstärker speist eine Übertragungsleitung mit einem Anschlußwert von -2,0 Volt an 100 Obm. "wenn ein innerer Emitterverstärker eine große Last speist, können zur Beschleunigung der Abschaltzeit zwei Yorwiderstände vorgesehen sein.
in vorstehend beschriebene!· Weise ausgelegten Schaltungen liegt die ITennverlus tie is tung für einen Stromschalter bei 20 mW, für einen inneren Emitterverstarker bei 10 mW, für einen äußeren Emitterverstärker bei 10 mW und für den Yorspannungstreiber bei 21,5 mW.
In jeder Makrogruppe werden alle nicht benutzten Schaltungselemente mit Y oder Masse verbunden, so daß keine Leistung aufgenommen wird oder Leckstromwege entstehen. Die Stromschaiter-Emitterwiderstände und die Emitterverstärke r-Yorwid erstände sind stets mit der Masse-Sammelleitung (7ΩΛ) verbund eil. Sämtliche Kollektorwiderstände und Transistorkollektoren sind mit Masse verbunden. Wenn ein Eingangs-Ausgangs-Kontaktfeld einer Makrogruppe nicht verwendet wird, werden die Basiseingänge zum Emitter kurzgeschlossen, und die Emitter der Emitterverstärker werden nicht angeschlossen.
Bei den in jeder Makrogruppe vorhandenen Widerständen und Transistoren befinden sich jeweils der Transistor T1 des phasenungleichen inneren Emitterverstärkers und der Basisvoi'spannwiderstand Ü5 in der gleichen Übergangs-Iso-
309885/1005
lierzone. Das η-Silizium ist für den Kollel-itor des Emitterverstärlcers mit Hasse verbunden, um den Widerstandsübergang in Sperrich.tung vorzuspannen. Der Basisanschluß des Transistors und der Anschluß für den Widerstand werden in ein und derselben Diffusion hergestellt. Da diese Anschlüsse stets elektrisch, miteinander verbunden sind, werden der Widerstand und die 3asis bei der Diffusion miteinander verbunden, um Platz und eine vorohmische Öffnung einzusparen.
Das LSI-Plättchen weist Transistoren in vier unterschiedlichen Größen auf. Die Kleinste Transistorgröße wird für den Stromschalter innerhalb der Ila^ro^rappe verwendet. Bin Doppel-Str^mschalter-Transistor mit gemeinsamen Kollektor dient für die Stromschalter-Eingänge und ist durch die Transistoren 12 und 13 dargestellt. Sin drittes, kleines Schaltungselement, welches für innere Smitterverstärker wie z.B. Transistor T5 verwendet wird, entsprich!: dem Schaltungselement für den Stromschalr-ter, wobei jedoch der Abstand von der Kollektoröffnung zum Emitter um 1,27/um größer bemessen ist. Ein großer Transistor mit zwei Basiskontakten wie z.B. Transistor T3 wird als äußerer jänitterverstärker verwendet. Die äußeren Bmitterverstärker befinden sich in der Fähe der Singangs-Ausgangs-Kontaktfelder, um den Widerstand der Ausgangsleiter zu verringern. Jeder Sraitter jedes Transistors kann bei Verwendung ggf. mit einem der beiden benachbarten Eontaktfelder verbunden wer-
309885/100S
2 3 3 A 4 O S
den. Ein Kontaktfelu kann daher höchstens mit zwei Emitter-Verstärkern verbunden werden. Die Transistoren der äußeren umitterverstärker haben eine angenähert fünffach höhere utrombelastbarkeit wie die. kleineren Transistoren. Die größeren Transistoren sind am äußeren Umfang des Plättchens angeordnet, um den Reihenwiderstand zwischen den Transistoren der äußeren Emitterverstärker und den außerhalb des Plättchens angeschalteten Schaltungen zu verringern. Diese Transistoren befinden sich daher in unmittelbarer Fähe der Eingangs- und Ausgangs-Kontaktfelder, so daß der Gresamtabst&nd von den Emittern der äußeren Emitterverstärker zu den Kontaktfeldern nicht mehr als i?Ü - 7i>/um beträgt.
Da die Leiter in der ersten Metallisierungsschicht im wesentliehen waagerecht verlaufen und die Leiter in der zweiten iietallisierungsschicht, d.h. in der zweiten Ebene im wesentlichen senkrecht verlaufen, kann die Auslegung der Elementverdrahtung innerhalb der Baugruppen und der Verdrahtung von Baugruppen untereinander vermittels eines .tee line rs ermittelt werden. Die Hetallisierun^sbeschichtung ist dabei so ausgelegt, daß für jede hakro0ruppe 12 erste und 1u zweite iletallverdr-ahtungs kanal e zur Verfügung stehen. Wie aus den Zeichnungsfiguren ersichtlich, ist die Elementverdrah"cuiio innerhalb einer Hakrogruppe in der Hitte derselben konzentriert, so daß möglichst viel Platz zur Verdrahtung von ilakrοgruppen untereinander zur Verfügung steht. Bei genauer Betrachtung, des Plät"Gchens ist ersichtlich,
309885/1005
233A40S
daß sicli angenähert 5G^> des gesamten, auf dem Plättchen zur Verfügung stehenden Platzes zur Verdrahtung von nakroöruppen untereinander ausnutzen laßt.
Das vorstehend beschriebene LSI-Plättchen weist aufgrund seines Aufbaus und des angewandten Herstellungsverfahrens viele Vorteile auf. Me gro£en Jmitterverstärker-Transistoren sind am Umfang des Plättchens angeordnet. Es werden offene Leiterdrahtkanäle verwendet, weiche eine Auslegung der Elementverdrahtung innerhalb der Makrogruppen unter Zuhilfenahme von Rechnern gestatten, so daiB eine dicht gepackte Anordnung der Elementverdrahtung innerhalb der Makrogruppen erhalten wird. Die Auslegung wird durch den Umstand begünstigt, daß die Eingangs-Ausgangs-Kontaktfelder nur an begrenzten Stellen und in begrenzter Anzahl vorhanden sind. Jede Makrogruppe entspricht einera Plättchen mit kleinformatiger Integration (small scale integration), und aus diesem G-runde entspricht die begrenzte Anzahl von 13 Kontaktfeder η der Leiterzahl in herkömmlichen Doppel-Baugruppen in einem Schaltungsnetzwerk, welche in der kleinformatigen Integration üblich sind. Die Transistoren haben in Abhängigkeit von ihrer Punktion unterschiedliche Größen. Die großen Transistoren dienen als Emitterverstärker zur Leistungseinspeisung in Übertragungsleitungen, während die kleinen Transistoren im Hinblick auf eine hohe Ansprechgeschwindigkeit und
309885/1005
-2S-
233A40S
Stabilität, hohen xteihenwiderstand (Η-κΟ und niedrige Kollektorkapazität (G ) ausgelegt sind. Aus diesem G-runde wird eine logikscb.altu.ng hoher Stabilität erhalten, bei der lediglich kleine Zugeständnisse im Hinblick auf die Ansprechgeschwindigksit sämtlicher Transistoren gemacht
Die Stromschalter bestehen aus logikkreisen in iümitterschaltung, weil diese schnell, einfach und stabil sind. Außerdem können die Schalter aus einer liindestanzahl von Schaltungselementen hergestellt werden. Zugleich wird die höchste Ansprechgeschwindigkeit bei der gegebenen Verlustleistung erhalten. Die logikkia.se in Emitterschaltung sind sehr vielseitig einsetabar und besonders gut für das ISI-Plättehen mit dem hier beschriebenen Aufbau geeignet. Zur Erzeugung einer Bezugsspannung ist eine einfache Schaltung vorgesehen. Zur Verringerung der Speisespannungsanschlüsse für das Plättchen, wird nur eine Speisespannung von -5,2 Volt verwendet. Die für die Schaltung benötigte Bezugsspannung wird intern durch eine zur Erzeugung dieser Spannung dienende Schaltung in jeder Makrogruppe erzeugt. Diese Bezugsspannungsschaltung besteht aus zwei Transistoren und drei Widerständen, mit denen die Spannung erniedrigt wird, so daß für die Bezugsspannung eine halb geregelte Speisespannung von -1,3 Volt zur Verfugung steht.
Jm Hinblick auf die leistungsverteilung auf dem Plättchen liegt das Verhältnis von Eingangs-Ausgangs-Kontakt-
309885/1005
feldern von Masse zu V zwischen 3:1 und 4:1» so daß für
ee
die Spannungs- und Masse-Sammelleitersysteme ein Widerstands- und Induktiv!tätsverhältnis von 3:1 zu 4:1 eingehalten wird. Das Spannungs-Sammelleitersystem erstreckt sich über zwei Ebenen. Die gesamte Leistungsverteilung ist trotz der beiden Ebenen aufgrund der zueinander senkrechten Leiterführung verhältnismäßig einfach. Der Halbleiterkörper des LSI-Plättchens wird nicht zur Leistungszufuhr verwendet.
Im Betrieb des Plättchens nehmen die Schaltungselemente Leistung auf, so daß die !Temperatur des Plättchens gesteigert wird. Mit Zunahme der Plättchentemperatur nimmt die Emitterverstärker-Diodenkennlinie ab, d.h. die Pegelwerte des Ausgangesignals verlagern sich im positiven Sinne. Wenn das Plättchen hohe Leistung auf nimmt, "bedeutet das, daß die Speisequelle hohe Ströme zuführt. Die Stromzufuhr erfolgt über Kasse. Wenn die iias se anschlüsse zu dem Plättchen einen Widerstand aufweisen, führt der durch diesen Widerstand fließende Strom zu einer negativen Spannungspegelverlagerung. Bei sorgfältiger Auslegung des Plättchens läßt sich erreichen, daß der (auf ohmsοheη Widerstand und Induktivität in den Leitern zur lic kzufUhr ende) Spannungsabfall im Masse-Sauanelleitersystem dem Spannungsabfall im Spannungs-Sammelleitersystem Y "folgt". Außerdem kann die Spannungspegelverlagerung an Hasse konstruktiv so bemessen werden, daß sie der Plättchentemperatur "fol0t".
309885/1005
Durch sorgfältige Auslegung des Plättebens und Abstimmung desselben auf die Baugruppe lassen sich somit temperaturbedintote Verschiebungen gegen Widerstandsveränderungen in der Hasse abgleichen. Dazu wird wie vorstehend beschrieben ein mit Masse verbundenes Leitermuster von verhältnismäßig hohem Widerstand verwendet.
Es wurde gefunden, daß ein LSI-Plättchen mit dem hier beschriebenen Aufbau eine zusätzliche Speisespannungs-Entkopplung aufgrund von Eigenkapazitäten aufweist, die in der Hauptsache auf zwei Ursachen zurückzuführen sind. Die eine ist bedingt durch die pn-Übergänge von Kollektor zu Unterlage in den ]Emitterverstärker auf dem Plättchen. Wenn das LSI-Plättchen Emitterverstärker aufweist, die nicht für bestimmte Logikkreise verwendet werden, werden die Y -Anschlüsse dieser Emitterverstärker mit Hasse verbunden, um so den Wert der Entkopplung^kapazität zu steigern. Dieser Übergang, welcher die Entkopplungskapazität vorgibt, ist duich die schwarze, gestrichelte Linie 36 in j?ig. 3L dargeäellt. Die zweite Ursache für die Ent- . kopplungskapazität liegt in den pn-Übergängen, welche die Isolationszonen für die Widerstände bilden. Diese Isolationszonen erstrecken sich über verhältnismäßig große Flächen. Eine typische Isolationszone umfaßt beispielsweise den durch die gestrichelte Linie 99 in I?ig. 6 eingeschlossenen Bereich. ¥ie aus Pig. 6 ersichtlich, ist diese große Fläche
309885/1005
233A40B
den Widerständen vorbehalten.
Diese "eingebaute" Speisespannungs-Entkopplungskapazität ist von großem Interesse, da sie Hocbfrequenzabweichungen in der Speisespannung des Plättchens verbind ex-1.
Das LSI-Plättchen mit dem vorstellend beschriebenen Aufbau, welches nach dem gleichfalls beschriebenen Herstellungsverfahren hergestellt worden ist, weist somit gegenüber bekannten Ausführungsformen sehr viele Vorteile auf. Sehr hohe Arbeitsleistungen erzielt werden. Die Zeitverzögerung in den Schaltungen und die des Plättchens beträgt weniger als 2 NanoSekunden. Vermittels unterschiedlicher Anschlußmuster lassen sich viele unterschiedliche Logikschaltungen ausbilden, wobei jedoch nur ein einziger Satz gemeinsamer Diifusionsmasken benötigt wird. Die Vorrichtungen sind in der Weise auf dem LSI-Plättchen angeordnet, daß der zur Verfugung stehende Plata optimal ausgenutzt wird und zugleich angemessener Raum für die Schaltungselementverdrabtung innerhalb des Plättchens und die Verdrahtung von Plättchen untereinander zur Verfügung steht. Das Plättchen weist aufgrund seines jiUibaus eine eingebaute Speisespannun0s-Entkopplurigskapazitäx auf. Außerdem folgt die spannungsabhängige Hasse pe gelverlage j.uno der Plättchentemperatur, d.h. ist eine Punktion derselben. Somit lassen sich temperaturbedingte Veränderungen und Widerstandsabweichungen in der Masse zum Ausgleich bringen.
309885/1005

Claims (1)

  1. Patentansprüo he
    { 1./LSI-Plättchen, bestellend aus einem einzigen Halbleiterkörper mit einer planaren Oberfläche, mehreren in einem vorbestimmten Muster auf dem Plättchen angeordneten, innerhalb des Halbleiterkörpers ausgebildeten und in bestimmten Zonen bis zur Oberfläche reichenden Transistoren, mehreren in einem vorbestimmten Muster auf dem Plättchen angeordneten, innerhalb des Halbleiterkörper ausgebildeten und bis zur Oberfläche reichende Kontaktflächen aufweisenden "widerständen und wenigstens einer die Oberfläche überlagernden Metallisierungsbeschichtung mit an dem Ifinfang des Halbleiterkörpers angeordneten und in Verbindung mit den Transistoren und Widerständen mehrere Schaltkreise bildenden Eingangs- und Ausgangs-Kontaktfeldern, dadurch gekennzeichnet, daß die Schaltkreise matrixartig in mehrere Makrogruppen aus jeweils ggf. mehreren Logikschaltungen (Jig. 10) zusammengefaßt sind, jede Makrogruppe auf einen diskreten Flächenabschnitt der planaren Oberfläche (27) begrenzt ist, die jeweils eine Makrogruppe enthaltenden diskreten Flächenabschnitte in gegenseitigen Abständen mit zwischen den Flächenabschnitten auf der planaren Oberfläche ausgebildeten Anschlußzonen (119, 121) angeordnet sind, und die Metallisierungsbeschichtung (81, 91) die Anschlußzonen überlagert und Anschlüsse für die Makro— gruppen bildet.
    309885/1005
    233440B
    2. LSI-Plättchen nach Anspruch. 1, dadurch gekennzeichnet, daß einige Transistoren größer bemessen und in unmittelbarer Hähe der Ausgangs-Kontaktfeider (102) angeordnet sind.
    3. LSI—Plättchen nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren (T1 - T5) in Stronischalter—Biaitterverstärkern (Pig. 10) geschaltet sind.
    4. LSI-Plättchen nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die in den Makrogruppen ausgebildeten Transistoren hohe Ansprechgeschwindigkeit und Stabilität aufweisen.
    5. LSI-Plättchen nach Anspruch 1, dadurch gekennzeichnet, daß die Metallisierungsbeschichtung ein Spannungs-Sammelleitersystem (109, 113, 114) und ein Masse-Sammelleitersystem (117) bildet.
    6. LSI-Plättchen nach Anspruch 5, dadurch gekennzeichnet, daß das Spannungs-Sammelleitersystem in zwei Ebenen ausgebildet ist und das Masse-Sammelleitersystem in einer Ebene des Spannungs-Sammelleitersystems angeordnet ist.
    7. LSI-Plättchen nach Anspruch 6, dadurch gekennzeichnet, daß die Dicke der das Masse-Sammelleitersystein bildenden Metallisierungsschicht wesentlich größer ist als die des Spannungß-Sammelleitersystems.
    3Q9885/1QQ5
    6. LSI-Plättchen nach Anspruch. 6, dadurch gekennzeichnet, dais Masse- und Spannungs-Sammelle lter sys tem senkrecht zueinander ausgerichtet sind.
    9. LSI-Plättcheu nach Anspruch 6, dadurch gekennzeichnet, daß die beiden Ebenen durch eine Isolierschicht (82) voneinander getrennt und zur Verbindung beider Ebenen dienende Durchführungslöcher (3b) in der Isolierschicht ausgebildet s itiä.
    10. LSI-Plättchen nach einem der Ansprüche 1-9, dadurch gekennzeichnet, daß jede Makrogruppe derart ausgelegt ist, daß sie zur Vereinfachung der Verdrahtung von Makrogruppen untereinander um 180° um eine Achse verschwenkt benutzbar ist.
    11. LSI-Plättchen nach einem der Ansprüche 1-10, dadurch gekennzeichnet, äad die Transistoren (H - T7) gereinigte !emitter von verhältnismäßig kleinen Abmessungen aufweisen.
    12. LSI-Plättchen nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß die Widerstände (R1 - K.8) in jeder I-iakrogruppe so ausgerichtet sind, daß sich jeweils das eine Ende jedes Widerstands an einer dem äußeren Umfaiiö der liaicrogruppe benachbarten Stelle befindet.
    15. LSI-Plättchen nach Anspruch 12, dadurch gekennzeichnet, daß sich jeweils ein Ende jedes Widerstands an
    309885/10 05
    einer der Mitte der Maler ο gruppe benachbarten Stelle befindet und die Makrogruppe Verbindungen im mittigeti Bereich aufweist.
    H. LSI-Plättchen nach Anspruch 13, dadurch gekennzeichnet, daß die V/iderstände symmetrisch zu einer durch die Haiirotoruppe verlaufenden Mittellinie angeordnet sind.
    15. LSI-Plättehen nach einem der Ansprüche 1 - I4, da,-durch gekennzeichnet, dais bestimmte Transistoren und vj'iderstände in der i-Iakrogruppe baumäßig als ^inhe-ton ausöebiluet s ind.
    16. LSI-Plättehen nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung der Blementverdrahtun^. innerhalb einer Makrogruppe vermittels' eines Rechners ermittelt ist.
    < 17. LSI-Plättchen nach einem der Ansprüche 1-16, dadurch gekennzeichnet, daß am Umfang des Halbierterkörpers (2b) zwei zur Spannungseinspeisung dienende Kontaktfelder (106) angeordnet und mit Spannungs-Sammelleitern (ICj) verbunden sind.
    1w. LSI-Plättchen nach einem der Ansprüche 1 - 16, dadurch gekennzeichnet, daß am Umfang des Halbleiterkörpers mehrere Masse-Kontaktfelder (107, 1Oc) ausgebildet sind.
    19. LSI-Plättchen nach Anspruch 5, dadurch gekennzeichnet, daß der auf ohmschen Widerstand und Induktivität in dem Masse-Sammelleitersystem (117) zurückzuführende Spannungs-
    309885/1005
    abfall dem Spannungsabfall im Spannungs-Saiamelleitersysteiü folgt.
    20. LSI-Plättchen nach. Anspruch. 1y, dadurch gekennzeichnet, daß die Spannungsabfallverlagerung in dem Masse-Sammelleitersystem der Temperatur des Halbleiterkörper folgt.
    21. LSI-Plättchen nacn Anspruch 19, dadurch gekennzeichnet, daß das nasse-Sammelleitersystem einen hohen Reihenwiderstand aufweist.
    22. LSI-Plättchen nach einem der Ansprüche 1 - 21, dadurch gekennzeichnet, daß jede Makrogruppe zur Vereinfachung der Verbindungen zwischen Makrogruppen untereinander eine begrenzte Anzahl von Eingangs- und Ausgangs-Kontaktfeldern (102) aufweist.
    23. LSI-Plättchen nach einem der mehreren der Ansprüche 1-22, dadurch gekennzeichnet, daß anhand mehrerer Metallisierungssehichten (o1, 91) des Plättchens mehrere Logikschaltungen mit einem gemeinsamen Diffusionsmuster ausgebildet sind.
    24. Verfahren zur Herstellung mehrerer LSI-Plättchen mit unterschiedlichen Logikschaltungen nach einem oder mehreren der Ansprüche 1 - 23, dadurch gekennzeichnet, daß eine Vielzahl von Halbleiterkörpern (26) mit planaren Oberflächen (27) versehen, vermittels gemeinsamer Diffusionsmasken diffundierte Zonen in den Halbleiterkörpern,
    309885/1005
    - 3β -
    welche eine Vielzahl von Transistoren und ΐ.iderstanden bilden, ausgebildet, auf die Oberflächen der Halbleiterkörper sv,ei Metallisierun^sschicaten (o1, _?1) unter Verwendung .unterschiedlicher Diffusionsmasken für beide Schichten und für jeden
    Halbleiterkörper aufgebracht und unterschiedliche Anschluiileitermuster fur die aus [Dransistoren und Widerständen in
    jedem Halbleiterkörper bestehenden, unterschiedlichen Logikschaltungen ausgebildet werden.
    25. Verfahren nach Anspruch 24» dadurch gekennzeichnet, daß auf jedem Halbleiterkörper mehr als 600 -Transistoren
    und 500 Widerstände ausgebildet werden, wobei die Muster der Metallisierungsschichten vermittels unterschiedlicher Diffusionsmasken unterschiedlich auslegbar und angenähert 1üu
    unterschiedliche Schaltungen erzeugbar sind.
    26. Verfahren nach Anspruch. 24, dadurch gekennzeichnet, daß zwei Metallisierungsmasken und eine Durchführungsiaaske
    zur Herstellung der beiden Metailisierungssehichten und des Anschlußleitermusters verwendet werden.
    27. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß bis zu 10 gemeinsame Diffusionsmasken verwendet werden.
    28. Verfahren nach Anspruch. 24, dadurch gekennzeichnet, daß die Transistoren und Widerstände jeweils zu Makrogruppen zusammengefaßt werden.
    309885/1005
    233U05
    2J. Verfahren nach Anspruch 2o, dadurch gekennzeichnet, Gwii( die .iajtroöruppen matrixartig auf dem Halbleiterkörper
    aiioeordnet werden.
    'j>j. Verfahren nach Anspruch 2^, dadurch gekennzeichnet, uaio die Matrix aus Lj χ Ό aui dem Halbleiterkörper an^eordneton .lakro^ruppen hergestellt wird.
    ^1. /eriaoren nach Einspruch 24, dadurch ^ekennzeicn.net, dait die .letallisierungsbeschichtunü in der Weise aufgebracht wird, dajj jede nakrogruppe 12 Metalleiterkanäle in der
    ersten rletallisierun^sschicht (ü1) und 16 i-ietalleiterkanäle
    iti der zweiten iietallisierun^sscaiclit (^·1) aufweist.
    52. /erfahren nach Anspruch 24, dadurch ^kennzeichnet, in jader i-iakro0ruppe ein zur Elementveräraatun& innerhalb einer iuiio.Loö-ruppe dienender Bereich ausoebildex wird.
    309885/1005
    BAD ORIGINAL
    MO
    Leerseite
DE2334405A 1972-07-10 1973-07-06 Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen Granted DE2334405B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00270449A US3808475A (en) 1972-07-10 1972-07-10 Lsi chip construction and method

Publications (3)

Publication Number Publication Date
DE2334405A1 true DE2334405A1 (de) 1974-01-31
DE2334405B2 DE2334405B2 (de) 1980-08-14
DE2334405C3 DE2334405C3 (de) 1987-01-22

Family

ID=23031365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2334405A Granted DE2334405B2 (de) 1972-07-10 1973-07-06 Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen

Country Status (17)

Country Link
US (1) US3808475A (de)
JP (1) JPS5531624B2 (de)
AT (1) AT371628B (de)
AU (1) AU467309B2 (de)
BE (1) BE801909A (de)
BR (1) BR7305011D0 (de)
CA (1) CA990414A (de)
CH (2) CH600568A5 (de)
DE (1) DE2334405B2 (de)
DK (1) DK139208B (de)
ES (1) ES417198A1 (de)
FR (1) FR2192383B1 (de)
GB (3) GB1443365A (de)
IT (1) IT991086B (de)
NL (1) NL7309342A (de)
NO (2) NO141623C (de)
SE (1) SE409628B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2942394A1 (de) * 1978-10-20 1980-05-08 Hitachi Ltd Halbleiteranordnung

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916434A (en) * 1972-11-30 1975-10-28 Power Hybrids Inc Hermetically sealed encapsulation of semiconductor devices
CA1024661A (en) * 1974-06-26 1978-01-17 International Business Machines Corporation Wireable planar integrated circuit chip structure
US3999214A (en) * 1974-06-26 1976-12-21 Ibm Corporation Wireable planar integrated circuit chip structure
GB1584004A (en) * 1976-06-07 1981-02-04 Amdahl Corp Data processing system
JPS5519005Y2 (de) * 1976-11-24 1980-05-06
US4969029A (en) * 1977-11-01 1990-11-06 Fujitsu Limited Cellular integrated circuit and hierarchial method
CA1102009A (en) * 1977-09-06 1981-05-26 Algirdas J. Gruodis Integrated circuit layout utilizing separated active circuit and wiring regions
JPS5493376A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Semiconductor integrated circuit device
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
US4259935A (en) * 1978-04-05 1981-04-07 Toyota Jidosha Kogyo Kabushiki Kaisha Fuel injection type throttle valve
FR2426334A1 (fr) * 1978-05-19 1979-12-14 Fujitsu Ltd Dispositif de connexion de semi-conducteurs et son procede de fabrication
GB2035688A (en) * 1978-11-13 1980-06-18 Hughes Aircraft Co A multi-function large scale integrated circuit
US4278897A (en) * 1978-12-28 1981-07-14 Fujitsu Limited Large scale semiconductor integrated circuit device
EP0020116B1 (de) * 1979-05-24 1984-03-14 Fujitsu Limited Halbleitervorrichtung vom "MASTERSLICE"-Typ und Herstellungsverfahren
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
JPS57153464A (en) * 1981-03-18 1982-09-22 Toshiba Corp Injection type semiconductor integrated logic circuit
US4413271A (en) * 1981-03-30 1983-11-01 Sprague Electric Company Integrated circuit including test portion and method for making
US4475119A (en) * 1981-04-14 1984-10-02 Fairchild Camera & Instrument Corporation Integrated circuit power transmission array
JPS5844743A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体集積回路
JPS5884445A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 大規模集積回路
EP0087979B1 (de) * 1982-03-03 1989-09-06 Fujitsu Limited Halbleiter-Speichervorrichtung
EP0344873B1 (de) * 1982-06-30 1993-12-15 Fujitsu Limited Integrierte Halbleiterschaltungsanordnung
US4511914A (en) * 1982-07-01 1985-04-16 Motorola, Inc. Power bus routing for providing noise isolation in gate arrays
US4549262A (en) * 1983-06-20 1985-10-22 Western Digital Corporation Chip topography for a MOS disk memory controller circuit
EP0130262B1 (de) * 1983-06-30 1987-11-19 International Business Machines Corporation Logische Schaltungen, die eine Bildung von sehr dichten logischen Netzwerken gestatten
US4593205A (en) * 1983-07-01 1986-06-03 Motorola, Inc. Macrocell array having an on-chip clock generator
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
US4575744A (en) * 1983-09-16 1986-03-11 International Business Machines Corporation Interconnection of elements on integrated circuit substrate
US4737836A (en) * 1983-12-30 1988-04-12 International Business Machines Corporation VLSI integrated circuit having parallel bonding areas
JPS60152039A (ja) * 1984-01-20 1985-08-10 Toshiba Corp ＧａＡｓゲ−トアレイ集積回路
JPS61501533A (ja) * 1984-03-22 1986-07-24 モステック・コ−ポレイション 集積回路の付加部品
JPS61501538A (ja) * 1984-03-22 1986-07-24 エスジーエス―トムソン　マイクロエレクトロニクス　インコーポレイテッド 集積回路に電気リードを取付ける方法
JPS6112042A (ja) * 1984-06-27 1986-01-20 Toshiba Corp マスタ−スライス型半導体装置
GB2168840A (en) * 1984-08-22 1986-06-25 Plessey Co Plc Customerisation of integrated logic devices
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
US4789889A (en) * 1985-11-20 1988-12-06 Ge Solid State Patents, Inc. Integrated circuit device having slanted peripheral circuits
US4959751A (en) * 1988-08-16 1990-09-25 Delco Electronics Corporation Ceramic hybrid integrated circuit having surface mount device solder stress reduction
US5121298A (en) * 1988-08-16 1992-06-09 Delco Electronics Corporation Controlled adhesion conductor
JPH0727968B2 (ja) * 1988-12-20 1995-03-29 株式会社東芝 半導体集積回路装置
DE68929487T2 (de) * 1989-02-14 2004-07-22 Koninklijke Philips Electronics N.V. Versorgungssteckerstift-Anordnung für eine integrierte Schaltung
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
NL8901822A (nl) * 1989-07-14 1991-02-01 Philips Nv Geintegreerde schakeling met stroomdetectie.
GB9007492D0 (en) * 1990-04-03 1990-05-30 Pilkington Micro Electronics Semiconductor integrated circuit
JPH04132252A (ja) * 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
US5446410A (en) * 1992-04-20 1995-08-29 Matsushita Electric Industrial Co.,Ltd. Semiconductor integrated circuit
JPH0824177B2 (ja) * 1992-11-13 1996-03-06 セイコーエプソン株式会社 半導体装置
US6675361B1 (en) * 1993-12-27 2004-01-06 Hyundai Electronics America Method of constructing an integrated circuit comprising an embedded macro
US5671397A (en) * 1993-12-27 1997-09-23 At&T Global Information Solutions Company Sea-of-cells array of transistors
US5440153A (en) * 1994-04-01 1995-08-08 United Technologies Corporation Array architecture with enhanced routing for linear asics
US5757041A (en) 1996-09-11 1998-05-26 Northrop Grumman Corporation Adaptable MMIC array
US6137181A (en) * 1999-09-24 2000-10-24 Nguyen; Dzung Method for locating active support circuitry on an integrated circuit fabrication die

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1298194B (de) * 1964-12-23 1969-06-26 Ibm Elektrische Schaltungsplatte
DE2033130A1 (de) * 1969-07-04 1971-02-04 Hitachi Ltd , Tokio Verfahren zur Herstellung einer mte gnerten Großschaltung
US3584269A (en) * 1968-10-11 1971-06-08 Ibm Diffused equal impedance interconnections for integrated circuits
DE2109803A1 (de) * 1970-03-12 1971-09-23 Honeywell Inf Systems Bauelement mit veränderlicher Funktion für integrierte Stromkreise
US3621562A (en) * 1970-04-29 1971-11-23 Sylvania Electric Prod Method of manufacturing integrated circuit arrays
DE1765632A1 (de) * 1967-06-23 1972-04-13 Rca Corp Aus Einheitszellen aufgebaute LSI-Schaltung
US3689803A (en) * 1971-03-30 1972-09-05 Ibm Integrated circuit structure having a unique surface metallization layout
US3707036A (en) * 1969-02-28 1972-12-26 Hitachi Ltd Method for fabricating semiconductor lsi circuit devices
DE1197548B (de) * 1955-11-04 1975-02-13

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639814A (en) * 1967-05-24 1972-02-01 Telefunken Patent Integrated semiconductor circuit having increased barrier layer capacitance
US3643232A (en) * 1967-06-05 1972-02-15 Texas Instruments Inc Large-scale integration of electronic systems in microminiature form
JPS492798B1 (de) * 1969-04-16 1974-01-22
US3656028A (en) * 1969-05-12 1972-04-11 Ibm Construction of monolithic chip and method of distributing power therein for individual electronic devices constructed thereon

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1197548B (de) * 1955-11-04 1975-02-13
DE1298194B (de) * 1964-12-23 1969-06-26 Ibm Elektrische Schaltungsplatte
DE1765632A1 (de) * 1967-06-23 1972-04-13 Rca Corp Aus Einheitszellen aufgebaute LSI-Schaltung
US3584269A (en) * 1968-10-11 1971-06-08 Ibm Diffused equal impedance interconnections for integrated circuits
US3707036A (en) * 1969-02-28 1972-12-26 Hitachi Ltd Method for fabricating semiconductor lsi circuit devices
DE2033130A1 (de) * 1969-07-04 1971-02-04 Hitachi Ltd , Tokio Verfahren zur Herstellung einer mte gnerten Großschaltung
GB1277172A (en) * 1969-07-04 1972-06-07 Hitachi Ltd Method of making a large integrated circuit
DE2109803A1 (de) * 1970-03-12 1971-09-23 Honeywell Inf Systems Bauelement mit veränderlicher Funktion für integrierte Stromkreise
US3621562A (en) * 1970-04-29 1971-11-23 Sylvania Electric Prod Method of manufacturing integrated circuit arrays
US3689803A (en) * 1971-03-30 1972-09-05 Ibm Integrated circuit structure having a unique surface metallization layout

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z.: "1968 International Solid-State Circuits Conference" S. 40, 41, 44 u. 45 *
US-Z.: "IEEE Spectrum" September1977, S. 106-110, 112,116 u. 120 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2942394A1 (de) * 1978-10-20 1980-05-08 Hitachi Ltd Halbleiteranordnung

Also Published As

Publication number Publication date
GB1443361A (en) 1976-07-21
AT371628B (de) 1983-07-11
US3808475A (en) 1974-04-30
NO141623B (no) 1980-01-02
AU467309B2 (en) 1975-11-27
CH599679A5 (de) 1978-05-31
CH600568A5 (de) 1978-06-15
AU5794673A (en) 1975-02-06
FR2192383B1 (de) 1978-09-08
NO141623C (no) 1980-04-16
CA990414A (en) 1976-06-01
DE2334405B2 (de) 1980-08-14
BR7305011D0 (pt) 1974-08-22
GB1443363A (en) 1976-07-21
BE801909A (fr) 1973-11-05
ATA594873A (de) 1982-11-15
SE409628B (sv) 1979-08-27
GB1443365A (en) 1976-07-21
ES417198A1 (es) 1976-06-16
JPS4939388A (de) 1974-04-12
NL7309342A (de) 1974-01-14
NO783892L (no) 1974-01-11
FR2192383A1 (de) 1974-02-08
DE2334405C3 (de) 1987-01-22
JPS5531624B2 (de) 1980-08-19
DK139208B (da) 1979-01-08
IT991086B (it) 1975-07-30
DK139208C (de) 1979-07-16

Similar Documents

Publication Publication Date Title
DE2334405A1 (de) Lsi-plaettchen und verfahren zur herstellung derselben
DE2905022C2 (de)
DE3127826C2 (de) Halbleiterspeicher
DE69031603T2 (de) Integrierter Torschaltungs-Schaltkreis
DE2542518C3 (de)
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE1639322A1 (de) Anordnung zur Spannungsversorgung integrierter Schaltungen
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE2523221C2 (de)
DE2834759C2 (de) Schutzeinrichtung für die isolierte Gate-Elektrode eines MOS-Halbleiterbauelements
DE2422912A1 (de) Integrierter halbleiterkreis
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE2901538A1 (de) Speicherschaltung und variabler widerstand zur verwendung in derselben
DE2554612A1 (de) Integrierte halbleiterschaltung
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE10164666B4 (de) Halbleiterbauelement zum Schutz vor elektrostatischer Entladung
DE3119288A1 (de) Halbleiteranordnung
DE3148323A1 (de) Halbleiterschaltung
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE3103785C2 (de)
DE60015006T2 (de) Verbindungsschema für Halbleiter-Speicherbauteil
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: BUELOW, FRED KARL, LOS ALTOS, CALIF., US ZASIO, JOHN JOSEPH, SUNNYVALE, CALIF., US

C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee