DE1765632A1 - Aus Einheitszellen aufgebaute LSI-Schaltung - Google Patents
Aus Einheitszellen aufgebaute LSI-SchaltungInfo
- Publication number
- DE1765632A1 DE1765632A1 DE19681765632 DE1765632A DE1765632A1 DE 1765632 A1 DE1765632 A1 DE 1765632A1 DE 19681765632 DE19681765632 DE 19681765632 DE 1765632 A DE1765632 A DE 1765632A DE 1765632 A1 DE1765632 A1 DE 1765632A1
- Authority
- DE
- Germany
- Prior art keywords
- cells
- cell
- corridors
- substrate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004020 conductor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 claims 2
- 241000190687 Gobius Species 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- SDIXRDNYIMOKSG-UHFFFAOYSA-L disodium methyl arsenate Chemical compound [Na+].[Na+].C[As]([O-])([O-])=O SDIXRDNYIMOKSG-UHFFFAOYSA-L 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 78
- 230000006870 function Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000003068 static effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 102000009027 Albumins Human genes 0.000 description 1
- 108010088751 Albumins Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000251730 Chondrichthyes Species 0.000 description 1
- 235000008694 Humulus lupulus Nutrition 0.000 description 1
- 244000025221 Humulus lupulus Species 0.000 description 1
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 1
- 101001037299 Lathyrus sativus Bowman-Birk type proteinase inhibitor 3 Proteins 0.000 description 1
- 101150012957 TRMU gene Proteins 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 230000027455 binding Effects 0.000 description 1
- 238000009739 binding Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000009416 shuttering Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000010618 wire wrap Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
CQ CtCO- # . . v
Aus Einheitszellen aufgebaute LSI-Schaltung
Die Erfindung betrifft eine aus Einheitszellen aufgebaute LSI-Schaltung
(integrierte Großschaltung)·
Der Aufbau elektronischer Anlagen auf 8ystem4ind/oder Untersytemebene
unterliegt seit dem Aufkommen der LSI-3chaltungstechnik
einem radikalen Wandel bezüglich Leistungsfähigkeit,
Zuverlässigkeit und konstruktiver Praxis· Mit "LSI-Schaltungstechnik"iGt
dabei eine Schaltungs- und Herstellungstechnik gemeint,
bei der mehr und mehr Schaltungselemente in oder auf dem
gleichetj Plättchen oder Substrat angebracht v/erden, so daß die
funktioneile elektronische Komplexheit einer solchen Anordnung der ganzer Systeme oder Untersysteme nahekommt, zum Unterschied
von elementareren funktioneilen Einheiten v/i ο logischen Schult»
ORIGINAL JNSPECTED 209816^0232
kreisen oder Gattern, Verstärkern und dergl.·
Die Anwendung der LSI-Schaltungsteehnik auf digitale Systeme v/ie
elektronische Computer verspricht beträchtliche Verbesserungen
hinsichtlich der Arbeitsgeschwindigkeit. Es sei in diesem Zusammenhang darauf hingewiesen, daß annähernd 99% des Platzes
oder Raumes in selbst dicht gepackten Computern, die nicht unter Verwendung des LSI-Prinzips aufgebaut sind, als Packraua und
für Verschaltungszwecke dient· Die räumliche Trennung zwischen den einzelnen Komponenten oder Bausteinen des Computers bedeutet
dabei eine ernsthafte Beschränkung hinsichtlich der Arbeitslose
hv/i η digke it. Eine deutliche Verbesserung hinsichtlich dieses
Problems ist von der Anwendung der LSI-Schaltungstechnik, d.h.
der Integration einer großen Zahl von Schaltungsbausteinen auf
^ einem einzigen Substrat zu erwarten.
Ein weiteres Problem bei herkömmlich, d.tu nicht nach der LSI-Schaltungstechnik
aufgebauten Computern besteht darin, daß die elektrischen Signale eine Vielzahl von GrenzflächenKzv/ischen
Computerelementen (z.B. Klemmenverbindungen, Lot- oder Schv/eißverbindungens,
Drahtwickelverbindungen und SteckvorbindungenÄf)
durchlaufen müssen. Wegen des bei der Herstellung solcher Ver-
2 G 9 8 1 C>
/ δ 2 $ 2
binduncen beteiligten, menschlichen Paktors ist die Zuverlässigkeit
dieser Verbindungen beschränkt. Andererseits ermöglicht die LSI-Schaltungstechnik eine serienmäßige Herstellung von Schaltunnsverbindungen,
wodurch sich die Verläßlichkeit entsprechend verbessert·
Die herkömmliche Zweiteilung der konstruktiven Aufgaben bei
digitalen Systemen zwischen dem Konstrukteur von funktionellen
oder Schaltungsbausteinen einerseits und dem Systemkonatrukteur
andererseits wird durch die LSI-Schaltungstechnik modifiziert,
wobei sich eine neue Trennung der konstruktiven Aufgaben ergibt, nämlich zv/ischen dem Serienhersteller einerseits und sowohl dem
Pausteinkonstrukteur als auch dem Systemkonstrukteur andererseits.
Siel der Konstruktion von LSI-Computeranlagen ist es, .mit möglichst
wenigen LSI-Sinheiten auszukommen, die vorzugsweise sämtlich
vom gleichen Typ sind (um die Kosten sowie die Anzahl unterschiedlicher Teile möglichst gering zu halten), XJm jedoch dieses Ziel
nu erreichen, muß man in einer LSI-Sinheit möglichst viel funktionelle
Kapazität unterbringen. Dies erfordert eine optimale Ausnützung des LSI-Packungsraumes (d.h. der Schaltungsfläche) hinsichtlich
sowohl der Auslegung der Schaltungselemente als auch der Verschaltung auf Systemebene. Bine optimale Ausnutzung der
?098 1 6/0292
Schaltungsflache (und damit eine optimale funktionelle Kapazität
der LSI-Einheit) läßt sich nur durch intensive Zusammenarbeit
des Serienherstollers, des Bausteinkonstrukteurs und des Systemkonstrukteurs
erreichen.
Die bestmögliche Ausnutzung der LSI-Schaltungsfläche isb durch
die Kach-Maß-Methode (Custom-Methode) gewährleistet, wobei die
W einzelnen Funktions- oder Systemkonstruktionen sowohl-hinsichtlich
der Auslegung der Schaltungselemente als auch hinsichtlich der metallischen Schaltungsverbindungen jeweils "nach ."'aß'j d.h.
entsprechend den jeweils schaltungsmäßigen Erfordernissen entworfen
werden. Dies setzt jedoch voraus, daß für jeden neuen Funktions- oder Systementwurf ein neuer Satz von Fabrikationsmasken
konstruiert und hergestellt werden muß. Derzeit sind dio
Hosten eines neuen Fabrikationsmaskensatzes für jede neue 131-Dinheit
so hoch, daß sie nur bei Groß auf tragen, nicht dagegen
bei Klein- oder Einzelaufträgen tragbar sind.
line andere Möglichkeit der Bewältigung der konstruktiven Aufgaben
der LSI-Sehaltungstechnik ist die sogenannte iJtandardschablonen-LIethode
(!,Taster-SIice-He thode) . Dabei verteilen sich
die Kosten der Fabrikationsmasken auf die verschiedenen Funkuiona-
BAD ORIGINAL
209816/0292
■;■ : : ;■■■ - ■'; 1785832 ; '.
oder Systementwüriffe,, mit Ausnahme der für die !.Ietalllslerung
d/h. beim letzten Tfcrfälirensseliritt der Herstellung verwendeten
;:aske oder Masken. Das heißt, es werden bei gegebener Auslegung
der Schaltungselemente für ge den Funktionsentwurf die -gleichen
Staödardschablonen-Fabrikationsmasfcen wie Diffusions- und Isolierungsmasken
verwendet, während -fun? Vjeden neuen oder andersartigen
Entwurf andere Metallisierungsmasken benotigt werden,
Ss liegt also die Auslegung der Sehaltungskomponenten fest und . ~
lediglich das Metallisierungsmuster wird für -^©den neuen Λην/endungsaweck
nach Kaß entworfen. Der Erfolg dieser konstruktiven Methode hängt davon ab, ob mit einer gegebenen Auslegung der
Sclialtungselemente eine angemessene Anzahl ■ unterschiedlicher.
Anwendungsmüglichkeiten mit ausreichender funktloneller Ivomplerrheit
oder Vielseitigkeit erzielt werden kann.VcOs ist daher wichtig, daß die Schaltungselemente so ausgelegt werden, daß nicht m
nur die verfügbare Schaltungs- oder Substratfläche'möglichst
gut ausgenutzt sondern auch die ganze Anordnung hinsichtlich der
Höflichkeit der Realisierung unterschiedlicher Punktionen durch,
onbcprecliendes Vor Gehalten ausreichend flexibel gestalte t vrird.
■?.oi der■ MtimdardGchablorjon-IiGth.ode werden im allgemeinen di-e
uchaltungceleinente so ausgelegt oder organiaiert, daß sieh eine
BAD ORIGINAL
201016/0292 ?0 ■;■■■■■■■
1TS5632
Anordnung von im. wesentlichen iäeBtisehen Schaltuncszellen
(die in Standardausführung ausgebildet sein können) ergibt.
Diese Zellen können als Bausteine mit1 fester oder veränderliche!·
funktioneller Identität angesehen werden. .3ine identitätsfesbe
Zelle kann beisplelsweisejsiini IFOE-Gatter sein,' wobei 3ede neue
Anwendung durch entsprechend unterschiedliche Torschaltung der Gatter in der Anordnung sich ergibt· Sine solche Anordnung mit
™ identitätsfesten Zellen ist? U9TSm nicht zufriedenstellend, da
sie in ihrer konstruktiven Flexibilität beschränkt und in der
Ausnutzung der Substratflache mangelhaft ist. Sodann ist die
konstruktive Flexibilität dadorcli.beschränkt, daß für die IHrfüllung
der SystemfunktioneB in diesem Fall nur i'OR-Gatter vorv/endet
werden können· Ein weiterer Stängel besteht darin, daß
in vielen Fällen nicht alle Eingänge eines Gatters verwendet
werden, so daß die von nichfererwenideten Gattereingangselenenter]
eingenommene Fläche Unnötig "rergeadet wird· Außerdem lassen sich
mit einer Anordnung aus idemfeitätsfesten Zellen bestimmte ochaltungsfunktionen,
beispielsweise tastbare Flipflops, nicht realisieren.
Dagegen bietet die identitätsreränderliehe Zelle eine solche
Flexibilität hinsichtlich der Spezifikation der ^ fraktionellen
,BAD ORIGINAL
209 81 G/0-292 —~
Identität einer Zolle, einer Zellenfpmppe, der Teile einer Zelle
8ov.de verschiedener Kombinationen dieser Elemente, daß die funktionelIe
Komplexität der gesamtifen Anordnung stark vergrößert
wird· Ss ist dabei jedoch äußerst γ/ichtig, daß eine Zelle zur
Verfügung steht, bei der die Sttbstr atf lache gut ausgenützt ist
und die ausreichend vielseitige Anwendung/mit genügend funktioneller
Komplexität ermöglicht, so daß ihre Kosten gerechtfertigt
'■■■■■■■ ^
sind·
Die Erfindung bezieht sich daher in einem ihrer Aspekte auf eine
Anordnung von auf einem Substrat angebrachten Schaltungszellen, die in einer lioordinatenmatrix von Zeilen und Spalten ausgelegt
sind· Jede dieser Zellen kann eine Anzahl von Halbleiter gebieten
eines ersten■ Leitungstyps enthalten, die in eine Oberfläche des
Substrats aus Halbleitermaterial des anderen Leitungstyps eindiffundiert sind· Die jeweils benachbarten »Zeilen der llatrix
sind voneinander beabstandet, so daß ζτ.ά sehe η ihnen Laufbahnj?lachen^frebildet
werden. Sine auf dem Substrat angebrachte ΓIeIn?-
schicht—Leiteranordnung enthält eine erste Leiterschicht, die
eine εν/exte Le it er schicht überlagert und von dieser durch eine
Isolier senicht getrennt ist·
BAD
09016/0232
Gemäß einer AusführungGform der Erfindung enthält die
Zellenanordnung eine Gpeiseleitung, die mindestens teilweise in der ersten Leiterschicht enthalten und so angeordnet ist,
daß sie den ixiügk&her&üYäer Anordnung in Serientinenwindungen
folgt.
Gemäß einer weiteren AusführungGform der Erfindung ist eine Anordnung
der obenbeschriebenen Art vorgesehen, bei der in der ersten Substratfläche mindestens ein Gebiet aus Material des
K eri"iU ore.
ersten Loitungstyps unter einem derYlLdftJK5kli#o» ausgebildet ist,
um die Überkreuzung von Leitern zu realisieren. Dieses "mindestens eine" Gebiet dient daher zum selektiven Anschluß an läiigs
des betroiTeudonyt>oUa?it**ft3 geführte Leiter durch entsprechende
Zugangsöffnungen in der Isolierschicht (die an sich bekannt six-.d)
Gen/.'ß einem anderen Aspekt der Erfindung, der sich auf eine LjI-AnOrdnung
von ein gemeinsames Substrat teilenden Zellen bezieht, enthält jede Zolle Mindestens % drei gitterisolierte lreldefj?o>tbn.uelcnento
mit jeweils einem Gittorgebiot, das von einen durch ein ^uellengobiet und ein Abflußgobiet gebildeten ntromiührendon
Kfuial isoliert ist. Das erste der Pauelemente hat eine verhältnismäßig
große Transkonduktanz (Übertragungsle ifc\vert)gm, so d.-iß e;
BAD ORIGINAL
209816/0292
- -9- " .■;■■ :;
ο ich ('piapielsv/eiüe für die Verwendung als Inverter in digitalen
Anwendungen der Zelle eignet. Das zweite Bauelement hat eine
verhältnismäßig kleine Transkonduktanz ,gm, so daß es sich als
Last xür die Inverter ρ lernen te eignet. Das dritte Baue le mont hat
ein ο. bail's konduktanz Sm mittleren Wertes, so daß es sich als
■übertracings--oder- Koppelelement in sowohl dynamischen als auch
statischen Logikanwendungen eignet. ·
gon, in denen gleiche Teile mit gleichen Bcaugs-
i'.eieh-en bezeichnet sind, zeigen:
i'ig. 1 das 3c halt s ehe ma der erfindungsgemäßen Standard- oder
Sinheitszelle unter Verwendung konventioneller üchalt-
symbole;
Fig. 2 das Schaltschema der Sinhoitszelle nach Fig. 1 bei Ver-
Fig. 2 das Schaltschema der Sinhoitszelle nach Fig. 1 bei Ver-
schaltling als Inverter;
Fig. 3 das ochaltschoma der Einheitszelle nach Fig. 1 bei Vor-'
Fig. 3 das ochaltschoma der Einheitszelle nach Fig. 1 bei Vor-'
schaltung als zv/e!eingängiges Logikgatter;
h'ij-φ 4 das Schalt schema einer einbitjjigen" Verzögerung s stufe
oi.rion dynamischen uchieDoregisters;
Fig. D ein ZoIt1StG nor diagramm für das Schieberegister nach
I1VLr,« G das }\1οο1:ίΚϊ halt schema des erfindungsgemäßen Vorschaltungs-
<lppn Li.il-Anordnung; .
BAD ORIGINAL
200816/0292
Fig. 7 eine Grundrißdarstellung von vier Zellen der JoI-Ai.Ordnung
nach Fig» 6 unter Voranschaulichung der erfindungsgcraäßen
JSinheitsselle;
Fig. 8 einen Schnitt entlang der Linie U-M1 in Fig. 7;
/U/i/ / Ui j/
Fig. 9 oin -'Jchalb schema, das den\]lrijttb&e<& in einer dynamischen!
Logikanordnung veranschaulicht j
Fig. 10 das Blockschal·tschema einer dynamischen I.or;i.kan Ordnung
Fig. 10 das Blockschal·tschema einer dynamischen I.or;i.kan Ordnung
gemäß einem v/eiteren Aspekt; der !Erfindung; und
Fig. 11 ein Zo it.st euer diagramm für die dynamische logikanord—
nung nach Fig. 10.
Die Ür findung läßt sich mit gitterisolierten I-'o lde ff e lit bauelementen
beliebigen Leitungstyps, die ein gemeinsamen »'Jubsbrat
aus einejm geeigneten r.Iaterial wie Glas, Saphir, Hai bleib ermai;r.M?i <
fe und dor^-,1. teilen,realisieren. Im vorliegenden Fall v/erdoii l.oißl>ielcv/eise
gitter isolier te Feldeffektbauelemente ,des "otall-Oryd-Falbleiber-'Pyps
(MOG) vom p~Leitungstyp (p-I.IOo-rauolo :oi te)
verv/endot. Als 1$& Halbleitermaterial kann ein beliebiges derjenige]'
H'utorialien, die allgemein für die Her stellung von ,:;i. b-·
borinolior bon Feldeffektbauelementen in der :ra Ib leiter? te chn ii:
vorv/endob v/er den, dienen. Im vorliegender: Fall ic-t no is ie Inv/ej.no
voranijgeüobat, daß sämtliche Halbleitermaterialien, außer
andoiT. angegeben, aus oiliaium bosbehen.
BAD ORIGINAL
209816/0292
Pin» 1-seist dag Schaltschema der erfindungsgomäßerj standardodor
!inhcitszelle 50 unter Verwendungkonventioneller
Jr.vh'iltGynbole. Die ^Inheitssolle 50 enthält zwei p-UOrj-Bäuelementc
20'mid 21, die aufgrund .ihrer verhältniomüßig großen Transkon-■'
.!.»ilrtan« (gm) oich als Invert er elemente eignen. Ferner enthält die
"eile 50 ein dritten p-I,iO3-£auclGient 22 nit verhältnismäßig
kleiner Trmu^onduktans (ßm). Daß p-I.IOG-Eauelernent 22 kanu als
1 ante lerne?" t Tür die Invertere lerne nte 20 und 21 verwendet werden· (|
Das vierte p-HOü-Bauelement 2^j das eine Trannkond'iktanö (c;a)
nittlerojr'/ertcG hat, kann als Übertraßungs- oder.-Koppelelement
in 307,'ohl dynamischen als auch statischen Logikamvendungen dienen.
Jedey der p-"OS-Bauelemente hat einen Kanal oder LeitungGv:o,r;,
der an reinen runden durch ein Quellengebiet und ein Abflußrebiet
(für die bauelemente 20, 21 und 22 durch angehängte Kleinbuchr'taoen
s bzw. d bezeichnet) begrenzt ist. Bei spie Isv/eise hat das
ρ-"Ο3-Γ;υιοIonent 22 ein Quellengebiet 20s und ein Abflußgebiet
2Od, *.vobei diese Bezeichnungen auf der normalen Anwondunr; der
r-auo lernen te'..20, 21 und-22 beruhen, jedoch die Beseichnunren für
•Quelle und Abfluß, . j en ac hdem ob das Bauelement als Quellen folger
oder in Quellenschaltung arbeitet, untereinander austauschbar sind. Da -das p-I.IOS-Bauelement 23 normalerv/eise.als übertragungs-
209 8167 0 29
gatter verwendet wird, sind das Quellengebiet und das Abfluß-
gebiet in Fig· 1 lediglich durch die Bezugsnummern 26 und 27
bezeichnet. Außerdem hat jedes p-MOS.-Ba.ue lerne nt ein Gittergebiet,
das den betreffenden Kanal überlagert und von ihm durch eine verhältnismäßig dünne Isolierschicht isoliert ist. Das Gittergebiet
ist jeweils durch den angehängten Kleinbuchstaben g bezeichnet. Beispielsweise ist das Gittergebiet des p-MOS-Bauelements.
20 mit 2Q_g bezeichnet.
Die Einheitzelle 50 hat zwei unbedingte funktioneile Kontaktpunkte
24 und 25. Der Kontaktpunkt 24 stellt eine unbedingte oder
feste Vorbindung der Quellengebiete 20s und 21s dar. Der Kontakt
25 stellt eine unbedingte oder feste Verbindung des Quellengebiets
22s und des Quellen-Abflußgebiets 26 des p-MOS-BauelerneDts
23 dar.
ferner sind eine Anzahl von bedingten oder wahlweise Kontaktpunkter]
I-I3 vorgesehen. Die bedingten Kontakte 3 und 9 sind
den unbedingten Kontakten 24 bzw. 25 zugeordnet. Dio beding tor;
Kontakte 4 und 5 sind den Abflußgebieten jffifi 20 d bzw..2Id zugeordnet.
Der bedingte Kontakt 8 ißt dem Quollec-Abflußcebict ^7
jog p-"Orj-:\-uielenonts 23 zugeordnet. Die bedingten Kontakte 1, 2,
BAD ORIGINAL
2 09 81 $/0292
176563?
: 20g ... ■ ■ 6 und 7 sind den GittergebietenVÄIi, 21g, 22g bzw. 23g zugeordnet.
Die restlichen bedingten Kontakte 10, 11, 12 und IJ dienen zum
Anschluß der Zelle 50 an verschiedene Speiseleitungen. Beispielsweise
dienen die Kontakte 12 und 1J5 zum Anschluß an Masse Grd
> bzw· an die Stromversorgung Vdd, während die Kontakte 10 und 11
- ■■ ;'
ί sum Anschluß an zwei Taktsignalleitungen 01 bzw. 02 dienen·
Bin weiterer fester oder unbedingter funktioneHer Anschluß 28
verbindet das Abflußgebiet 22d mit der mit Tdd bezeichneten Speiseleitung.
Die Einheitszelle 50 eignet sich zur Verwendung als identitäts-
; veränderlicher Baustein in einer LSI—Anordnung zur Realisierung
gewünschter digitaler Systeme wie Addierer, Schieberegister,
Zähler und anderer Logikschaltsysteme« Um ein gewünschtes System
au realisieren, gibt der Konstrukteur der Einheitszelle, einer
Gruppe von Einheitsze Ilen, Teilen von Einheitszellen oder beliebigen
Kombinationen dieser Elemente eine funktioneile Identität, indem er die elektrischen oder funktioneilen Anschlüsse der
bedingten oder wahlweisen Kontakte 1-1J5 spezifiziert. In Fig. 2,
und 4 sind einige Beispiele funktioneHer Identitäten, die der
Einhcitszelle oder mehreren Einheitszellen oder Teilen derselben
9810/0292
-IA-
erteilt werden können, veranschaulicht, wobei die Speisespannung
für die p-MOS-Schaltungen mit j($$Q. -Vdd bezeichnet ist. ·
Durch Verwendung des Inverter elements 20 in Verbindung mit dem
Lastelement 22 kann der Einheitszeile die Identität eines Inverters
gegeben werden« Dies ist in Fig« 2 für-statische Logikanwendungen
dadurch veranschaulicht, daß die Leitung 30 die bedingten Kontakte 3 und 12 verbindet, die Leitung 31 die Kontakte
4 und 9 verbindet und die Leitung 32 die Kontakte 6 und
verbindet. Die FunktionstabeHe in Fig. 2 gibt die Funktion der Schaltung bei dem Kontakt 1 zugeführtem Eingangssignal A und
von entweder dem Kontakt 4 oder dem Kontakt 9 abgenommenem
Ausgangssignal Cs wieder. Und zwar ist,wenn das 3ingangssignal A
den hohen Pegel (H) hat, das·Ausgangssignal Cs auf dem niedrigen
Pegel (L). Beispielsweise kann der Pegel L dem Potential -Ydd und der Pegel H dem Potential Grd entsprechen. Umgekehrt ict,
wenn das Eingangssignal A niedrig (L) ist, da3 Ausgangosignal
Cs hoch (H). Für statische LogikanwendungeD ist die Leitung 01
an eine statische Gleichspannung, z.B. entweder die Leitung -7dd oder eine andere geeignete negative Spannung angeschlossen. Die
in diesem Falle nicht verwendeten p-KOG-Bauelernente 21 und 23
können in Verbindung mit anderen Sinheitzellen der Anordnung
für die Realisierung anderweitiger Funktionen verwendet werden.
209816/0292 bad original
Für "dynamische Logikanwendungen sind mittels einer weiteren leitung 33 die Kontakte 6 und 7 verbunden. Die Taktsignalleitung
01 wird jetzt statt mit einer statischen Gleichspannung mit einem
■ ■ ■ ■ . . ·
Taktsignal gespeist, und das Ausgangssignal kann entweder vom jk^Sü
Kontakt 8 oder vom Kontakt 9>
jenachdem ob das Bauelement 23 benutzt wird, abgenommen werden. Auch in dissem Fall erfüllt die
Anordnung die Funktion eines Inverters. .
Fig. 3 zeigt eine weitere exemplarische fraktionelle Identität
für die Sinheitszelle, die in diesem Falle als zweieingüngiges Logikgatter ausgebildet ist. Wie in Fig. .2 sind die Last- und
Übertragungselemente 22 und 23 durch die Leitungen 32 und 33
verbunden. Die Leitung 31 hat jetzt eine zusätzliche oder EiIfsleii;ung
yXy um auch den Kontakt 5 mit dem Kontakt 9 zu verbinden.
'.Viederum: verbindet die Leitung 30 die Kontakte 3 und'12. ".Viederun'für
statische Logikanwendungen ist die Leitung 01 mit einer
statischen Gleichspannung, die entweder Vdd oder eine andere
"Toeinnete Spannung sein kann, verbunden. Die 13 in gang s sign ale A
■uid"-Γ<
cird-'dor'-ilontakten 1 und 2 zugeführt und das statische
UiGg^rc-'Ci^nal Cs wird vom Kontakt 9 abgeronmen. Die der Fi^. 3
'ci^ofunte 7unkti.onstabe.lle-gibt"die Schaltunssfunlction wieder.
Yd :r::nr iot, wei.n eines der ülingangssignale A oder B niedrig
BAD 2 0 98 16/0292
(L) ist, das Ausgangs^ignal Os hoch (H). -,Venn dagegen beide
Eingangssignale A und B hoch (H) sind, ist das Ausgangssignal Cs iriedrig (L). Ferner ist, wenn beide Eingangs signale. A und B
niedrig (L) sind, das Ausgangssignal Cs hoch (H). Ordnet man die Einärgrößen 1 und O den Pegeln H bzw· L zu, so erfüllt die Schaltung
die Funktion eines HAND-Gatters· Ordnet man dagegen umgekehrt
die Binärgrößen 1 und O den Pegeln L bzw. H zu, so erfüllt die Schaltung die Funktion eines KOR-Gatters. -
Die bedingten Kontakte 6 und 7 können beide an entweder die Leitung
#L oder die Leitung 02 oder aber getrennt an diese beiden
Leitungen angeschlossen werden. Ferner ist die Leitung 33 UD"~
nötig, wenn das Bauelement 23 nicht verwendet werden soll, wie es bei den meisten statischen und einigen dynamischen Logikanwendüngen
der Fall ist. Für eine typische dynamische Logikanwendung,
wo das Bauelement 23 benutzt wird, kann man entweder das Ausgangssignal
Cd oder das Ausgangssignal Cs verwenden·
Zur Erfüllung dynamischer Logikfunktionen mit der Einheitszelle
wird mit Mehrphasen-Taktgabe für die Lastelemente und die übertragungselemente
gearbeitet, um den Informationsfluß zu steuern und gleichzeitig die Gitterkapazitäten eines nachgeschalteten
209 8 U/02 9 2
p-MOS-Bauelernents für? Zwecke der zeitweiligen Speicherung in
noch su beschreibender V/eise auszunützen. φ\?$ gerade für dynamische
Logikanwendüngen sind die MOS-Bauelemente häufig am besten
Geeignet, Die Schaltungen sind wegen des hohen Eingangswiderstands
der UOo-Bauelernente einfach· Ferner wird Energie oder Leistung
nur dann verbraucht, wenn das Taktsignal anwesend ist, so daß der Leistungsverbrauch geringer ist als bei gleichartigen statischen Logikanwendungen.
Die bilateralen Stromleitungseigenschaften der MOS-Bauelemonte,
d.h. ihre Fähigkeit, den Strom in beiden Eichtungen zu leiten,
und zwar insbesondere des i/bertragungsgatterelements 2;5, machen
es möglich, daß die Gitter kapazität der nächstfolgenden Logikfunktion
entweder aufgeladen oder entladen werden kann. i.Iit Hilfe !
von zwei Invertern, zwei Koppelelementen und zwei Talctgebern
Hißt sich eine Sinbit-Verzögerungsstufe eines dynamischen Schieberor;interc
roalisieren. Sine solche Einbitstufe eines dynamischen ;
.'Jchieberegiöters mit zwei Standardzellen 50a und 50b ist in ]?ig.4
goZiOigt. Dio Einheitszelie 50a ist als Inverter in der gleicher,
/oine T.7J.o dor Inverter nach Fig. 2 geschaltet. Ebenso ist die
vi.nhoitszclle 50b in'ähnlicher T.7eise als Inverter geöchaltet,
lU; Aursnahino der Tatsache, daß die Leitung 3>2 v/oggelasnoü iofc und
209816/0292
eine Leitung 35 <Ü5 Kontalcte 7 und 11 vorbindet. Auf diese /eise
kann der Inverter der Zelle 50a mit der Taktphase 01 und der Inverter
der Zelle 50b mit der Taktphase J2i2 resteuert werden. Die
Gittorkapazibät C-20b repräsentiert die Gitterkapasitäb dec
p-LIOS-Baue lernen ts 20b in der Zelle 50b, während die Kapazität
G-20c die Gitterkapazität der nächstfolgenden Stufe (nicht gesei^i
repräsentiert. Die Ausgang sklemme Cd der Zelle 50a ist mit der
Eingangsklemme 1 der Zelle 50t» verbunden. .
Fig. 5 gibt das Ze its teuer diagramm für das dynamische .Schieberegister
wieder. Um einen einwandfreien Informationsfluß zn gewähr leisten, haben die beiden Taktphasen niemals gleichzeitig
den I—Pegel (-Tdd). Ferner muß die Kapazitätsspeichcr ze itkonc barite
größer als das Zeitintervall zwischen den Hinterflanken von 01
und 02 oder umgekehrt, jenachdem welches am größten ist, sein.
Die kleinen Gtufen in den Signalverlaufen wW Xn + 1/2 und
Zn + 1 werden durch kapazitive Durchkopplung in den übertrarunr;sgatterelementen
23a und 23b beim Rückspringen des Taktimpulses
auf den II-Pegel erzeugt.
Die Arbeitsweise ist wie folgt: Das auf den L-Pegel umüchalter.dc
?,'ikbai.":r)nl 01 schaltet die Bauelemente 22a und 23a ein. Die
BAD
209816/0292
Git borkapazität 0-2Ob wird, wenn Zn den L-Pegel hat, über die
Bauelemente 23a und 20a auf den H-Pegel (Grd) aufgeladen oder,
v/enn Xn den Η-Pegel hat, über die Bauelemente 22a und 23a auf
den L-Pegel entladen. Das Taktsignal· 01 schaltet auf den H-Pegel
zurück und schaltet die p-MOS-Bauelernente 22a und 23a aus. Die
Information bleibt in der Kapazität C-20b gespeichert.
.Das Taktsignal 02 wechselt auf den L-Pegel· und schaltet die {|
Bauelemente 22b und 23b·ein« Die Umkehrung oder das Komplement
der in der Gitterkapazität G-20b gespeicherten Information wird
über das 'Übertragungsbauelement 23b zur Gitterkapazität 0-2Oc
übertragen. Das Taktsignal 02 kehrt auf den Η-Pegel zurück und
Gehaltet die Bauelemente 22b und 23bjft' ab. Die in der Kapazität
G-20c gespeicherte Information wird übertragen, wenn das Taktsignal 01 \7ieder auf den L-Pegel wechselt, Y/ährend einer vollen
Toriode eines Taktimpulses 01 und eines folgenden Taktimpulses·
02 wandert oder fließt~al30 die Information Xn mit einer 7erzögerun.j
eines BitintorVa^s vom Singang des Bauelements 20a der
rolle 5Ca sur Gitter kapazität 0-2Oc der nächstfolgenden'Stuf e.
Die in Γίβ· 2-5 vcranschaalichten funktioneilen Identitäten der
■TJinhoit-Gselle sind hier lediglich beispielsr/eise angegeben, und ca
können auch andere Identitäten den Z-eIlen sugewiesen werden.
■=...■."-„■-■. " BAD ORIGINAL
2Q981 δ/0292
Beispielsweise kann man mit der Stan dardze lie Schaltungen realisieren,
welche die EXKLUSIV-Jfä.yH0 ODBR-Funktion oder die
UoIV-OIWR-Funktion erfüllen. Andere realisierbaren Schaltungefunktionen
sind u.a. Flipflops vom Setz-Zurückootztyp sowie
tastbare Flipflops. Außer für solche digitalen Schaltung sf unkt ionen
kann die IDinheitszelle auch dafür verwendet werden, einen
linearen Verstärker zu realisieren.
In Fig. 6, 7 und Q ist die LSI-AnOrdnung, in der die Jinheiüsze'lle
verwendbar ist, gezeigt. Fig. 8 zeigt eine Anordnung aus vier der in Fig. 6 gezeigten Sinhoitzellen und dient dazu, die
p—JIOS-AnOrdnung sowie das Iletallisierungsschema für das sv;eioingängige
Logikgatter nach Pig. 3 zu veranschaulichen. In LM:;1,.6
sind die ^inhcitszellen der LSI-AnOrdnung in Koordinatenzeilen
und -spalten ausgelegt. Jede der Einheitnzellen trügt alο ersten
bestandteil ihres Bezugszeichens die Hummer 50. Der zweite Teil
dos Pozurszeichens bezeichnet den Ort der jeweiligen Zelle in
der Ha tr ix. Und zwar bezeichnet die Ziffer der ersten otello
die betreffende Zeile, während die Ziffer der zweiten Stelle die betreffende Spalte bezeichnet. Beispielsweise ist die lüinheitszelle
in der untersten Zeile und der am weitesten linken .jpalte mit 50-61 bezeichnet, wobei die "iffer 6 die sechste r'oilc
: v , BADORIGiNAL
209816/0292
und die Ziffer 1 die linkeste Spalte bezeichnet.
In einer bestimmten Zellenanordnung können ein oder mehrere
Zwischenräume übrigbleiben, die zu klein für eine Sinheitzelle
50 sind, diese übriggebliebenen Zwischenräume können mit speziellen
Zellen ausgefüllt werden und in Fig. 6 hat die LSl-Anordnung
solche anderen Zellen, beispielsweise die Zellen 51, 52* 53 und
54♦ Diese Zellen können beispielsweise zwei Inverterelemente und
ein Lastelement zur Verschaltung als zweieingängiges Logikgatter
enthalten, . ·
v Oberhalb der ersten oder obersten Zellenzeile befindet sich eine
Schneise oder ein Korridor 70--U Weitere solche Korridore 70-2
bis 70—7 befinden sich zwischen den verschiedenen Zeilen und unterhalb
der letzten oder untersten Zeile. Auf den Korridor flächen
70-2., 70-4 und 70-6 ist ein Metallisierungsmuster von Speiseleitunsen
angebracht, die serpentinenf örmig oder S-förmig durch die
lioOrdinatonanordnung geführt sind, so daß sie sämtlichen Zellen
sind. Zu diesen Speise leitungen gehörjfa eine Jj^SE Vdd-
;, eine Grd-Leitung, eine 02-Taktsignalleitung und zwei
01-Yaktsißnalleitungen. Die 01-Talct signal leitung en sind aus
cpätor im Zusaj'imenhang mit Fig. 7 zufcrläuternden Gründen jeweils
- ■.-■■■. / -
;V , BAD OBIQiNAU
209810/0202
an odor bei einer anderen Zellenzeile angeordnet. Die Korridore.
70-1, 70-3, 70-5 und 70-7 dienen allgemein für Zwecke der Verschal
tUDg der verschiedenen Einheitszerllen 50»
In einer Zeile am oberen RaDd der Ze Heizanordnung und in einer
Zeile am unteren Rand der AnordnuDg sind eine Anzahl von Kontaktgebicten
60 für die Rand- oder äußere Verschaltung zwischen der 131—Anordnung
und anderen Bauteilen vorgesehen. Obwohl die Kontakte 60 entweder diffundiert oder als Metallj£stege
ausgebildet sein können, sind sie für die ρ-MOS-AnOrdnung
vorzugsweise aus metal lis^jehem Material gefertigt. Einige der
Kontakte 60 können als T|z^gM^>Sfl|^^Eg IBingangs/Ausgangsaiischlüsse
der AnordnuDg verwendet werden, während andere dazu dienen, der Anordnung die verschiedenen Speise- und Steuersnannungen
zuzuführen. Zu diesem Zweck sind die 01-Taktsignalleitungen
jeweils an das mit 01 bezeichnete Kontaktplättchen angeschlossen,
während die 02-Taktsignalleitung an das mit 02 bezeichnete
Kontaktplättchen angeschlossen ist. Entsprechend sind die Vdd-Loitunp; an das mit Vdd und die Grd-Loitung an das mit
Grd bezeichnete Kontaktplättchen angeschlossen.
Unter Jedem der Korridore befindet sich jeweils eine Anzahl von
beabstandoben diffundierten Gebieten« Wie im einzelnen noch
. IAD ORI6INAL
209810/0292
or'iüutertworden wird, erfüllen einige dieser Gebiete unter
den"Korridoren 70-2, 70-4 und 1JO-S die doppolte Aufgabe eines
Quellen- oder Abflüßgebietes in einer Zelle sowie eines diffundierten
Anschlusses an die Sammel leiter anordnung. Andere der
diffundierten Gebiete, bezeichnet mit 43, unterqueren im Abstand
voneinander die verschiedenen Korridore, so daß Lelterkreuzungen
■ebildet werden. Die Zugangsöffnungen zu den verschiedener, diffundierten Gebieten sind im Abstand voneinander angeordnet, so daß W
die darüberliegenden metallischen Leiter zwischen ihnen in gewünschten
Anordnungen geführt werden können. - ,
Die Gorpentinenförmige oder S-förmige Samme Heiter anordnung für
die L3I-3cli;.iltung ist ein wichtiges Merkmal der Erfindung, indem
sie metallische Verschaltungen zwischen den Zellen legeedeiner
"eile und verschiedenen der anderen Zeilen ermöglicht, so-daß
dor höhere './iderstand und die größere Kapazität $φ£ diffundierter-1-oitergebiete
vermieden werden. ^Dßta^SGM Beispielsweise können
die Pollen in'der ersten Zeile mit den Zellen der vierten und
der fünften Zeile durdi lediglich metallische Leiter verbünden
v/er den, während die Zellen der zweiten Zeile mit den Zellen der
dritten: und der sechsten Zeile durch i$QZß&gä. lediglich metal-
-Ii cc lie Leiter, verbunden, wer den-können.
BAD
Fig. 7 und 8 zeigen konstruktive !Einzelheiten sowohl der
p-LOS-3inheitszellen als auch der Ge samt an Ordnung. Fig. 7 zeigt
in Draufsicht eine VierzeIlengruppe entsprechend den Zellen
50-13, 50-14, 50-23 und 50-24 der LSI-AnOrdnung nach Fig. 6. ..
Die Zelle 50-13, deren Bezugszeichen denen des Einheitszellen-SchaltSchemas
nach Fig. 1 entsprechen, wird zunächst anhand der Fig. 8, die einen Schnitt entlang der Linie M-M1 in Fig. 7 zeigt,
W beschrieben.
Die p-I.IOS-Mnbeitzelle 50-13 sowie die Sesam te Lol-Λη Ordnung sind
auf einem η-leitenden Halbleitersubstrat 40 angebracht (Fig. 8)·
Durch eine Anzahl von beabstandeten p-Gebieten, die in die eine Oberflüche des Substrats 4-0 eindiffundiert sind, werden die
p-I.rOfj-Bauelemente sowie p-Anschlußleiter (p-Tunnelanschlüsse)
gebildet. Beispielsweise bilden in Fig. 8 die diffundierLen
p-Gebiete 2Od und 21d die Abflußgebiete der p-i:OS-Bauelemente
20 und 21, während das p-Gebiet-24 ein gemeinsames Quellengebiet für die p-I,I0S-3auelemente 20 und 21 sowie einen unbedingten oder
festen elektrischen Anschluß dieses Gebietes bildet. Der Zwischenraum
zwischen den p-Gebieten 2Od und 24 sowie der"Zwischenraun zwischen den p-Gebieten 21d und 24 bilden die Kanäle oder
Leitungswege. der p-i.IOS-Baüe lernen te 20 und 21.
BAD ORIGINAL
209816/0292
Eine
verhältnismäßig dicke (z.B.ijÄ) Isolierschicht 41,
z.T.. aus Siliciumdioxyd, befindet sich über dem diffundierten
; Oberflächengebiet des Substrats 40. In der Oxydschicht 41 sind
, eine Anzahl von Zugangslöchern oder -durchbrüchen vorgesehen,
welche die Kanäle der Bauelemente sowie einen Teil oder Teile
der verschiedenen diffundierten p-Gebiete freilegen. Bei der
ν EinheitszeTle 50-13 bilden diese Zugangsöffnungen die in Fig.
i gezeigten wahlweisen oder bedingten Anschlußpunkte bzw. Kontakte, m
i .'- ■ ■ '■■■■■
4 so daß sie mit den entsprechend gleichen Bezugszeichen bezeichnet
I sind. Bei den p-MOS-Bauelementen 20 und 21 sind die Zugangsöff-
I nungen 4 und 5 über de.η Abflußgebieten 2Od bzw. 21d angeordnet,
s so daß sie einen Teil dieser Gebiete freilegen. Die Zugangsöffnun-
I gen 1 und 2 befinden sich über den Kanälen der beiden Bauelemente.
■. Innerhalb der Öffnungen 1 und 2 über dem Substrat 40 befinden
sich verhältnismäßig dünne (z.B. 1000 Ä) Schichten 42 aus Oxyd,
i welche die Gittergebiete 20g und 21g bilden.
Die anderen' p-MOS-Bau-e lerne nt e 22 und 23 sind in entsprechender
V/eise im n-oubctrat 40 ausgebildet. Diese beiden Bauelemente
teilen ein gemeinsames p-Gebiet 25, das dem unbedingten oder
festen Anochluß in Fig. 1 entspricht.
2 0981 S/029 2
Bei in der LSI-AnOrdnung eingebauter iDinhcitszelle sind
die effektive Beweglichkeit oder Mobilität jjftjU der Ladungsträger,
die Dielektrizitätskonstante £ des Gitterübertragers und die
Dicke T des Gitter isolators für sämtliche p-MOS-Slemente gleich,
so daß die franskonduktanz gm für jedes p-MOS-Element gleich der
Breite dividiert durch die Länge (^) des betreffenden Kanals ist.
In Fig* 7 sind diese Abmessungen 1 und w, die für jedes ρ-ΙύΟΰ-Element
entsprechend definiert sind, beispielsweise für den Kanal p-HOS-Baiielements 20 angegeben« Und zwar ist die Länge 1 der
Abstand zwischen den p-leitenden Abfluß- und Quellengebieten 2Od
und 24, während die Breite w die Abmessung quer oder rechtwinklig
zur Länge ist· Diese Kanalabmessungen w und 1 und folglich die
Transkonduktans gm der einzelnen p-HOS-Baue lernen te werden durch
die während der Herstellung der Anordnung verwendete Diffusionsfe
maske für die p-Gebiete bestimmt. Und zwar werden auf diese ./eise
die Trranskonduktanzen gm der p-MOS-Inverterelemente 20 und 21
dadurch, daß man w groß und 1 klein macht, groß gemacht, v/öhr end
die IrauskoDduktanz gm des p-MOS-Lastelernents 22 dadurch, daß
man die Eanalabmessungen 1 und w relativ größer bzw· kleiner
macht, klein gemacht wird.
Der Korridor 70-2 zwischen den Zellen 50-13 und 50-14 der ersten
Zeile und den Zellen 50-23 und 50-24 der zweiten Zeile bildet
2Q9816/02S2
einenZugang z\x den einzelnen Zellen von den verschiedenen Speiseleitern
01, 02, 7dd und Grd, welche die dicke Oxidschicht 41
über lagern und lungs des Korridors geführt sind· Diese Leiter
„bestehen im allgemeinen aus IUe tall z.B. Albumin ium. Die Leiter
Ydd, Grd und 02 sind in die einzelnen Zellen eingebracht, indem
3ie durch die Zugangsöffnungen die darunterliegenden diffundierten
p-Gcbie te kontaktieren und dadurch überkreuzungsverbindüngen
'bilden. So kontaktiert die J$aä Vdd-Leitung das p-Gebiet 28 über . M
di2 rugnügsöffnung-38, die Grd-Leitung das p-Gebiet 46 über die
Zugargsöffnung 44 und die 02-Leitung das ^-Gebiet 47 über die
Γ-uganGsöffnung 45· In der Zeichnung sind die. Zugang α Öffnungen 43,
44 und 45 scliraffiert dargestellt, um eine elektrische Verbindung
oder einen elektrischen Anschluß anzudeuten. Die p-Gebiete 28,
46 und 47 verlaufen unter dem Korridor 70-2 und sind dec Ιϋχη-heitssellen
50-13 und 50-23 gemeinsam. 3s hat also in jeder Zelle
- - ■ ■ ■ - i
das p-I.'Ohj-Pauelement 22 Anteil am gerne ins anen p-Gebiet 28. ^
Jede Zolle hat Zugang zur 01-Leitung, da an je der Zelle eine 01-Icitung
rorbeiläuft, und zwar verläuft in Fig. 6 die oberste
^1-leitui.f; angrenzend an die Zellen der ersten ZeiIe, während
die iinterste 01-Ioitung angrenzend an die Zellen d.er -zweiten
Zeile verläuft. Die 01-Leitungen können daher durch entsprechende
BÄD ORIGINAL
209818/0292
.Metallisierung an die gewünschte Zugangsöffnung einer Zelle
ohne Verwendung diffundierter p-Gebiete angeschlossen werden.
Die weiteren p-Gebiete 48, die unter dem Korridor 70-2 verlaufen, unterkreuzen die Speise leiter, um die Zellen der ersten
Zeile mit den Zellen der zweiten Zeile zu funktionellen Systemen
EU vorbinden. V/ie man in Fig. 6 sieht, sind diese zusätzlichen
™ p-Gebiete 48 an verschiedenen Stellen längs der Korridore 70-2,.
70-4 und 70-6 sov/ie in bestimmter Verteilung längs der Korridore
70-1, 70-3, 70-5 und 70-7 angeordnet.
Die Zelle 50-14 der ersten Zeile in Fig. 7 hat ein exemplarisches
Iletallisierungsmuster für das ζ /eieingängige Lo-jikgatter
nach Fig· 3· Die durch ausgezogene Linien dargestellten metallischen
AnschlußIeiter tragen die gleichen Eezugszeichen wie in
Fif> 2, so daß eine weitere Beschreibung sich erübrigt.
Die Lrjl-ochaltunrsanordnung kann nach irgendeinem geeigneten
Vorfallren hergestellt v/erden. Bei einem typischen Verfahren v/erden nur vier Pabrikationsmasken verwendet. Die erste -Maske
dient zum 3indiffundieren der p~Gebiete in das n-loitende Gubs
tr at. Godai.-n wird auf der die diffundierten p-Gobiete cuthal-.-Gubctratobcrflache
eine relativ dicke Oxydschicht anr;e-
BAD ORIGINAL
20981 S/0292
bracht.. Das ach. werden mittels der zweiten llaske durch Vfegätzen
des Cbryds die öffnungen gebildet, welche die p-Gebiete und die
Oibtcrgobicte freilegen» üodann wird die Anordnung: mit eineia
dünnen Oirydbelagbeschichtet. Mittels der dritten LIaske wird
die -dünne Cöqrdschicht in den p-Gebiet-^ugangsöffnungen weggeätzt.
Schließlich werden mittels der vierten Kaske die Gitter-Quellen-
Abj-Ufr/
und l^tLW/a^-iietallisierungen sowie die Iletallisierungsverbindun-
und l^tLW/a^-iietallisierungen sowie die Iletallisierungsverbindun-
gen der .p-IiOSÄSlement.e und p-Überkreuzungsgebiete gebildet. Für M
den "otallisierungsschritt kann eine beliebige Anzalil von I.Iasken
vorweDdet v/erden. Beispielsweise können kritische For schaltungen
v/ie Tiuellen-, Abfluß-, und Gitterkontakte sowie feste irGtallanochlüsse
mittels einer ersten festen Metallisierungsmaske hergestellt
werden.
Gemäß einem weiteren Aspekt der Erfindung werden die unteren
Grenzen des Eaktgeberfrectuenzbereichs für dynamische Logikanwendungen
erweitert» In Fig» 9 ist das Grundschaltschema einer I-.-Oo-Anordnung
für dynamische logikanweηdüngen gezeigt. Die mit -HvFO
bezeichnete Information ist der Quelle bzw. dem Abfluß 27 eines
üb-.'rtrar'junßGgatterelements 25 zugeführt. Das .Taktsignal 01 schaltet
das Übertragungsgatter 2j5 ein, so daß die H1TO über seinen
Kanal zu einem p-I.-03-Inverterelement 20, geschleust wird· Y/ährend
BAD ORSQINAU
20S8'16/Ö292 (
der Zeitintervalle der Abwesenheit des Takt Signals 01 wird die
ITi1O in der Gitter kapazität 0-20 des Gitters 20g gespeichert.
Die Speicherzeitkonstante in einer ρ-ί IQS-LSI-An Ordnung ist eine
Funktion der Ableitung des pn-CTbergangs zwischen dem Quellen/
Abflußgebiet 28 des Bauelements 23 und,dem η-Substrat. Diese
Ableitung ist durch den Widerstand R zwischen Quelle/Abfluß 28
und Hasse angedeutet. Im allgemeinen gilt, daß, Je größer die
Fläche des pn-ü'bergangs ist, desto kleiner der 'Jiderstand H
und desto kurzer die Speicherzeitkonstante sind» Vorzugsweise
sind daher sämtliche Verbindungen zwischen dem Ausgang eines
Übertragungsgatterelements und dem Gitter eines Inverterelements
durch einen metallischen Leiter statt durch ein diffundiertes
Gebiet realisiert»
Jedoch ist es bei einer LSI-Anordnung nicht immer möglich,
metallische Leiterverbindungen zu verwenden, da Überkreuzungsverbindungen
er.f order lieh sein können. Das in Fig. 10 und im Ze its teuer diagramm nach I'ig» 11 veranschaulichte !.I-'rkiaal· der
Erfindung erweitert die untere Taktgeberfrequenzgrenze-, indem
vonVder ersten Saktgeberphasei^fcqf-e» zu^^idßöir zweiten Talctgober-
rein metallische "/erbindungen verwendet werden, während diffundierte Verbindungen, wo erforderlich nur von Liüufei,
·' BAD ORIGINAL
209$16/0292
-.31 -
der sv/ei ten Taktgeberphase nach Stufen der ersten Takt geber phase
verwendet werden. Außerdem wird die Zeit zwischen dein Ende der
zweiten Taktgeberphase und dem Ende der ersten Taktgeberphase
niiiinalisiert. ./ie in Pig. 10 und 11 $$xk beis-pielsweise gezeigt,
sind die Ausgänge der Stufen 80 der Takt geber phase 01 über
Petal Iverbindungen jß\ 31 an die Eingänge der Stufen 82 dor Takt-.eborphaoe
02 angeschlossen, während die Ausgänge der 02-Stufen
der
02 mit den HingängenY^l-Stufen 80 über diffundierte Gebiete 8J (£
verbunden sind·
' ydes
Iu Fi;;. 11 ist die Zeit Ta av/ischen dem Endey^-Taktimpulsos
•ird dem Ende des 01-Taktimpulses entsprechend der'Speicher sei t-■
konivbanto der Gitt:rkapazität C-20 minimalisiert, wobei der ;
Abloit'.viderstand S eine Vorbindung mit diffundiertem Gebiet ist.
Anclorerc-eitG kai:n die Zeit Tb zwischen dem Ende des 01-Iaktimp'.ilseG
und don Jnde des 02-Tak timpul se s relativ lunger sein
(v;egon des höheren Ableitwiderstands). Die Ue ta liver b indungen 81 „
(liiedrige Ableitpunkte) bestimmen daher im wesentlichen die
:;ininuile Taktgeber frequenz.
'.'Ehrend die Erfindung vorstehend anhand der verwendung von 3±ώ-hoitsseIlen
nur eines Typs in der LSI-AnOrdnung erläutert wurde,
BAD 209816/0292
kann die Anordnung auch andere Typen von otandar dz eilen enthalten.
Beispielsweise-kann die Anordnung einige Zeilen von
Sinheitszellen des Typs nach Fig. 1 und andere Zeilen mit anderen
Einheitszellen enthalten.
BAD ORIGINAL
209816/0292
Claims (1)
- Paten ft. an s ρ j? ü c h e- „Ι mmm , " 1 ■, ι,, ^^ ^- W|M M| T ■ MJa b -bmJ . ^1 m M - r mim mal | |B ^- ■ ai r ^^ ^- ^- ^^ ^^ ^- J-^- -j..:, - ■' ' ■'■■■■/■■■-.' ■ -1.-.-' Aus Sinheitszellen aufgebaute LSI-Schaltung, bei der die auf einem Substrat angeordneten Zellen in.Zeilen und Spalten mit zwischen: den Zeilen verlaufenden Korridoren ausgelegt sind und auf dem Substrat eine Mehrschicht-LeiteranOrdnung mit einer ersten Leiterschicht, die von einer darunterbefindlichen zweitenLeiterschicht durch eine Isolierschicht getrennt ist, angebracht ist, dadurch gekennzeichnet, daß eine Speiseleitung ήά/t mindestoL teilweise in der ersten Leiterschieht enthalten und serpentinenförmig längs der Korridore geführt ist.2. LSI-Schaltung nach Anspruch 1, dadurch gekennzeichnet,daß die Speiseleitung längs der Korridore zwischen den Zeilen benachbarter Zeilenpaare verläuft· .. 'Z>· TXJI-Schaltung nach Anspruch 2, dadurch gekermzeichnot,daß die ■ Speiseleitung; eine von mehreren Leitungen einer Sa.;nmelleiteranordnung ist, die serpentinenförmig längs der KorrMore geführt ist. : - ' ' -4. Aus Sinheitszeilen aufgebaute LSI-Schaltung,. bei der dieZ(jlloi! auf- einem Substrat in Ko or din ate η ζ ei le η und -spalten mit...2 0-9 818/0292'- bad originalzwischen den Zeilen angeordneten Korridoren angebracht sind, wobei jede Zelle eine Anzahl von Halbleitergebieten eines ersten Leitungstyps, die in eine Oberfläche des Substrats aus Kalbleitermaterials eines z\7eiten Leitungstyps im Abstand voneinander unter Bildung mehrerer Leitungsv/ege eindiffundiert sind, enthält, auf dieser einen Oberfläche eine Isolierschicht mit Zugangsoffnungen oberhalb der genannten Gebiete angebracht ist und auf der Isolierschicht durch diese von den Leitungswegen getrennt, eine Leiterschicht angeordnet ist, deren Leiter entlang der Korridore verlaufen, dadurch gekennzeichnet, daß mindestens ein Gebiet aus Halbleitermaterial des ersten Leitungstyps unter einem der Korri-dore verläuft und einem Leitungsweg in jeder Zelle eines Paars von in einer Spalte benachbarten Zellen gemeinsam ist» wobei dieses Gebiet über die Zugangsöffnungen selektiv an die Leiter der Leiterschicht anschließbar ist.5· L3I-Schaltung aus ein gemeinsames Substrat teilenden^inhoitszellen, dadurch gekennzeichnet, daß jede Zelle mindestens drei gitterisolierte Peüeffektbauelemente mit jev/eils einem Gittergobiet, das von einem durch ein Quellengebiet und ein Ab- j flußgcbiet definierten stromleitenden Kanal isoliert ist, enthalt,J wobei die Transkonduktanz (gm) des ersten Bauelements verhält- jBAD OBlGINAL 209818/0292nismäßig gro&Y die Tr an sk on dulct an ζ des zweiten Bauelements verhältnismäßig klein ist und die Transkonduktanζ des dritten Bauelements einen mittleren V/ert hat·209816/0292
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681789138 DE1789138B2 (de) | 1967-06-23 | 1968-06-21 | Aus einheitszellen aufgebaute lsi- schaltung |
DE19681789137 DE1789137A1 (de) | 1967-06-23 | 1968-06-21 | Aus einheitszellen aufgebaute lsischaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US648449A US3365707A (en) | 1967-06-23 | 1967-06-23 | Lsi array and standard cells |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1765632A1 true DE1765632A1 (de) | 1972-04-13 |
DE1765632B2 DE1765632B2 (de) | 1972-11-23 |
Family
ID=24600822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681765632 Withdrawn DE1765632B2 (de) | 1967-06-23 | 1968-06-21 | Aus Einheitszellen aufgebaute LSI-Schaltung |
Country Status (7)
Country | Link |
---|---|
US (1) | US3365707A (de) |
JP (3) | JPS5024597B1 (de) |
DE (1) | DE1765632B2 (de) |
ES (1) | ES355284A1 (de) |
FR (1) | FR1571710A (de) |
GB (1) | GB1209268A (de) |
SE (3) | SE350877B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2334405A1 (de) * | 1972-07-10 | 1974-01-31 | Amdahl Corp | Lsi-plaettchen und verfahren zur herstellung derselben |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3569729A (en) * | 1966-07-05 | 1971-03-09 | Hayakawa Denki Kogyo Kk | Integrated fet structure with substrate biasing means to effect bidirectional transistor operation |
US3573488A (en) * | 1967-09-05 | 1971-04-06 | Rca Corp | Electrical system and lsi standard cells |
US3772536A (en) * | 1967-09-20 | 1973-11-13 | Trw Inc | Digital cell for large scale integration |
US3508084A (en) * | 1967-10-06 | 1970-04-21 | Texas Instruments Inc | Enhancement-mode mos circuitry |
US3983619A (en) * | 1968-01-26 | 1976-10-05 | Hitachi, Ltd. | Large scale integrated circuit array of unit cells and method of manufacturing same |
US3478229A (en) * | 1968-04-29 | 1969-11-11 | American Micro Syst | Multifunction circuit device |
US3513365A (en) * | 1968-06-24 | 1970-05-19 | Mark W Levi | Field-effect integrated circuit and method of fabrication |
US3533089A (en) * | 1969-05-16 | 1970-10-06 | Shell Oil Co | Single-rail mosfet memory with capacitive storage |
US3638202A (en) * | 1970-03-19 | 1972-01-25 | Bell Telephone Labor Inc | Access circuit arrangement for equalized loading in integrated circuit arrays |
US3604944A (en) * | 1970-04-09 | 1971-09-14 | Hughes Aircraft Co | Mosfet comparator circuit |
US3704454A (en) * | 1970-05-18 | 1972-11-28 | Electronic Arrays | Accessing system for and in integrated circuit type memories |
US3659275A (en) * | 1970-06-08 | 1972-04-25 | Cogar Corp | Memory correction redundancy system |
US3983023A (en) * | 1971-03-30 | 1976-09-28 | Ibm Corporation | Integrated semiconductor circuit master-slice structure in which the insulation layer beneath unused contact terminals is free of short-circuits |
JPS4968634A (de) * | 1972-11-06 | 1974-07-03 | ||
US3861023A (en) * | 1973-04-30 | 1975-01-21 | Hughes Aircraft Co | Fully repairable integrated circuit interconnections |
GB1447675A (en) * | 1973-11-23 | 1976-08-25 | Mullard Ltd | Semiconductor devices |
US3942164A (en) * | 1975-01-30 | 1976-03-02 | Semi, Inc. | Sense line coupling reduction system |
US4034242A (en) * | 1975-08-25 | 1977-07-05 | Teletype Corporation | Logic circuits and on-chip four phase FET clock generator made therefrom |
US4006467A (en) * | 1975-11-14 | 1977-02-01 | Honeywell Information Systems, Inc. | Error-correctible bit-organized RAM system |
US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
US4240094A (en) * | 1978-03-20 | 1980-12-16 | Harris Corporation | Laser-configured logic array |
CA1116307A (en) * | 1978-04-01 | 1982-01-12 | Stephen J. Boardman | Semi-conductor structures |
US4356504A (en) * | 1980-03-28 | 1982-10-26 | International Microcircuits, Inc. | MOS Integrated circuit structure for discretionary interconnection |
JPS57124463A (en) * | 1981-01-26 | 1982-08-03 | Nec Corp | Semiconductor device |
JPS5884445A (ja) * | 1981-11-16 | 1983-05-20 | Hitachi Ltd | 大規模集積回路 |
US4583111A (en) * | 1983-09-09 | 1986-04-15 | Fairchild Semiconductor Corporation | Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients |
JPH0758761B2 (ja) * | 1983-12-30 | 1995-06-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路チップ |
US4737836A (en) * | 1983-12-30 | 1988-04-12 | International Business Machines Corporation | VLSI integrated circuit having parallel bonding areas |
JPS6145491A (ja) * | 1984-08-10 | 1986-03-05 | Fujitsu Ltd | 半導体記憶装置 |
JPS6333929A (ja) * | 1986-07-29 | 1988-02-13 | Mitsubishi Electric Corp | A/dコンバ−タ |
US5185283A (en) * | 1987-10-22 | 1993-02-09 | Matsushita Electronics Corporation | Method of making master slice type integrated circuit device |
GB2215124A (en) * | 1988-02-16 | 1989-09-13 | Stc Plc | Integrated circuit underpasses |
US5340767A (en) * | 1991-06-25 | 1994-08-23 | Texas Instruments Incorporated | Method of forming and selectively coupling a plurality of modules on an integrated circuit chip |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL298196A (de) * | 1962-09-22 | |||
US3312871A (en) * | 1964-12-23 | 1967-04-04 | Ibm | Interconnection arrangement for integrated circuits |
-
1967
- 1967-06-23 US US648449A patent/US3365707A/en not_active Expired - Lifetime
-
1968
- 1968-05-31 SE SE07344/68A patent/SE350877B/xx unknown
- 1968-05-31 SE SE7101453A patent/SE372377B/xx unknown
- 1968-05-31 SE SE7101452A patent/SE372376B/xx unknown
- 1968-06-21 GB GB29723/68A patent/GB1209268A/en not_active Expired
- 1968-06-21 ES ES355284A patent/ES355284A1/es not_active Expired
- 1968-06-21 FR FR1571710D patent/FR1571710A/fr not_active Expired
- 1968-06-21 DE DE19681765632 patent/DE1765632B2/de not_active Withdrawn
- 1968-06-24 JP JP43043830A patent/JPS5024597B1/ja active Pending
-
1972
- 1972-01-26 JP JP47009744A patent/JPS5019225B1/ja active Pending
-
1973
- 1973-06-11 JP JP48065734A patent/JPS5120268B1/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2334405A1 (de) * | 1972-07-10 | 1974-01-31 | Amdahl Corp | Lsi-plaettchen und verfahren zur herstellung derselben |
Also Published As
Publication number | Publication date |
---|---|
SE372376B (de) | 1974-12-16 |
SE372377B (de) | 1974-12-16 |
SE350877B (de) | 1972-11-06 |
JPS5019225B1 (de) | 1975-07-04 |
ES355284A1 (es) | 1969-12-01 |
JPS5120268B1 (de) | 1976-06-23 |
JPS5024597B1 (de) | 1975-08-16 |
GB1209268A (en) | 1970-10-21 |
DE1765632B2 (de) | 1972-11-23 |
FR1571710A (de) | 1969-06-20 |
US3365707A (en) | 1968-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1765632A1 (de) | Aus Einheitszellen aufgebaute LSI-Schaltung | |
DE2403019C2 (de) | ||
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE3530897A1 (de) | Integrierte halbleiterschaltung | |
DE1639322A1 (de) | Anordnung zur Spannungsversorgung integrierter Schaltungen | |
DE2627574C3 (de) | Integrierte Schaltungsanordnung in Injektionslogik für Schwellwertfunktionen | |
DE2113306B2 (de) | Integrierter Schaltungsblock | |
DE102020116653A1 (de) | Siliziumcarbid-halbleiterbauelement | |
DE102008020452A1 (de) | Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung | |
DE3889584T2 (de) | Ausgangspuffer für MOS-integrierte Halbleiterschaltung. | |
DE1943302A1 (de) | Integrierte Schaltungsanordnung | |
DE2201028A1 (de) | Feldeffekt-Speicherelement | |
WO2006029594A1 (de) | Halbleiterspeicherbauelement | |
DE2940954A1 (de) | Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren | |
DE1616438C3 (de) | Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung | |
CH616023A5 (de) | ||
EP0166027A2 (de) | In C-MOS-Technik realisierte Basiszelle | |
DE1947937A1 (de) | Inverter mit Isolierschicht-Feldeffekttransistoren | |
DE1789137A1 (de) | Aus einheitszellen aufgebaute lsischaltung | |
DE2128536C3 (de) | Halbleiteranordnung aus zwei Feldeffekttransistoren von gleichem Aufbau | |
DE2816949B2 (de) | Monolithisch integrierte Halbleiteranordnung und deren Verwendung zum Aufbau einer Speicheranordnung | |
DE2451364A1 (de) | Digitalsteuerbarer kondensator | |
DE1589919A1 (de) | Integrierte Schaltmatrix mit Feldeffekttransistoren | |
DE2430947C2 (de) | Halbleiterspeichereinheit | |
DE2105475C3 (de) | Integrierte Halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHJ | Nonpayment of the annual fee |