DE2113306B2 - Integrierter Schaltungsblock - Google Patents
Integrierter SchaltungsblockInfo
- Publication number
- DE2113306B2 DE2113306B2 DE2113306A DE2113306A DE2113306B2 DE 2113306 B2 DE2113306 B2 DE 2113306B2 DE 2113306 A DE2113306 A DE 2113306A DE 2113306 A DE2113306 A DE 2113306A DE 2113306 B2 DE2113306 B2 DE 2113306B2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- circuits
- cells
- block
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 64
- 239000004065 semiconductor Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000000454 talc Substances 0.000 description 1
- 229910052623 talc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung betrifft einen integrierten Schallungs-
block bzw. ein integriertes Schaltungsplättchen mit darin ausgebildeten Vielfachschaltungszellen, die in
Zeilen und Spalten angeordnet sind, mehreren Zeilenstromkreisen sowie mehreren Spaltenstromkreisen in
sich schneidender Anordnung auf dem Block, wobei die Zeilen- und Spaltenstromkreise zur Beaufschlagung
der Zellen mit Signalen vorgesehen sind, wobei jeder Zeilen- und Spaltenstromkreis Leitungselemente
von geringer Impedanz und Leitungselemente von hoher Impedanz zur Bildung von elektrischen Kreu-
zungselementen umfaßt, weiche andere Stromkreise an Schnittpunkten mit diesen kreuzen, ohne eine
elektrische Verbindung mit diesen anderen Stromkreisen zu bilden.
Es ist bekannt, daß integrierte Schaltungsanordnungen in einem einzigen Block des Halbleitermaterials mit zugeordneten Stromkreisen versehen werden können, die einander schneiden. Solche Schnittstellen von Stromkreisen werden als »Überkreuzungen« oder »Unterkreuzungen« bezeichnet, je nachdem, ob das an dem Schaltungsschnittpunkt betrachtete spezielle Stromkreisgebilde den anderen Stromkreis oberhalb oder unterhalb kreuzt. Die Erfindung betrifft in erster Linie Stromkreisschnittgebilde, welche eine wesentliche zusätzliche Impedanz in das elektrische Schaltungsnetzwerk als Ergebnis der Einfügung eines besonderen Schnittgebildes einführen. Aus Zweckmäßigkeitsgründen wird die folgende Beschreibung im Zusammenhang mit Stromkreisunterkreuzungen beschrieben.
Es ist bekannt, daß integrierte Schaltungsanordnungen in einem einzigen Block des Halbleitermaterials mit zugeordneten Stromkreisen versehen werden können, die einander schneiden. Solche Schnittstellen von Stromkreisen werden als »Überkreuzungen« oder »Unterkreuzungen« bezeichnet, je nachdem, ob das an dem Schaltungsschnittpunkt betrachtete spezielle Stromkreisgebilde den anderen Stromkreis oberhalb oder unterhalb kreuzt. Die Erfindung betrifft in erster Linie Stromkreisschnittgebilde, welche eine wesentliche zusätzliche Impedanz in das elektrische Schaltungsnetzwerk als Ergebnis der Einfügung eines besonderen Schnittgebildes einführen. Aus Zweckmäßigkeitsgründen wird die folgende Beschreibung im Zusammenhang mit Stromkreisunterkreuzungen beschrieben.
Die elektrische Impedanz eines Unterkreuzungsgebildes ist beachtlich und kann eine wesentliche Einwirkung
auf die Signalübertragung und damit auf die Zugangszeit des Stromkreises ausüben. Die Zugangszeit des Stromkreises ist von wesentlicher Bedeutung,
beispielsweise in einem Speicher, zu dem ein wiederholter Zugang erforderlich ist. Zeitverzögerungen,
welche bei der Anlegung elektrischer Signale auftraten, um einen Zugang zu einem solchen Strom-
!creis zu erhalten, sind wiederholt wirksam, um irgendein System zu verzögern, in dem der Stromkreis
verwendet wird; der kumulative Effekt kann eine wesentliche Behinderung des gesamten Systems
darstellen.
Trotz der vorangehenden Überlegungen hinsichtlich der Zugangszeit übertrugen einige Ausbildungsformen
von Stromkreisen für integrierte Schaltungen mit Koinziöenz-Zugriff Unterkreuzungsbelastungen
in erster Linie auf einen von mehreren Typen von Zugangsstromkreisen, um die Auslegung des Blokkes
zu vereinfachen. Die unterschiedlichen Signalanstiegszeiten, die sich aus unterschiedlichen integrierten
Schaltungsblock-Zugangsschaltungen ergeben, wurden einfach toleriert, indem der Blocknetzwerkbetrieb
an die dem schlechtesten Fall entsprechende Anstiegszeit angepaßt wurde. Bei Anwendung
auf Halbleiterspeicher kann eine solche Lösung Zeilenstromkreise erfordern, um beispielsweise
die Masse der Unterkreuzungen zuzulassen, mit dem Ergebnis, daß die Signalanstiegszeit an
einem entfernten Ende eines Zeilenstromkreises viel größer als die Anstiegszeit für ähnliche Spulten-Stromkreissignale
ist, wodurch die Speicherzykluszeit entsprechend ausgedehnt wird. Andere Schaltungsausbildungen glichen die Unterkreuzungsbelastung
zwischen Zeilen- und Spaltenschaltungen nahezu aus, indem große Zahlen von Unterkreuzungen gleichmäßig
über die Stromkreise verteilt wurden, so daß sowohl die Zeilen- als auch die Spaltenslromkreise
ähnlich lange Signalanstiegszeiten aufwiesen.
Demgegenüber besteht die erfindungsgemäße Lehre im wesentlichen in der Ausbildung von Kreuzungselementen hoher Impedanz, z. B. Unterkreuzungen,
welche dem einen Ende jedes Zeilen- bzw. Spaltenschaltkreises einer Koordinaten-Schaltkreisanordnung
benachbart sind und dort elektrisch verbunden sein können, so daß die restlichen Teile eines jeden derartigen
Schaltkreises im wesentlich frei von Unterkreuzungen bleiben, wodurch diese Schaltkreise zur
Optimierung der Signalanstiegszeit an ihren anderen Enden mit Signalen beaufschlagt werden können.
Der erfindungsgemäße integrierte Schaltungsblock ist dadurch gekennzeichnet, daß jeder Zeilenstromkreis
und jeder Spaltenstromkreis einen ersten Abschnitt (z. B. die linke Hälfte jedes Stromkreises) aufweist,
mit welchem eine erste Gruppe von Zellen verbunden ist und welcher im wesentlichen frei (umfaßt
keine Unterkreuzungen, mit Ausnahme einer Bit-Sammelleitung) von Kreuzungselementen ist, und
daß jeder Zeilen- und Spaltenstromkreis einen zweiten Abschnitt (z. B. die rechte Hälfte des Stromkreises)
aufweist, mit welchem eine zweit1; Gruppe von Zellen verbunden ist, und welcher zumindest ein
Kreuzungselement (an den Kreuzungsstellen mit den Stromkreisen) umfaßt.
Bei der Lösung der Probleme, welche sich durch die vorangehend erwähnten Betriebszeitüberlegungen
ergeben, strebt die vorliegende Erfindung an, daß eine Stromkreisgruppe einer Mehrfachgruppe von
Stromkreisen auf einem integrierten Halbleiterschaltungsblock rein metallisch und frei von Unterkreuzungsstrukturen
mit heilerer Impedanz sein kann. Zumindest eine zweite und dritte Stronikreisgruppc
in der gleichen Ebene mit der ersten Gruppe, welche die erste Gruppe und jede andere Gruppe schneidet,
sind so umgeleitet, daß eine Kreuzune unter einem schneidenden Stromkreis in solcher Weise bevvbkt
wird, daß äquivalente Impedanzen, die durch die Kreuzungsgebilde dargestellt sind, zwischen den Stromkreisen
der zweiten und dritten Gruppe annähernd gleich verteilt sind. Zu diesem Zweck teilen, bei
einem Ausführungsbeispiel der Erfindung die sich schneidenden Zeilen- und Spaltenstromkreise eines
integrierten Schaltungsblocks die notwendigen Unterkreuzunger, auf, um die charakteristischen Impedanzen
dieser Stromkreise alle annähernd gleichzumachen.
Jo Bei einem Ausführungsbeispiel eines Speichers
unter Zugrundelegung des Erfindungsgedankens werden Speicherdigitalschaltungen als Segmente ausgebildet,
die mit unterschiedlichen Orientierungen in verschiedenen Teilen des Blockes verlaufen. Die
digitalen Schaltungssegmente erstrecken sich parallel zu dem einen der Zeilen- oder Spaltenstromkreise
einschließlich zumindest der Unterkreuzungen in dem gleichen Teil des Blockes, so daß die Digitalschaitungen
frei von Unterkreuzungen sind. Gemäß einem weiteren Gesichtspunkt der Erfindung sind Unterkreuzungen
längs irgendwelchen Zeilen- und Spaltenslromkreisen in erster Linie in einem Schaltungsteil
gruppiert, welcher von dem Antriebspunkt der Schaltung entfernt ist.
*5 Die Erfindung schafft also metallisierte Zeilen- und
Spaltenzugangfstromkreise für einen integrierten Speicherblcck, wobei jeder Unterkreuzungen zur Aufnahme
sich schneidender Stromkreise über etwa die halbe Erstreckung dieses Stromkreises auf dem
Block und keine Unterkreuzungen für den Rest von dessen Erst reckunt, umfaßt. Die Verteilung der Lhiterkreuzungen
über jeden Stromkreis ist derart, daß die Masse der enthaltenen Unterkreuzungen in dem Teil
des Stromkreises liegt, welcher von dem Schaltungsantriebspunkt weiter entfernt ist, als dies fLir den Teil
zutrifft, welcher im wesentlichen frei von Unterkreuzungen ist. Metallisierte Bitstromkreise für den Block
sind so angeordnet, daß sie stets physikalisch parallel zu den Zugangsstromkreisteilen verlaufen, die frei
von Unterkreuzungen sind, so daß die Bitslromkreise gänzlich frei von Unterkreuzungen sind. Schematischc
und tatsächliche Auslegungen für eine in einem solchen Speicherblock verwendete Zelle sind im
Rahmen des Erfindungsgedankens angegeben.
Die Erfindung ist nachstehend an Hand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 ein Ausführungsbeispiel einer bistabilen
Schallung bzw. eines Flip-Flops zur Verwendung als Speicherzelle in einer erfindungsgemäßen Anordnung
in Schaltbilddarslellung,
Fig. 2 ein Ausführungsbeispiel einer Anordnung
von sich schneidenden Hauptstromkreisen für Spci-■
hcrzellen in einem Halbleiterblock nach der Erfindung in vereinfachter schematischer Darstellung,
Fig. 2 Λ eine vereinfachte Ausführung einer Schaltungsunterkrcuzung
gemäß Fig. 2 in Schnittdarstellung,
Fig. 3 A. 3B, 3C Ersatzschaltbilder zur Darstellung
der elektrischen Wirkungsweise der crfindungsgemäßen
Schaltungsanordnung,
Fig. 4 ein Ausführungsbeispiel für eine tatsächlich
ausgeführte Speicherzelle gemäß F i g. 1 in der BlockanordiHing gemäß Fi g. 2 in Draufsicht,
Eine Speicherzelle 10 unter Verwendung von FeIdcfiek"'ansistoren
ist als Flip-Flop gemäß Fig. 1 geschaltet, wie dies an sich zur Speicherung binär kodierter
Informationen bekannt ist. Die Transistoren sind mit Vorteil P-Kanal-Feldeffcktlransistoren mit
isoliertem Gate mit unterschiedlich gewählten Verstärkungswerten, zur Erleichterung des Betriebes als
Speicherzelle. Transistoren mit Quellen- und Senkenelektroden, die gemäß bekannten Verfahren hergestellt
sind, werben bei dem vorliegenden Beispiel mit Vorteil verwendet.
Bei der Flip-Flop-Schaltung sind zwei Transistoren 11, 12 zwischen Senken- und Torelektrode kreuzgekoppelt.
Die Quellenelektroden der Transistoren
sowie der Tortransistoren durch den einen oder anderen der Ladetransistoren 18, 19 geführt, um entsprechende
Potentialdifferenzen an den Anschlüssen 16, 17 zu entwickeln und den gewünschten stabilen
5 Zustand auf die Flip-Flop-Schahung zu übertragen.
F i g. 2 zeigt eine vereinfachte schemalische Darstellung für die Auslegung von 64 Speicherzellen nach
Art von F i g. 1 in. einer gemeinsamen Halbleiterunterlage
33. Eine solche Unterlage stellt eine inte-
cine Ausführungsform für die gegenseitige tatsächliche Beziehung zwischen der Schaltung und der Baueinheit
für eine Zelle ergibt sich in Verbindung mit
gangsstromkreisverbindungen zur Einschaltung des Zellenbetriebes, sowie durch ein Paar von Digitalstromkreisverbindungen
gemäß Fig. 1. Die A'-, Y-
liegen an einer B + -Betriebsspannungsquelle 13, ι ο grierte Schaltungsplatte dar, welche in vorteilhafter
welche schematisch durch einen Kreis mit einem Weise mit anderen (nicht gezeigten) Schaltungsplat-Pluszeichen
angedeutet ist, um eine Potentialquelle ten auf einer gemeinsamen keramischen Unterlage
darzustellen, deren positiver Anschluß in der gezeig- (ebenfalls nicht veranschaulicht) verbunden wird. Die
ten Weise verbunden ist und deren negativer An- Zellen sind in Zellengruppen mit einem bestimmten
Schluß auf Masse liegt. Eine ähnliche schematische 15 Verhältnis der Anzahl von Zellen pro Gruppe und
Angabe mit entsprechenden Polungsvorzeichen wird einer bestimmten Gruppenform angeordnet. Bei
in der gesamten Zeichnung verwendet. Die Senken- einem bevorzugten Ausführungsbeispiel ist der Block
elektroden der Transistoren 11,12 sind mit Flip-Flop- in Quadranten eingeteilt, von denen jeder die gleiche
Schaltungsausgangsanschlüssen 16 bzw. 17 sowie mit Anzahl von Zellen und die gleiche Anzahl von Unterden
Quellenelektroden zweier zusätzlicher Transisto- 20 kreuzungen von im wesentlichen jeweils der gleichen
ren 18, 19 verbunden, welche vermöge entsprechen- Impedanz in Steuerstromkreisen aufweist, um Einder
Anordnung als Ladewiderslände in der Flip-Flop- schaltsignale an die Zellen zu liefern.
Schaltung wirksam sind. Die Senkenelektroden der Jede Zelle 10 von Fig. 1 ist durch ein Quadrat in
Schaltung wirksam sind. Die Senkenelektroden der Jede Zelle 10 von Fig. 1 ist durch ein Quadrat in
letzteren beiden Transistoren sind miteinander an F i g. 2 dargestellt. Die schematische Darstellung ist
einem Anschluß 20 verbunden, welcher auf Masse as an der Oberfläche der Unterlage gezeigt, um ein Verliegt.
Die Torelektroden der gleichen Ladetransisto- ständnis des Erfindungsgedankens zu erleichtern;
ren liegen zusammen an einem Anschluß 21, welcher
mit einer negativen Potentialquelle 22 verbunden ist.
mit einer negativen Potentialquelle 22 verbunden ist.
Ein Zugang zu der soeben beschriebenen Flip-Flop-Schaltung in der Zelle 10 wird durch die gleichzeitige 30 Fig. 4. Jede Zelle nach Fig. 2 wird durch zwei
Anlegung von Spannungssignalen an einen X-Strom- Energieanschlüsse versorgt, nämlich X- und Y-Zukreis
23 sowie einen Y-Stromkreis 26 erzielt. Die letzteren Signale werden mit Vorteil von einem positiven
Pegel auf Masse getrieben, um einen Leitzusland in
Pegel auf Masse getrieben, um einen Leitzusland in
einem Paar von Z-Torlransistoren 27, 28 bzw. einem 35 und Digitalstromkreisverbindungen sind für einige
Paar von Y-Tortransistoren 29, 30 zu ermöglichen. Zellen in der oberen linken Ecke der Unterlage 33
Wenn derartige Betätigungssignale gleichzeitig an die veranschaulicht; andere derartige Verbindungen sind
Torelektroden der angegebenen A"-Tor- und Y-Tor- weggelassen, um die Einfachheit der Zeichnung zu
transistoren angelegt werden, so kann sich ein Leit- erhalten. Energieverbindungen sind lediglich zum
zustand in irgendeiner Richtung zwischen dem Aus- 40 Teil in F i g. 2 veranschaulicht,
gangsanschluß 16 sowie einem Bitstromkreis 31 und Unterbrochene Linien, beispielsweise die Linie 36,
gangsanschluß 16 sowie einem Bitstromkreis 31 und Unterbrochene Linien, beispielsweise die Linie 36,
zwischen dem Ausgangsanschluß 17 sowie einem welche durch verschiedene Teile der Unterlage nach
Bitstromkreis 32 einstellen. Doppelschienige Logik- F i g. 2 verlaufen, stellen schematisch den Weg dar,
signale werden von einer digitalen Treiberquelle der innerhalb einer Diffusionsschicht in dem Block
(nicht gezeigt) mittels der Bit- und Bit-Stromkreise 45 gegangen wird, um eine auf Masse verlaufende Samzum
Antrieb der Flip-Flop-Schaltungen in einen von melleitungsverbindung für die verschiedenen Zellen
deren stabilen Zuständen zugeführt, welcher durch
die Digitalsignale angegeben wird. Während eines
Speicher-Auslesevorganges wird in ähnlicher Weise
der Binärzustand der Information, welcher in der 50 kenelektrodendiffusion für die Transistoren 18, 19 Zelle 10 gespeichert und durch unterschiedliche jeder Zelle herstellt. Eine äußere Verbindung füi Spannungspegel an den Ausgangsanschlüssen 16, 17 diese Masse-Sammelleitung zu der Energiequelle is; dargestellt wird, durch die Tortransistoren sowie die auf der linken Seite des Blockes 33 veranschaulicht gleichen Bit- und Bit-Stromkreise auf einen Digital- jedoch können eine oder mehrere solcher Verbindun detektor (ebenfalls nicht veranschaulicht) einge- 55 gen an irgendwelchen zweckmäßigen Punkten runc koppelt. um den Block vorgesehen sein. Die B + -Verbindunj
die Digitalsignale angegeben wird. Während eines
Speicher-Auslesevorganges wird in ähnlicher Weise
der Binärzustand der Information, welcher in der 50 kenelektrodendiffusion für die Transistoren 18, 19 Zelle 10 gespeichert und durch unterschiedliche jeder Zelle herstellt. Eine äußere Verbindung füi Spannungspegel an den Ausgangsanschlüssen 16, 17 diese Masse-Sammelleitung zu der Energiequelle is; dargestellt wird, durch die Tortransistoren sowie die auf der linken Seite des Blockes 33 veranschaulicht gleichen Bit- und Bit-Stromkreise auf einen Digital- jedoch können eine oder mehrere solcher Verbindun detektor (ebenfalls nicht veranschaulicht) einge- 55 gen an irgendwelchen zweckmäßigen Punkten runc koppelt. um den Block vorgesehen sein. Die B + -Verbindunj
Während der Bereitschaftsstellung der Zelle fließt zu dem Block ist an der Unterkante des Blockes 3:
ein Hallestrom von der Spannungsquelle 13 durch die verlaufend gezeigt, kann jedoch zu der Unterlage 3'.
bistabile Schaltung auf Masse, um einen besonderen an irgendeinem zweckmäßigen Punkt längs des Block
stabilen Zustand aufrechtzuerhalten. Während der 60 umfanges angebracht werden. Innerhalb des Blocke
Ablesung wird ein gewisser Zellenstrom, welcher von liegen die Quellenelektrodendiffusionsbereiche jede
der Spannungsquelle 13 durch den jeweils leitenden der Transistoren 11, 12 an der Unterlage jeder Zelle
Transistor aus dem Paar von Transistoren 11,12 fließt, Die B — -Zuleitungsverbindung für die Torelektrode
durch die Tortransistoren zu einem der Bit- oder der Transistoren 18, 19 in jeder Zelle wird mittel
Bitstromkreise sowie dem Digitaldetektor umgelenkt, 65 eines metallischen Stromkreises a.· der Oberfläch
um den Masserücklaufwcg für die Spannungsquelle der Unterlage herbeigeführt, welcher allgemein übe
13 zu erreichen. Während Schreibvorgängen wird in dem Weg des Masse-Sammclleitungsdiffusionsbere
gleicher Weise Strom mittels der Digitalschaltungen chcs verläuft. Ein solcher B - -Stromkreis ist i
herzustellen. Diese Sammelleitung erscheint nicht an der Oberfläche des Blockes, da sie eine direkte Verbindung
innerhalb der Diffusionsschicht zu der Sen-
F i g. 2 nicht veranschaulicht, da dessen Anordnung auf der Unterlage den Erfindungsgedanken nicht
wesentlich beeinflußt. Der B — -Stromkreis erzeugt einfach eine stetige Spannung etwas unterhalb Masse,
die an den Anschlüssen 21 in allen Zellen liegt und sonst keinen wesentlichen Strom führt. Demgemäß
umfaßt der diese Spannung führende Stromkreis Unterkreuzungen für irgendwelche dieser schneidenden
Stromkreise, wo immer dies erforderlich ist.
Es ist bekannt, daß diffundierte leitende Wege in einem Halbleiterblock für verschiedene Stromkreiszwecke
ausgebildet werden können, einschließlich Energievcrsorgungs-Sammelleitungen und Schaltungsunterkreuzungsgebilden.
Derartige Wege werden dotiert, so daß sie eine wesentlich höhere Leitfähigkeit als das umgebende Halbleitermaterial aufweisen.
Jedoch besitzt ein solcher Weg eine beträchtlich geringere Leitfähigkeit als ein metallisches Schaltungsmalerial,
beispielsweise Gold oder Aluminium. Die bei dem dargestellten Ausführungsbeispiel verwendeten
Stromkreisunterkreuzungsgebilde umfassen einen diffundierten leitenden Weg, der unterhalb
einer Schaltung an einer Stromkreisschniltstelle verläuft und hiergegen isoliert ist. Eine elektrische Verbindung
erfolgt an den Enden dieser diffundierten leitenden Wege zu den Teilen eines metallischen
Stromkreises, welche einzufügen sind, wobei sich die Unterkreuzung in Reihe mit einem Stromkreisweg befindet.
Eine solche Unterkreuzung ergibt sich in vereinfachter Form aus Fig. 2A, wobei Stromkreise
24, 25 sich schneiden und der letztere Stromkreis in Reihe einen diffundierten Weg 34 umfaßt, welcher
durch das Halbleitermaterial 35 sowie unter dem isolierten Material 44 sowie dem Leiter 24 verläuft. Obgleich
isolierte Stromkreiskreuzungen üblicherweise durch gekreuzte Linien angegeben sind, werden Halbkreise
oder Sprungstellen, beispielsweise der Halbkreis 45 in dem oberen linken Teil von F i g. 2 verwendet,
um die meisten Stromkreisunterkreuzungen anzuzeigen, so daß klar wird, welcher von zwei oder
mehreren sich schneidenden Stromkreisen die Unterkreuzungsimpedanz enthält.
Über den gesamten Block von F i g. 2 ist eine einzige grundlegende Speicherzellenform verwendet.
Benachbarte Paare von Zellen längs irgendeiner Zeile innerhalb eines Blockquadranten sind spiegelbildlich
zueinander, wogegen benachbarte Paare von Zellen längs irgendeiner Spalte eines Quadranten dem
Spiegelbild eines anderen ähnlich sind. Das Ausführungsbeispiel gemäß Fig. 2 weist zweckmäßig die
Form unterschiedlicher Quadrantenabschnitte des Blockes auf. Diagonal gegenüberliegende Quadranten
sind ähnlich orientierte Ausführungen der gleichen Zellenanordnungen, während benachbarte
Quadrantenabschnitte in gleicher Weise die gleiche Zellenquadrantenanordnung umfassen, jedoch in der
Ebene der Zeichnung um 90° gedreht. Obgleich die Zellen aus Zweckmäßigkeitsgründen in Fig. 1, 2 als
von den X-, Y- und Digitalstromkreisen getrennt dargestellt sind, so ergibt sich in Verbindung mit Fig. 4,
daß die Segmente des letztgenannten Stromkreises in gleicher Weise in der Zellenordnung eingeschlossen
sind, welche in der einen oder anderen Richtung gedreht wird, um die volle Blockanordnung der Zellen
zu ergeben. Diese Zellengleichheit erleichtert die Auslegung des Blockes unter der Steuerung von Auslcgungsverfahren
unter Zuhilfenahme von Rechnern, win sie an sich bekannt sind.
Die vervollständigte Blockanordnung nach F i g. 2 umfaßt ΛΤ-Stromkreise, welche Metallstromkreise darstellen,
die auf der Fläche des Blockes niedergeschlagen sind und die volle Doppelquadrantenbreite des
Blockes in Paaren von Stromkreisen überqueren, welche zwischen benachbarten Zeilen von Zellen verlaufen,
wobei jeder Stromkreis eines Paares als ein unterschiedlicher Stromkreis der benachbarten Zeilen
dient. Jeder A'-Stromkreis ist über die halbe Er-Streckung frei von Unterkreuzungen, um y-Stromkreise
und Digitalstromkreise aufzunehmen und umfaßt Unterkreuzungen für diese Stromkreise in der
anderen Hälfte. Die Hälfte, welche frei von Unterkreuzungen ist, besteht insgesamt aus Metall und
liegt in dem Blockquadranten neben dem Antriebspunkt für jeden A'-Stromkreis. Der Abschnitt des
Stromkreises, welcher die Unterkreuzungen umfaßt, liegt in dem Blockquadranten, welcher von dem Antriebspunkt
für den ΑΓ-Stromkreis entfernt ist.
so Auf diese Weise verlaufen in F i g. 2 die Al-Stromkreise
ΛΊ und Xl quer zu der Unterlage 33 zwischen
den beiden oberen Reihen der Zellen und werden an der linken Seite der Unterlage neben dem
oberen linken Quadranten des Blockes angetrieben.
Diese A'-Stromkreise in dem letztgenannten Quadranten
umfassen Unterkreuzungen für lediglich eine Digitalstromkreis-Sammelleitung an der linken Seite
des Quadranten. In dem oberen rechten Quadranten des Blockes umfassen die gleichen A'-Stromkreise
Unterkreuzungen sowohl für Digitalstromkreise als auch Y-Stromkreise. Die Stromkreise A" 3, X 4 sind
in ähnlicher Weise so angeordnet, daß sie durch die beiden oberen Quadranten des Blockes verlaufen und
von der linken Seite anzutreiben sind. In ähnlicher Weise verlaufen die A'-Stromkreise A'5, A* 6 zwischen
der fünften und sechsten Zeile der Zellen nach Fig. 2 und werden auf der rechten Seite des Blockes neben
dem unteren rechten Quadranten angetrieben, wobei diese Stromkreise im wesentlichen frei von Unterkreuzungen
sind. In gleicher Weise verlaufen die A'-Stromkreise Xl, X% zwischen den beiden untersten
Zeilen des Blockes in ähnlicher Weise wie bei den Stromkreisen XS, X 6. Bei Betrachtung der Spaltenstromkreise
für den Speicher sind alle in ähnlicher Weise angeordnet, wie dies vorangehend für die
A'-Stromkreise beschrieben wurde, wobei die Y-Stromkreise
Yl bis V4 an der unteren Kante des unteren
linken Quadranten des Blockes und YS bis Yi neben der oberen Kante des oberen rechten Quadranten
angetrieben werden.
Digitalstromkreise für den Block nach F i g. 2 werden zweckmäßig bezüglich der Digitalleitungen be
trachtet, welche Gruppen von Speicherzellen bedie nen, bezüglich Digitalsammelleitungen, welche Digital
leitungen für entsprechende Quadranten des Blocke schneiden, und bezüglich Digitalanschlüssen zur Her
stellung von äußeren digitalen Sammelschienenver bindungen iür den Block. Alle Digitalstromkreis
sind metallisch, mit Ausnahme kurzer verbindungs mäßig diffundierter Abschnitte an jeder Zelle, wi
dies in Verbindung mit F i g. 4 erläutert ist. Digital leitungen, beispielsweise Digitalleitungen 37, 38, vei
laufen zwischen benachbarten Zeilen von Zellen i Blockquadranten neben Af-Schalungsantriebspunl
ten, wie dies in dem oberen linken und unteren reel·
ten Quadranten von F i g. 2 der Fall ist. Digitalleitur gen, beispielsweise Digitalleitungen 40, 41, verlaufe
zwischen benachbarten Spalten von Zellen in Qui
rnn Ci C/T
ίο
dranten, beispielsweise in dem oberen rechten und unteren linken Quadranten, wo die Y-Spaltenstromkreise
angetrieben werden. Diese Digitalstromkreise sind in Bit- und Bit-Paaren angeordnet, welche zwischen
Paaren von X- oder Y-Stromkreisen liegen, wobei die gleichen Speicherzellen versorgt werden.
Jede Zelle liegt sowohl an einer Bitleitung als auch an einer Bitleitung, wie in F i g. 1 veranschaulicht ist.
schnell über einen Schaltungsteil von extrem geringer Zeitkonstante geladen, um eine Ausgangsspannung
aufzubauen, die schnell über den Widerstand 63 auf die Last gelegt wird. Diese Ausbildung von Fig.3A
ist tatsächlich in eii.sm Blockzeilen- oder -spaltensteuerstromkreis
nicht erzielbar, weil die Impedanz verteilt ist. Wenn dies jedoch der Fall wäre, so ergäbe
sich die Mindest-Signalanstiegszeitverzögerung. F i g. 3 B stellt die Ersatzschaltung für die verteilte
Obgleich die letztgenannten Verbindungen in F i g. 2 F i g. 3 B stellt die Ersatzschaltung für die verteilte
so dargestellt sind, daß sie unterschiedliche Anzahlen io Impedanz in einer Blockschaltung von einer Art dar,
von Stromkreisen kreuzen, sind die Unterkreuzungen die sonst nicht in der Zeichnung veranschaulicht ist,
tatsächlich fast gleich, da bei der tatsächlichen Aus- wobei Unterkreuzungen insgesamt über die Schaltung
legung der äußeren oder Y-Tortransistoren 29, 30 vorgesehen sind. Jede Unterkreuzung umfaßt eine
diese mit Vorteil zwischen den Digitalleilungen eines gewisse verteilte Nebenschlußkapazität, welche verPaares
an jeder Zellenstelle gelegen sind, wie sich 15 häUnismäßig gering ist, und einen beachtlichen Reidies
aus F i g. 4 ergibt. henwiderstand, welcher sich daraus ergibt, daß das
Innerhalb jedes besonderen Quadranten treten die in dem UnterkreuzungsdifTusionsbereich enthaltene
Bit- und Bitdigstalleitungen in den Quadranten von Halbleitermaterial einen wesentlich höheren Widerentgegengesetzten Seiten her ein, während entspre- stand aufweist, als dies für einen entsprechenden
chende Leitungen des gleichen Typs innerhalb des 20 Längenabschnitt des metallischen Teiles der Schal-Quadranten
auf eine gemeinsame Sammelleitung ver- tung zutrifft. In Fi g. 3 B stellen ein Reihenwiderstand
laufen. Daher treten in Fig. 2 die Bitleitungen, bei- 66 sowie ein Nebenschlußkondensator 67 eine anspielsweise
die Leitung 38, in den oberen linken fängliche Schaltungsunterkreuzung zur Aufnahme
Quadranten des Blockes von rechts her ein und wer- einer Digitalschaltungs-Sammelleitung dar. Diesen
den an dieser Seite durch eine Sammelleitung 42 zur 25 Impedanzen folgen mehrere ähnliche Abschnitte, von
Verbindung mit einem Bitanschluß 43 gesammelt. In denen jeder einen Widerstand 68 sowie einen Konähnlicher
Weise treten Bitleitungen, beispielsweise die densator 69 umfaßt, die nachfolgende Untcrkreuzun-Leitung
37, in dem gleichen Quadranten von der lin- gen an jedem Schnittstromkreis für den Fall darstelken
Seite ein und werden durch eine Sammelleitung len, wo der betrachtete Stromkreis alle Unterkreu-46
zur Verbindung mit einem Bitanschluß 47 gesam- 30 zungsfunktionen für die Stromkreisunterkreuzungen
melt. Diese Sammelleitungen der gleichen Art wer- annimmt. Die verteilte Kapazität des metallischen
den weiter so verbunden, daß jede Zelle an dem Stromkreisteiles ergibt sich durch die Kondensatoren
Block Zugang zu den Bitanschlüssen 43, 47 sowie 67, 69. Ein an den Stromkreisantriebspunkt gelegtes
zu einem entsprechenden Paar von Bitanschüssen Signal weist eine vergrößerte Anstiegszeit auf, weil
48. 49 an der diagonal entgegengesetzten Ecke des 35 die Kapazitäten aufeinanderfolgender Abschnitte des
Blockes aufweist. Diese Anordnung ermöglicht die sich wiederholenden Netzwerkes aufeinanderfolgend
Herstellung von Digitalschaltungen für Mehrfach- geladen werden müssen.
blocke, die in Reihe zu schalten sind, wie dies bei Fig. 3C stellt ein angenähertes Ersatzschaltbild
gewissen Speicheranordnungen vorteilhaft ist. eines X- oder Y-Stromkreises nach F i g. 2 dar. Das
Die Anschlüsse 47, 49 werden miteinander durch 40 Ersatzschaltbild umfaßt einen Eingangswiderstand
eine Bitsammellcitung 46 in dem oberen linken Qua- 66 sowie einen Kondensator 67', der dre anfängliche
dranten, eine Bitleitung 50 sowie eine Bitsammei- Unterkreuzungsimpedanz zur Anpassung auf eine
schiene Sl in dem unteren linken Quadranten zuzüg- Digitalstromkreissammclleitung darstellt, wie dies für
lieh einer Verbindung 52 in dem unteren rechten Fig. 3 B zutrifft. Jedoch folgt "auf diese Kombination
Quadranten verbunden. Auch ist als Abzweigung an 45 ein Kondensator 70. welcher die vorherrschend verder
gleichen Verbindung zwischen den Bitanschlüssen teilte Kapazität des X- oder Y-Steuerstromkreiseine
Zusammenfassung einer Bitsammelleitung 53 Quadrantenteiles darstellt, der sonst frei von Unterangeordnet,
welche den unteren rechten Quadranten kreuzungen ist. Auf den Kondensator 70 folgt ein
versorgt, und eine Bitsammelleitung 56, welche den sich wiederholendes Netzwerk einschließlich mehoberen
rechten Quadranten versorgt. In ähnlicher 50 rerer Widerstands-Kondensator-Abschnitte, von denen
Weise sind die Bitanschlüsse 43, 48 durch eine Ver- jed^r einen Widerstand 68' sowie einen Kondensator
bindung 57, eine Bitsammelleitung 58, eine Bit- 69' umfaßt, wobei jeder solche Abschn't cine Umsammelleitung
59 sowie eine BTtsammelleitung 60 terkreuzung in dem Stromkreisabschnitt darstellt
verbunden, welche alle mit einer Abzweigverbindung welcher die Unterkreuzunasfunktion für die Strom·
einschließlich der Bitsammelleitung 42 zusammen- 55 kreisschnittstellen erfüllen "soll. Jedoch wird die gewirken,
die den oberen linken Quadranten versorgt, samte Widerstandswirkung gemäß dem Ausführung»-
sowie einer Bitsammelleitung61, welche den unteren beispiel nach Fig. 2 im Vergleich damit reduziert
linken Quadranten versorgt. wie sie sonst aufträte, weil jede Unterkreuzung meh-
Man könnte erwarten, daß irgendein Blockstrom- rerc Stromkreise aufnimmt, d. h. ein Paar von X
kreis eine charakteristische Impedanz einschließlich 60 oder Y-Stromkreisen sowie zwei Digitalstromkreise
des Serienwiderstandes sowie der auf die umgeben- Auf diese Weise wird die gesamte Lance der diffun
den Schaltungselemente verteilten Nebenschlußkapa- ·*:-—- a .._..,. ... . . " .. - , ..^.-j»,
zität aufweist. Eine ideale Ersatzschaltung ergibt sich aus Fig. 3 A, wobei ein Nebenschlußkondensator die
Kapazität darstellt, welche nahe des Antriebspunktes 65 verbunden ist, wobei ein Reihenwiderstand 63 mit
der Last verbunden ist. Bei Anlegung einer Spannung den Antriebspunkt wird der Kondensator 62
dierten Abschnitte, welche unter sich "schneidende! Stromkreisen verlaufen, auf einem praktischen Mini
mum gehalten.
Demgemäß ergibt die einzelne Steuerstromkreis anordnung nach Fig. 2 gemäß dem Ersatzschaltbi'I"
nach F i g. 3 C eine Optimierung der Signalanstiegs zeit. Der vorherrschende Teil der verteilten Kapazilü
11 12
ist derjenige, welcher durch den unterkreuzungs- der Zellen auf dem Block zwischen den Bit- und Bitfreien
metallischen Stromkreisabschnitt dargestellt Leitungen angeordnet wurden. Auf diese Weise umist,
der neben dem Stromkreisantriebspunkt zusam- fassen die Doppeltrensistoren in F i g. 4 jeweils einen
mengefaßt ist, wo er durch die geringstmögliche Im- unterschiedlichen y-Tortransistor für eine unterpedanz
aufgeladen werden kann, d. h. diejenige, 5 schiedliche Speicherzelle. Zwei Kontaktsäulen 71, 72
welche durch eine einzige Unterkreuzung dargestellt verbinden die Bit- und Bit-Leitungen 31, 32 mit dem
ist. In gleicher Weise ist der Leitereffekt des Teiles DifTusionsniveau, wo die diffundierten leitenden
der verteilten Impedanz einschließlich der Wider- Wege die Säulen mit Elektroden des Transistors 29
stände in allen anderen Unterkreuzungen auf den bzw. 30 verbinden. Oberhalb jedes dieser Transisto-Schaltungsabschnitt
begrenzt, welcher sich von dem io ren ist gemäß der Zeichnung ein anderer Transistor
Antriebspunkt entfernt befindet, und wird auf so- vorgesehen, welcher den y-Tortransistor einer zuwohl
die X- als auch die y-Stromkreise aufgeteilt, so sätzlichen Speicherzelle oberhalb der einen in der
daß die Signalanstiegszeitverzögerung für irgendeinen Zeichnung veranschaulichten umfaßt. Daher ent-Stromkreistyp
auf einem Minimum gehalten wird. spräche beispielsweise die Zelle gemäß F i g. 4 der
Fig. 4 zeigt die tatsächliche Auslegung einer in- 15 Zelle gemäß Fig. 2, welche die zweite von links in
tegrierten Schaltung auf einer Halbleiterplatte für der zweiten Zeile von Zellen (von oben in der Figur)
eine Speicherzelle der Art nach Fig. 1, wobei viele darstellt. Die leitenden Wege für die Transistoren 29,
der vorangehend für eine solche Zelle in bezug auf 30 verlaufen durch ihre entsprechenden Kanäle zu
F i g. 2 erläuterten Beziehungen dargestellt sind. Da zusätzlichen diffundierten Leitungen 73, 76, welche
eine integrierte Schaltung tatsächlich ein dreidimen- 20 Verbindungen zu Elektroden des λ'-Tortrarisistors
sionaler Komplex von Leitungen und aktiven Bau- 27 bzw. 28 bisden.
einheiten ist, wird in F i g. 4 eine schematische Be- Die Transistoren 29. 30 überdeckend ist ein Mezeichnung
verwendet, wie sie in der Technik ge- talleiter 77 mit verbreiterten Teiler. 77«, 77 b vorgebräuchlich
ist, um in einer zweidimensionalen Zeich- sehen, welche sowohl die Torelektroden als auch die
nung die als wesentlich angesehenen dreidimensio- 25 Verbindungen hierzu für die Transistoren 29, 30
nalen Merkmale zu veranschaulichen. In Fig.4 sind umfassen und die ferner über eine Kontaktsäule 78
drei interessierende Niveaus veranschaulicht. Es han- mit einer y-Leitungsunterkreuzung 26a verbunden
delt sich hier um ein DifTusionsniveau, wobei die lei- sind. Ähnliche verbreiterte Abschnitte in dem A'-Leitenden
Teile durch verhältnismäßig dicke ausgezo- ter 23 nach F i g. 4 ergeben Torelektroden und daran
gene Linien dargestellt sind, ferner ein Kanalniveau, 30 vorgesehene Verbindungen für A'-Tortransistoren
wobei die leitenden Kanäle aus isolierten Gate-Feld- 27. 28.
effekttransistoren durch verhältnismäßig dünne aus- Die letzterwähnten Transistoren weisen diffundierte
gezogene Linien dargestellt sind, und eine Ober- Elektrodenabschnitte auf, welche über weitere dif-
flächenmetallisierung, wobei Bänder eines metal- fundierte Leitungen 16', 17' entsprechend Flip-Flop-
Iischen Leiters, die auf der Fläche des Blockes nieder- 35 Ausgangsanschlüssen 16, 17 mit Quellenelektroden
geschlagen wurden, gestrichelt gezeigt sind. In der der Füp-Flop-Ladetransistoren 18, 19 sowie mit Sen-
Praxis befinden sich viele der die metallisierten Lei- kenelekiroden der Flip-Flop-Transistoren 11,12 ver-
ter darstellenden ger.trichelten Linien unmittelbar bunden sind. Ein metallisiertes Band 21' entsprichi
über denjenigen Linien, welche die diffundierten dem Anschluß 21 nach Fig. 1 für miteinander vcr-
Halbleiterbereiche darstellen. In den meisten Fällen, 40 bundene Torelektroden der Ladetransistoren 18, IS
wo dies der Fall ist, sind die gestrichelten Linien als Ausdehnung des Ii - -Sammelleitungssystems füi
etwas versetzt, so daß sie getrennt wahrgenommen das Plättchen. Das letztgenannte System umfaßt An·
werden können. Verbindungen zwischen der Dif- sätze 22' an dem zentralen linksseitigen Te!l vor
fusionsschicht sowie den metallisierten Oberflächen- Fig. 4 zur Erzeugung einer B -Spannung zu der
leitungen ergeben sich in ähnlicher Weise, wie dies 45 Zellen links von den in Fig. 4 dargestellten sowif
für den Leiter 25 nach Fig. 2 A veranschaulicht ist. ein Paar von ähnlichen nach unten verlaufenden An-
Es werden somit Löcher durch eine isolierende sätzcn von der Unterseite von F i g. 4 zu Zellen un
Schicht geätzt, welche sonst die gesamte Oberfläche terhalb derjenigen nach Fig. 4. Senkenelektrode
des Halbleitermaterials überdeckt, einschließlich der der Ladetransistoren 18, 19 liegen über diffundiert!
diffundierten Bereiche. Halbleitermetall, das danach 50 Leiter auf der Masse-Diffusionssammelleitung 20'
auf der Isolierschicht abgesetzt wurde, erstreckt sich die sich über die Unterseite von Fi g. 4 erstreckt,
durch die Löcher, um das Halbleitermaterial an die- Flip-Flop-Transistoren 11, 12 von Fig. 4 liegei
durch die Löcher, um das Halbleitermaterial an die- Flip-Flop-Transistoren 11, 12 von Fig. 4 liegei
sen Punkten zu kontaktieren. Derartige Kontakt- mit ihren Senkenelektroden an dem diffundierten Lei
säulen, welche durch die Isolierlöcher verlaufen, sind ter 16' bzw. 17'. Die Quellenelektroden dieser Tran
durch Paare konzentrischer Rechtecke dargestellt. 55 sistorcn sind über diffundierte Leiter 13' mit eine
Die Transistoren nach Fig. 4 sind durch unter- Säule 79 verbunden, welche sich sowohl über dei
strichcne Bezugszeichen unterschieden, welche gleich diffundierten Leiter 13' als auch die gemeinsame Un
denjenigen gemäß Fig. 1 sind und in dem Kanal- tcrlagc (nicht veranschaulicht) erstreckt, wo die Ver
bereich für den Transistor angeordnet sind. Sonst bindung zu der positiven Potentialquelle 13 (ii
entsprechen die Bezugszeichen gemäß Fig. 4 den- 60 Fig. 1 veranschaulicht) hergestellt ist. Eine Kontakt
jenigen in den anderen Figuren der Zeichnung. sävlc 80 ergibt eine Krcuzkopplungsverbindung voi
Der BTtstromkrcis 32 sowie der Bitstromkreis 31 der metallisierten Torelektrode des Transistors 11 zi
gemäß Fig. 4 entsprechen den beiden Metallbau- der diffundierten Senkenelektrode des Transistors 12
dem, die sich quer zu dem oberen Abschnitt von die in dem Leiter 17' eingeschlossen ist. In ähnliche
Fig. 2 oberhalb sowie unterhalb zweier Doppcliran- 65 Weise ergibt eine Kontaktsäule 81 eine Kreuzkopp
sistoicii erstrecken, die Y'-Tortransistoren 29, 30 ein- lirn<:svcrbindung von der Senkenelektrode des Tran
schließen. Es war vorangehend in Verbindung mit sisiors U zu der Torelektrode des Transistors 1]
Fig. 2 erwähnt worden, daß die y-Tortransistoren Aus Fig. 4 ist auch ersichtlich, daß zusätzlich
Transistoren 11α, 12 a hinsichtlich aller Elektroden parallel zu dem Transistor 11 bzw. 12 verbunden
sind. Diese zusätzlichen transistoren 11α, 12α können als Abtrennteile des Transistors 11 bzw. 12 betrachtet
werden und sind daher in Fig. 1 nicht gesondert veranschaulicht. In F i g. 4 sind diese Elemente
als getrennte Teile lediglich zum Zwecke der wirksamen Ausnutzung des Raumes des Plättchens
veranschaulicht.
Die Y-Schaltung 26, welche die Zelle nach F i g. 4 bedient, erstreckt sich über die linke Seite von F i g. 4
und umfaßt einen unteren Metallabschnitt, welcher alsdann über eine Kontaktsäule 82 mit dem diffundierten
Leiterabschnitt 26 α gekoppelt ist, der unter der vorangehend erwähnten B — -Sammelleitung 22',
dem .Y-Leiter 23, der Bitleitung 31, der Säule 78 zur
Verbindung mit dem Leiter 77 sowie der Bit-Leitung 32 verläuft.
Wenn die Darstellung der Zelle nach F i g. 4 um 90° im Uhrzeigersinn in der Ebene der Zeichnung ao
gedreht wird, so ergibt sich eine Entsprechung mit Zellen in dem unteren linken und oberen rechten
Quadranten des Blockes, wie in F i g. 2 veranschaulicht ist. Jedoch müssen in dieser neuen Orientierung
die Stromkreise, welche als Y-Stromkreise bezeichnet wurden, nunmehr als .Y-Stromkreise bezeichnet werden
und umgekehrt. Auf diese Weise vertauscht ein Schalter A"-Y-Torstufenfunktionen der Transistorpaare
27, 28 sowie 29, 30, jedoch ist die Verlauschung unerheblich, da die Torstufentransistoren für
eine Koinzidenzfunktion verwendet werden und keine betriebsmäßige Kopplung aufgebaut wird, sofern
nicht alle vier Transistoren eingeschaltet sind. Folglich verursacht die Drehung keine Änderung in den
Betriebsvorgängen der Zelle.
Zusammenfassend wird als erfindungsgemäß die Ausbildung eines Blockes mit einer integrierten
Schaltung erreicht, wobei die Unteikreuzungs-Belastung über Zellen-Inbetriebsetzungsschaltungen aufgeteilt
ist, so daß an diesen Schaltungen liegende Signale durch ähnliche Anstiegs- und Abfallzeiten zur
Verminderung von Signalanstiegszeit-Verzögerungen ausgezeichnet sind, welche bei dem Gesamtschaltungsbetrieb
aufgenommen werden müssen. Femer wird die Unterkreuzungsbelastung vorzugsweise hinsichllich
der von dem Schaltungsantriebspunkt entfernten Schaltunger, verteilt, während die Masse der
Schaltungskapazilät nahe zu dem Antriebspunkt verlegt
wird, um die Signalanstiegs- und Abfallzeiten weiter zu vermindern.
Hierzu 3 Blatt Zeichnungen
Claims (8)
1. Integrierter Schaltungsblock bzw. integriertes Schaltungsplättchen mit darin ausgebildeten Vielfachschaltungszellen,
die in Zeilen und Spalten angeordnet sind, mehreren Zeilenstromkreisen sowie mehreren Spaltenstromkreisen in sich
schneidender Anordnung auf dem Block, wobei die Zeilen- und Spaltenstromkreise zur Beaufschlagung
der Zellen mit Signalen vorgesehen sind, wobei jeder Zeilen- und Spaltenstromkreis
Leitungselemente von geringer Impedanz und Leitungselemente von hoher Impedanz zur Bildung
von elektrischen Kreuzuiigselementen umfaßt, welche andere Stromkreise an Schnittpunkten
mit diesen kreuzen, ohne eine elektrische Verbindung mit diesen anderen Stromkreisen zu
bilden, dadurch gekennzeichnet, daß jeder Zeilenstromkreis (Xl, Xl,...) und jeder
Spaltenstromkreis (Yl, Yl,...) einen ersten Abschnitt
(z. B. die linke Hälfte jedes Stromkreises ΑΊ bis X4) aufweist, mit welchem eine erste
Gruppe von Zellen verbunden ist und welcher im wesentlichen frei (umfaßt keine Unterkreuzungen
45; mit Ausnahme einer Bit-Sammelleitung 46) von Kreuzungselementen ist und daß jeder
Zeilen- und Spaltenstromkreis einen zweiten Abschnitt (z. B. die rechte Hälfte jedes Stromkreises
Xl bis X4) aufweist, mit welchem eine zweite Gruppe von Zellen verbunden ist und welcher
zumindest ein Kreuzungselement (an den Kreuzungsstellen mit den Stromkreisen 42, 75,40,
41, Y 6, Yl, 59 und 78) umfaßt.
2. Block nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Kreuzungselemente
in den zweiten Teilen der Stromkreise im wesentlichen gleich ist.
3. Block nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Teil jedes der Stromkreise
elektrisch dichter an dem Antriebspunkt des Stromkreises als dessen zweiter Teil liegt.
4. Block nach Anspruch 1, dadurch gekennzeichnet, daß die Stromkreise (X) in Paaren von
Stromkreisen der gleichen Zeilen- oder Spaltengruppe von Stromkreisen zwischen Paaren von
Zeilen- bzw. Spaltenzellengruppen der Zellen verlaufen und daß Bauelemente (Mittelverbindung
an der Unterseite zu der Zelle 10) zur Verbindung jedes Stromkreises eines Paares zu Zellen
einer unterschiedlichen Gruppe eines solchen Zellengruppenpaares vorgesehen sind.
5. Block nach Anspruch 1, dadurch gekennzeichnet, daß ein weiterer Stromkreis auf dem
Plättchen sich zu allen der Zellen erstreckt und folgende Elemente umfaßt: Mehrfachstromkreisleitungen
(37, 38; 40, 41), von denen jede in physikalischer Parallelbeziehung zu dem ersten
Abschnitt eines verschiedenen Stromkreises der Zeilen- oder Spaltenstromkreise verläuft, und daß
Stromkreis-Sammelleitungen (46, 57 usw.) zur Verbindung der Stromkreisleitungen miteinander
sowie mit einer äußeren Verbindung (47, 43, 49, 48) für den Block vorgesehen sind.
6. Block nach Anspruch 5, dadurch gekennzeichnet, daß der weitere Stromkreis frei von den
Kreuzungselementen ist.
7. Block nach Anspruch 5, dadurch gekenn-
zeichnet, daß jede der Stromkreisleitungen (37, 38) sowie Stromkreis-Sammelleitungen ein Paar
von Leitungen in zusammenwirkender Verbindung zur Übertragung von Doppelschienen-Logiksignalen
umfaßt.
8. Block nach Anspruch 7, dadurch gekennzeichnet, daß jede der Zellen eine Flip-Flop-Schaltung
(F i g. 1) mit einem Paar von Eingangs-Ausgangs-Anschlüssen (16, 17) ist, die mit einem
Paar (31, 32) der Leiter zur Aufnahme der Doppelschienen-Logiksignale verbunden sind, um den
Betriebszustand dieser Zelle zu steuern oder ähnliche Signale mit den Leitern als Anzeige des Betriebszustandes
dieser Zelle zu koppeln, wobei ein Paar von Zeilentastbaueinheiten (27, 28) sowie
ein Paar von Spaltentastbaueinheiten (29, 30) die Eingangs-Ausgangs-Anschlüsse mit den Leitungen
in Abhängigkeit von einer Koinzidenz der Signale an einem sich bei einer solchen Zelle
schneidenden Zeilenstromkreis sowie einem Spaltenstromkreis koppeln, und daß eines (29, 30) der
Paare von Tastbaueinheiten in dem Block zwischen den Leitungen des Leiterpaarcs gebildet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US2109070A | 1970-03-19 | 1970-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2113306A1 DE2113306A1 (de) | 1971-10-14 |
DE2113306B2 true DE2113306B2 (de) | 1975-11-06 |
Family
ID=21802289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2113306A Pending DE2113306B2 (de) | 1970-03-19 | 1971-03-19 | Integrierter Schaltungsblock |
Country Status (8)
Country | Link |
---|---|
US (1) | US3638202A (de) |
JP (1) | JPS5116113B1 (de) |
BE (1) | BE764401A (de) |
DE (1) | DE2113306B2 (de) |
FR (1) | FR2083417B1 (de) |
GB (1) | GB1322990A (de) |
NL (1) | NL7103417A (de) |
SE (1) | SE359185B (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1487945A (en) * | 1974-11-20 | 1977-10-05 | Ibm | Semiconductor integrated circuit devices |
US4015159A (en) * | 1975-09-15 | 1977-03-29 | Bell Telephone Laboratories, Incorporated | Semiconductor integrated circuit transistor detector array for channel electron multiplier |
US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
JPS60953B2 (ja) * | 1977-12-30 | 1985-01-11 | 富士通株式会社 | 半導体集積回路装置 |
US4475119A (en) * | 1981-04-14 | 1984-10-02 | Fairchild Camera & Instrument Corporation | Integrated circuit power transmission array |
JPS57205893A (en) * | 1981-06-10 | 1982-12-17 | Toshiba Corp | Signal propagating device |
JPH077825B2 (ja) * | 1981-08-13 | 1995-01-30 | 富士通株式会社 | ゲートアレイの製造方法 |
DE3313441A1 (de) * | 1983-04-13 | 1984-10-18 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterspeicher |
US4694403A (en) * | 1983-08-25 | 1987-09-15 | Nec Corporation | Equalized capacitance wiring method for LSI circuits |
US4688072A (en) * | 1984-06-29 | 1987-08-18 | Hughes Aircraft Company | Hierarchical configurable gate array |
JPH0614536B2 (ja) * | 1985-09-17 | 1994-02-23 | 株式会社東芝 | バイポ−ラ集積回路 |
US5185283A (en) * | 1987-10-22 | 1993-02-09 | Matsushita Electronics Corporation | Method of making master slice type integrated circuit device |
JP2874097B2 (ja) * | 1989-10-24 | 1999-03-24 | 富士通株式会社 | 半導体メモリ装置 |
US5287304A (en) * | 1990-12-31 | 1994-02-15 | Texas Instruments Incorporated | Memory cell circuit and array |
US5384730A (en) * | 1991-05-31 | 1995-01-24 | Thunderbird Technologies, Inc. | Coincident activation of pass transistors in a random access memory |
FR2690598B1 (fr) * | 1992-04-24 | 1994-06-03 | Sextant Avionique | Ordonnancement de troncons de lignes d'un reseau, notamment pour le calcul de diaphonies entre lignes d'un reseau electrique. |
JPH08501179A (ja) * | 1992-09-03 | 1996-02-06 | サンダーバード テクノロジーズ インコーポレイテッド | ランダムアクセスメモリーにおけるパストランジスタの一致活性化 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL294168A (de) * | 1963-06-17 | |||
US3312871A (en) * | 1964-12-23 | 1967-04-04 | Ibm | Interconnection arrangement for integrated circuits |
US3447137A (en) * | 1965-05-13 | 1969-05-27 | Bunker Ramo | Digital memory apparatus |
US3365707A (en) * | 1967-06-23 | 1968-01-23 | Rca Corp | Lsi array and standard cells |
US3518635A (en) * | 1967-08-22 | 1970-06-30 | Bunker Ramo | Digital memory apparatus |
-
1970
- 1970-03-19 US US21090A patent/US3638202A/en not_active Expired - Lifetime
-
1971
- 1971-03-10 SE SE03073/71A patent/SE359185B/xx unknown
- 1971-03-15 NL NL7103417A patent/NL7103417A/xx unknown
- 1971-03-17 BE BE764401A patent/BE764401A/xx unknown
- 1971-03-18 FR FR717109608A patent/FR2083417B1/fr not_active Expired
- 1971-03-19 JP JP46015246A patent/JPS5116113B1/ja active Pending
- 1971-03-19 DE DE2113306A patent/DE2113306B2/de active Pending
- 1971-04-19 GB GB2402871*A patent/GB1322990A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2083417B1 (de) | 1974-02-15 |
JPS5116113B1 (de) | 1976-05-21 |
DE2113306A1 (de) | 1971-10-14 |
FR2083417A1 (de) | 1971-12-17 |
BE764401A (fr) | 1971-08-16 |
US3638202A (en) | 1972-01-25 |
SE359185B (de) | 1973-08-20 |
NL7103417A (de) | 1971-09-21 |
GB1322990A (en) | 1973-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004014472B4 (de) | Anwendungsspezifischer integrierter Halbleiter-Schaltkreis | |
DE2113306B2 (de) | Integrierter Schaltungsblock | |
DE2556274C2 (de) | Programmierbare logische Schaltung | |
EP1184871B1 (de) | MRAM-Anordnung | |
DE69528393T2 (de) | Programmierbarer Logikbaustein für ein anwenderprogrammierbares Gate-Array | |
DE2542518C3 (de) | ||
DE2556275A1 (de) | Logische schaltung hoher dichte | |
DE3712178C2 (de) | ||
DE2103771A1 (de) | Anordnung aus integrierten Schal tungen | |
DE2307739A1 (de) | Monolithisch integrierte speicherzelle | |
DE3408747A1 (de) | Universell verwendbare anordnung von bauelementen fuer variable beschaltung | |
DE1764567A1 (de) | Integrierte Schaltung mit Auflagen auf unbenutztem,aktiven Flaechenschaltelementen | |
DE2514012C2 (de) | Monolithisch integrierte halbleiterschaltungsanordnung, insbesondere fuer koppelbausteine von vermittlungssystemen | |
DE2738678A1 (de) | Monolithisch integrierte speicherzelle | |
WO2006029594A1 (de) | Halbleiterspeicherbauelement | |
EP1597734A1 (de) | Halbleiterchipanordnung mit rom | |
DE1616438C3 (de) | Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung | |
DE2852200A1 (de) | Integrierte logische schaltung | |
DE2812784C2 (de) | ||
EP0006470A2 (de) | Ladungskopplungsspeicher und Verfahren zu seiner Herstellung | |
EP0199231B1 (de) | In CMOS-Technik aufgebaute Zelle | |
EP0082208B1 (de) | Integrierter CMOS-Schaltkreis | |
DE1762759B1 (de) | Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen | |
DE2439986C3 (de) | Halbleiterfestwertspeicher | |
DE1955364C3 (de) | Dreidimensionales Speichersystem |