DE1762759B1 - Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen - Google Patents

Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen

Info

Publication number
DE1762759B1
DE1762759B1 DE19681762759 DE1762759A DE1762759B1 DE 1762759 B1 DE1762759 B1 DE 1762759B1 DE 19681762759 DE19681762759 DE 19681762759 DE 1762759 A DE1762759 A DE 1762759A DE 1762759 B1 DE1762759 B1 DE 1762759B1
Authority
DE
Germany
Prior art keywords
gate transistors
row
code
transistors
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19681762759
Other languages
English (en)
Inventor
Uwe Bertram
Dr Hans Hoffmann
Dipl-Ing Hans-Wilhelm Neuhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19681762759 priority Critical patent/DE1762759B1/de
Priority to NL6912509.A priority patent/NL159821B/xx
Priority to CH1247169A priority patent/CH495634A/de
Priority to GB41157/69A priority patent/GB1278073A/en
Priority to SE6911444A priority patent/SE394780B/xx
Priority to AT794469A priority patent/AT320027B/de
Priority to BE737752D priority patent/BE737752A/xx
Priority to FR6928544A priority patent/FR2016003A1/fr
Publication of DE1762759B1 publication Critical patent/DE1762759B1/de
Priority to US00149756A priority patent/US3753005A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1022—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen, insbesondere eines 4-bit-Dualcodes in einen l-aus-10-Code, der aus logischen Gattern und gegebenenfalls aus Verstärkern aufgebaut ist.
Höhere Integrationsgrade in digitalen monolithisch integrierten Schaltungen lassen sich nur dann wirtschaftlich erreichen, wenn Systementwurf, Schaltungstechnik und Technik der Integration als eine Einheit behandelt werden.
Bei der Entwicklung von monolithisch integrierten Halbleiterschaltungen mit logischer Zuordnerfunktion liegen die Schwierigkeiten im wesentlichen bei der durch die Art der Logik bedingten großen Zahl der Kreuzungen von Informationsleitungen. Bekanntlich sind Kreuzungen von elektrischen Signalen in monolithisch integrierten Schaltungen, die nur eine Verdrahtungsebene haben, immer Kreuzungen von Leiterbahnen und durch Oxyd gegenüber diesen Leiterbahnen isolierte Diffusionen im Kristall. Die Zuverlässigkeit der Kreuzung hängt dabei von der Dicke der isolierenden Oxydschicht ab. Die Dicke wiederum wächst mit der Dauer und der Anzahl der Oxydationsschritte. Kreuzungen lassen sich also realisieren durch nur für diese Kreuzungen geschaffene diffundierte Tunnel oder durch Ausnutzung von schon für andere Funktionen (Widerstände, Dioden, Transistoren) notwendigen Diffusionen als Kreuzung über Bauelementen. Die Tunnel der zweiten Art haben dann den Vorteil, daß keine zusätzliche Kristallfiäche für die Tunnel benötigt wird.
Bekanntlich kann die Zahl der logisch notwendigen Leitungskreuzungen bei Zuordnern (Codeumsetzern) herabgesetzt werden, wenn die Zuordnung in mehreren Stufen durchgeführt wird. Nachteilig ist die durch diese Zwischenstufen bedingte größere Anzahl der Stufenlaufzeiten, der erhöhte Leistungsbedarf und die größere Anzahl an Bauelementen und damit meist größere Kristallfläche.
Es ist Aufgabe der Erfindung, neue Schaltungen für Codeumsetzer mit zugehörigen Layout-Anordnungen anzugeben, die trotz einstufiger Zuordnung ein Minimum an notwendigen Kreuzungen erfordern und bei denen alle Kreuzungen über schaltungstechnisch erforderliche Bauelemente geführt werden, so daß der für die Kreuzungen erforderliche Flächenbedarf ein Minimum ist.
Die Erfindung ist dadurch gekennzeichnet, daß die Gatter einen Transistor je Eingang enthalten, deren Kollektoren alle miteinander und mit einem Pol der Speisespannung verbunden sind, deren Basen die Eingangssignale erhalten und deren Emitter zur Bildung einer Verknüpfung miteinander und mit einem Widerstand verbunden sind, der auf die Basis eines als Umkehrer arbeitenden Verstärkungstransistors führt, und daß bei dieser Schaltung als monolithisch integriertes Bauelement alle Gattertransistoren und alle Widerstände in einer Insel angeordnet sind, wobei die Gattertransistoren in einer Reihe angeordnet sind, die Eingangsleitungen zu diesen Transistoren im wesentlichen parallel zu dieser Reihe verlaufen und jede Basiszone und vorzugsweise auch jede Emitterzone der Gattertransistoren etwa senkrecht zur Reihe bis zur zugehörigen Eingangsleitung gestreckt ist.
Die geringe Zahl der notwendigen Kreuzungen wird entscheidend durch die Verwendung von NOR-Gattern in bekannter ETL-Schaltungstechnik ermöglicht. Keine andere der bei monolithisch integrierten Schaltungen bekannten Schaltungstechniken, wie z. B. TTL oder DTL, läßt eine so günstige Layout-Anordnung zu wie die erfindungsgemäß angegebene Anordnung.
Besonders vorteilhaft können auch die Gattertransistoren in zwei parallelen Reihen angeordnet sein und die Eingangsleitungen in zwei Gruppen auf beiden Seiten außerhalb der parallelen Reihen verlaufen ίο und Verbindungen zwischen Emittern von Gattertransistoren innerhalb der Reihe und/oder in beiden Reihen bestehen und die an die Emitter angeschlossenen Widerstände innerhalb der beiden Gruppen von Eingangsleitungen beginnen und sich in ihrer größeren Dimension senkrecht zu den Eingangsleitungen über diese hinaus erstrecken.
Die Erfindung wird an Hand von Ausführungsbeispielen beschrieben. Es zeigt
Fig. 1 einen Codeumsetzer für einen 4-bit-Dualao code zu einem aus l-aus-10-Dezimalcode, Fig. 2 ein NOR-Gatter in ETL-Technik, F i g. 3 zwei dieser NOR-Gatter als Teil einer inte- a grierten Schaltung, ^P
F i g. 4 einen Gattertransistor mit gestreckter as Basis- und gestreckter Emitterzone.
Der Codeumsetzer in F i g. 1 besitzt zehn Ausgänge, die den Dezimalzahlen O bis 9 entsprechen. Jeder Ausgang wird von einem Gatter 11 mit vier Eingängen angesteuert, denen die Eingangssignale des Dualcodes entweder direkt oder im Komplement zugeführt werden, je nachdem, welche Dezimalziffer das Gatter entschlüsseln soll. Für jede Signalkombination der Eingangssignale führt nur eines der Gatter ein Ausgangssignal oder kein Gatter führt ein Ausgangssignal, wenn das zugeführte Signal eine sogenannte »Pseudo-Tetrade« darstellt. Bereits diese Darstellung der Schaltung des Zuordners läßt erkennen, daß eine große Anzahl von Kreuzungen der Eingangsleitungen entstehen.
Die Ausführung der Gatter erfolgt in ETL-Technik wie in F i g. 2 dargestellt. Dabei sind die vier Gattertransistoren 12 bis 15 mit den Kollektoren mit der positiven Speisespannung Vp verbunden, die Basen erhalten die Eingangssignale und die Emitter sind m wieder miteinander und mit einem Widerstand 17 verbunden, der auf die Basis eines Verstärkungstransistors 16 führt, der als Umkehrer arbeitet.
Solange die Basen der vier Gattertransistoren 12 bis 15 alle niedriges Potential haben, führen die verbundenen Emitter ebenfalls niedriges Potential, und der Transistor 16 ist gesperrt, so daß durch den Arbeitswiderstand 19 kein Strom fließt und der Kollektor etwa auf positiver Betriebsspannung liegt. Der Widerstand 18 sorgt für ein sicheres Sperren des Transistors 16 in diesem Zustand. Wenn jedoch die Basis nur eines der vier Gattertransistoren 12 bis 15 eine hohe Spannung erhält, liegen die verbundenen Emitter ebenfalls etwa auf dieser Spannung, und der Verstärkungstransistor 16 wird über den Widerstand 17 eingeschaltet, so daß sein Kollektor niedrige Spannung führt. Um also die Funktion der in F i g. 1 dargestellten logischen Schaltung auszuführen, müssen bei Verwendung der in F i g. 2 gezeigten Gatter die Signale bei A, ~Ä usw. mit niedriger Spannung zugeführt werden, während die Ausgangssignale mit hoher Spannung erscheinen.
Diese Gatter in ETL-Technik lassen sich besonders günstig als monolithisch integrierte Schaltung aus-
bilden. Da bekanntlich Transistoren mit gemeinsamem Kollektorpotential in einer integrierten Schaltung nur eine N-Insel erfordern und außerdem die N-Insel für die Widerstände an der positiven Versorgungsspannung liegt, können alle 40 Gattertransistoren des Codeumsetzers in der Widerstandsinsel liegen. Der niederohmige Kollektoranschluß für die einzelnen Transistoren wird über eine vergrabene N+-Schicht (buried layer) erreicht, wodurch die Mitte des Layout frei von Leiterbahnen für die Zuführung der Versorgungsspannung bleibt.
Die Gattertransistoren 12 bis 15 werden nun besonders günstig in zwei parallelen Reihen mit geringem Abstand so angeordnet, daß je zwei Gattertransistoren in jeder Reihe sind und die zusammengehörigen Paare von Gattertransistoren sich in den beiden Reihen gegenüberliegen. Die vier Gattertransistoren 12 bis 15 bilden dann je ein Viereck, wie in F i g. 3 dargestellt ist. Die Eingangsleitungen 22 bis 29 laufen in zwei Gruppen zu beiden Seiten der Doppelreihe 20, 21 der Gattertransistoren 12 bis 15, und die Verbindung jedes Transistors mit der zugehörigen Eingangsleitung ist dadurch gebildet, daß die Basis- und Emitterzone etwa senkrecht zur Reihe bis zur zugehörigen Reihe gestreckt ist. F i g. 4 a zeigt einen einzelnen derartigen Gattertransistor vergrößert in Draufsicht. Darin ist die Umgebung des Transistors ein Teil der N-Insel 30 auf dem gesamten Kristall. Die Basiszone 34 erstreckt sich so weit, bis die zugehörige Eingangsleitung erreicht ist, die am Basiskontakt 33 angeschlossen ist. Die Emitterzone 32 erstreckt sich bis in die Nähe des Basiskontaktes 33, ist jedoch am entgegengesetzten Ende 31 mit einem Kontakt versehen, entsprechend der Anordnung von Fig. 3. Der Querschnitt des Transistors in Fig. 4b zeigt die Tiefe der Basis- und Emitterzone 32 und 34, wie sie beim Planar-Herstellungsprozeß entsteht, und die Lage von Basiskontakt 33 und Emitterkontakt 31 sowie die vergrabene Schicht 35, die den niederohmigen Kollektoranschluß herstellt.
Statt dessen läßt sich auch eine Geometrie nur mit gestreckter Basis anwenden. Vorteile sind, daß die Auswahlleitungen weniger Oxydtreppen kreuzen und daß außerdem das Oxyd über der Basis eines integrierten Planartransistors wesentlich dicker ist als über dem Emitter. Beide Anordnungen haben gegenüber dem normalen Transistor einen nicht erwünschten zusätzlichen Widerstand, und zwar beim gestreckten Emitter re und bei gestreckter Basis rb, der das Umladen parasitärer Kapazitäten am Emitter ungünstig beeinflußt. Das Verhältnis der Schichtwiderstände Basisdiffusion zu Emitterdiffusion ist 200Ω/Π:1,5Ω/Π· Unter Berücksichtigung der für den Emitter kleineren Geometrie ergibt sich für die Widerstände ein Verhältnis re.mrb «i 100. Bei einer Stromverstärkung des Transistors < 100 ergibt sich hinsichtlich des wirksamen Widerstandes zum Umladen der parasitären Kapazitäten eine Überlegenheit des gestreckten Emitters.
Durch enge geometrische Anordnung der Emitter und des ETL-Widerstandes ist die kritische parasitäre Kapazität klein zu halten. Um die in der Mitte des Layout gewonnene Information den Verstärkertransistoren 16 am Rande des Kristalls zuführen zu können, wird vorteilhaft der Widerstand als Tunnel für die Information benutzt, wie F i g. 3 zeigt.
Die Anordnung der vier Gattertransistoren 12 bis 15 in F i g. 3 in Form eines Vierecks stellt eine besonders günstige Ausnutzung der Kristallfläche dar. Für eine solche Anordnung müssen die Eingangsleitungen so auf die beiden Gruppen verteilt werden, daß in beiden Reihen 20, 21 möglichst gleich viele Transistoren angesteuert werden. Ein Beispiel für eine solche Aufteilung ist in F i g. 3 gezeigt, wo die vier Eingangsleitungen A, ~Ä, B, Έ auf der einen Seite der Doppelreihe verlaufen und die anderen vier Eingangsleitungen auf der anderen Seite. Diese Aufteilung ist nur eine von vielen Möglichkeiten, wie auch der besprochene 4-bit-Dualcode zu l-aus-10-Dezimalcode nur ein Ausführungsbeispiel der Erfindung ist.
In gleicher Weise lassen sich auch andere Codeumsetzer nach der Lehre der Erfindung so aufbauen, daß keine Kreuzungen außer den durch die gestreckten Basen gebildeten notwendig sind.

Claims (4)

Patentansprüche:
1. Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen, insbesondere eines 4-bit-Dualcodes in einen l-aus-10-Code, die aus logischen Gattern und gegebenenfalls aus Verstärkern aufgebaut ist, dadurch gekennzeichnet, daß die Gatter (11) einen Transistor (12 bis 15) je Eingang enthalten, deren Kollektoren alle miteinander und mit einem Pol (Vp) der Speisespannung verbunden sind, deren Basen die Eingangssignale (A, ~Ä,B...) erhalten und deren Emitter zur Bildung einer Verknüpfung miteinander und mit einem Widerstand (17) verbunden sind, der auf die Basis eines als Umkehrer arbeitenden Verstärkungstransistors (16) führt, und daß bei dieser Schaltung als monolithisch integriertes Bauelement alle Gattertransistoren (12 bis 15) und alle Widerstände (17) in einer Insel (30) angeordnet sind, wobei die Gattertransistoren (12 bis 15) in einer Reihe (20, 21) angeordnet sind, die Eingangsleitungen (22 bis 29) zu diesen Transistoren (12 bis 15) im wesentlichen parallel zu dieser Reihe (20, 21) verlaufen und jede Basiszone (34) und vorzugsweise auch jede Emitterzone (32) der Gattertransistoren (12 bis 15) etwa senkrecht zur Reihe (20, 21) bis zur zugehörigen Eingangsleitung (22 bis 29) gestreckt ist.
2. Umsetzerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Gattertransistoren (12 bis 15) in zwei parallelen Reihen (20, 21) angeordnet sind und die Eingangsleitungen (22 bis 29) in zwei Gruppen (22 bis 25 und 26 bis 29) auf beiden Seiten außerhalb der parallelen Reihen (20, 21) verlaufen und Verbindungen zwischen Emittern von Gattertransistoren (12 bis 15) innerhalb der Reihe (20, 21) und/oder in beiden Reihen (20 und 21) bestehen und die an die Emitter angeschlossenen Widerstände (17) innerhalb der beiden Gruppen von Eingangsleitungen (22 bis 25, 26 bis 29) beginnen und sich in ihrer größeren Dimension senkrecht zu den Eingangsleitungen über diese hinaus erstrecken.
3. Umsetzerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Eingangssignale (A, ~Ä, B...) so auf die beiden Gruppen von Eingangsleitungen (22 bis 25, 26 bis 29) verteilt sind, daß in beiden Reihen (20, 21) insgesamt und je Gatter (11) möglichst gleich viele Transistoren angesteuert sind.
4. Umsetzerschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die an die Emitter der Gattertransistoren (12 bis 15) artgeschlossenen Widerstände (17) abwechselnd bzw. paarweise nach beiden Seiten von der Doppelreihe (20,21) der Gattertransistoren (12 bis 15) wegführen.
Hierzu 1 Blatt Zeichnungen
DE19681762759 1968-08-20 1968-08-20 Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen Withdrawn DE1762759B1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19681762759 DE1762759B1 (de) 1968-08-20 1968-08-20 Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen
NL6912509.A NL159821B (nl) 1968-08-20 1969-08-16 Geintegreerde halfgeleiderschakeling met poortschakelingen.
CH1247169A CH495634A (de) 1968-08-20 1969-08-18 Integrierte Schaltung
GB41157/69A GB1278073A (en) 1968-08-20 1969-08-18 Integrated circuits
SE6911444A SE394780B (sv) 1968-08-20 1969-08-18 Integrerad kopplingsanordning
AT794469A AT320027B (de) 1968-08-20 1969-08-19 Integrierte Schaltung mit einem Halbleiterkörper, der wenigstens ein Gatter mit mehreren Transistoren enthält
BE737752D BE737752A (de) 1968-08-20 1969-08-20
FR6928544A FR2016003A1 (de) 1968-08-20 1969-08-20
US00149756A US3753005A (en) 1968-08-20 1971-06-03 Integrated circuit comprising strip-like conductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681762759 DE1762759B1 (de) 1968-08-20 1968-08-20 Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen

Publications (1)

Publication Number Publication Date
DE1762759B1 true DE1762759B1 (de) 1970-08-20

Family

ID=5697181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681762759 Withdrawn DE1762759B1 (de) 1968-08-20 1968-08-20 Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen

Country Status (9)

Country Link
US (1) US3753005A (de)
AT (1) AT320027B (de)
BE (1) BE737752A (de)
CH (1) CH495634A (de)
DE (1) DE1762759B1 (de)
FR (1) FR2016003A1 (de)
GB (1) GB1278073A (de)
NL (1) NL159821B (de)
SE (1) SE394780B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0027541A1 (de) * 1979-10-13 1981-04-29 Deutsche ITT Industries GmbH MOS-Schaltkreis zum Umwandeln des Codes einer Binärzahl in den der zugehörigen Dezimalzahl

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795828A (en) * 1973-03-08 1974-03-05 Ibm Monolithic decoder circuit
US4319396A (en) * 1979-12-28 1982-03-16 Bell Telephone Laboratories, Incorporated Method for fabricating IGFET integrated circuits
FI68935C (fi) * 1983-09-06 1985-11-11 Helvar Oy Inverterkrets med en regleringskrets foer att effektivera transistorernas styrning till ett slutarlaege
US4538075A (en) * 1983-09-07 1985-08-27 Advanced Micro Devices, Inc. High speed referenceless bipolar logic gate with minimum input current
US5150309A (en) * 1987-08-04 1992-09-22 Texas Instruments Incorporated Comprehensive logic circuit layout system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284677A (en) * 1962-08-23 1966-11-08 Amelco Inc Transistor with elongated base and collector current paths
US3292012A (en) * 1964-05-22 1966-12-13 Texas Instruments Inc Low offset voltage logic gate
US3381270A (en) * 1964-08-05 1968-04-30 Bell Telephone Labor Inc Error detection circuits
US3518449A (en) * 1966-02-01 1970-06-30 Texas Instruments Inc Integrated logic network
US3448344A (en) * 1966-03-15 1969-06-03 Westinghouse Electric Corp Mosaic of semiconductor elements interconnected in an xy matrix
US3402330A (en) * 1966-05-16 1968-09-17 Honeywell Inc Semiconductor integrated circuit apparatus
US3506815A (en) * 1966-12-28 1970-04-14 Collins Radio Co Binary converter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0027541A1 (de) * 1979-10-13 1981-04-29 Deutsche ITT Industries GmbH MOS-Schaltkreis zum Umwandeln des Codes einer Binärzahl in den der zugehörigen Dezimalzahl
DE2941639A1 (de) * 1979-10-13 1981-04-30 Deutsche Itt Industries Gmbh, 7800 Freiburg Mos-binaer-dezimal-codewandler

Also Published As

Publication number Publication date
BE737752A (de) 1970-02-20
NL159821B (nl) 1979-03-15
NL6912509A (de) 1970-02-24
AT320027B (de) 1975-01-27
SE394780B (sv) 1977-07-04
US3753005A (en) 1973-08-14
CH495634A (de) 1970-08-31
GB1278073A (en) 1972-06-14
FR2016003A1 (de) 1970-04-30

Similar Documents

Publication Publication Date Title
DE2556274C2 (de) Programmierbare logische Schaltung
DE2252130C2 (de) Monolithisch integrierte Schmitt-Trigger-Schaltung aus Isolierschicht-Feldeffekttransistoren
DE2509530C2 (de) Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE2021824B2 (de) Monolithische halbleiterschaltung
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
DE2144235A1 (de) Verzögerungsanordnung
EP0065667B1 (de) CMOS-Auswahlschaltung
DE2113306B2 (de) Integrierter Schaltungsblock
DE3600207C2 (de) Integrierte Halbleitervorrichtung
DE1762759B1 (de) Monolithisch integrierte Schaltung zur Umsetzung einer Information aus einem Code in einen anderen
EP0348539A1 (de) Programmierbares CMOS-Logik-Feld
DE1616438C3 (de) Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung
DE2539967C2 (de) Logikgrundschaltung
EP0166027A2 (de) In C-MOS-Technik realisierte Basiszelle
DE2852200A1 (de) Integrierte logische schaltung
DE3017750C2 (de) Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor
DE1614250A1 (de) Integrierte Schaltung mit Gruppen von sich kreuzenden Verbindungen
DE1772668A1 (de) Schalteranordnung fuer elektronische Musikinstrumente
EP0065022A1 (de) Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler
DE2004090B2 (de) Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor
DE2105475C3 (de) Integrierte Halbleiterschaltung
DE3801530C2 (de)
DE3021565A1 (de) Flip-flop
DE2628210C3 (de) Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen
DE2530424C2 (de) Logisches Gatter

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee