KR100223675B1 - 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 - Google Patents

고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 Download PDF

Info

Publication number
KR100223675B1
KR100223675B1 KR1019960076766A KR19960076766A KR100223675B1 KR 100223675 B1 KR100223675 B1 KR 100223675B1 KR 1019960076766 A KR1019960076766 A KR 1019960076766A KR 19960076766 A KR19960076766 A KR 19960076766A KR 100223675 B1 KR100223675 B1 KR 100223675B1
Authority
KR
South Korea
Prior art keywords
data
level
enable signal
self
sense amplifier
Prior art date
Application number
KR1019960076766A
Other languages
English (en)
Other versions
KR19980057476A (ko
Inventor
권국환
박희철
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960076766A priority Critical patent/KR100223675B1/ko
Priority to TW086111490A priority patent/TW333651B/zh
Priority to DE19738726A priority patent/DE19738726B4/de
Priority to GB9722880A priority patent/GB2320780B/en
Priority to US09/000,720 priority patent/US5949721A/en
Priority to JP10000043A priority patent/JPH10199259A/ja
Publication of KR19980057476A publication Critical patent/KR19980057476A/ko
Application granted granted Critical
Publication of KR100223675B1 publication Critical patent/KR100223675B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements

Abstract

고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로가 개시된다. 그러한 회로는, 센싱 데이터를 출력하는 센스앰프와; 상기 센스앰프에서 출력되는 상기 센싱 데이터의 레벨을 변환하고 이를 레벨 시프팅 데이터로서 출력하는 레벨 시프터와; 상기 레벨 시프팅 데이터에 응답하여 상기 레벨 시프팅 데이터를 래치한 후 셀프 리셋되며, 데이터 패싱클럭의 수신시 상기 제1래치노드들에 래치되어 있던 상기 데이터를 내부의 제2래치노드들에 래치하고 이를 출력단들을 통하여 출력하는 데이터 출력버퍼와; 상기 레벨 시프팅 데이터가 출력되기 전에는 인가되는 서브 센싱 인에이블 신호에 응답하여 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제1 및 제2논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 활성화시킴으로써 상기 데이터 출력버퍼의 셀프 래치동작을 제어하며, 상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제2 및 제1논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 디스에이블 시킴으로써 상기 데이터 출력버퍼가 상기 레벨 시프팅 데이터를 래치한채로 셀프 리셋되도록 제어하는 셀프 리셋 제어부를 적어도 포함함을 특징으로 한다.

Description

고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 고속동작용 동기타입 반도체 메모리 장치에 적합한 데이터 출력관련 회로에 관한 것이다.
통상적으로, 메모리의 동작 스피드를 고속화하기 위해서는 동작의 사이클 타임을 빠르게 하여야 한다. 사이클 타임이 빠르게 되려면 메모리 셀에서 리드된 데이터가 어떤 신호 마진이나 딜레이를 거치지 않고 센스앰프와 데이터 출력버퍼를 통해 출력단으로 빠르게 출력되어야 한다. 그러나 종래에는 I/O별 차이, 전원전압, 온도등의 신호마진, 센싱 및 데이터 래치의 분리 제어에 기인하여 상기 사이클 타임의 고속화에 제한이 있어왔다. 도 1a 및 도 1b는 함께 통상적인 데이터 출력관련 회로로서, 여기에는 통상적인 동기형 스태틱 랜덤억세스 메모리 장치의 리드패스 및 데이터 출력스킴이 나타나 있다. 도 1a 및 도 1b는, 메모리 셀에 저장된 데이터가 출력되는 경로인 리드패스에 연결되어 인가되는 데이터를 센싱하는 메인 센스앰프 100, 상기 센싱 출력된 데이터를 CMOS레벨로 변환하는 레벨 시프터 20, 상기 레벨 시프터의 출력 데이터를 래치하고 출력단으로 전달하는 데이터 출력버퍼 30, 및 최종적으로 데이터를 칩의 외부로 전달하는 오프 칩 드라이버 400로 이루어져 있다. 상기 레벨 시프터 20는 센스앰프 100등에서 인가되는 레벨을 미리 설정된 레벨, 예컨대 씨모오스 레벨로 변환하는 기능을 가지며, 이는 상기 데이터 출력버퍼 30 및 드라이버 400들과 함께 반도체 메모리 장치내의 출력회로등에 흔히 적용되는 소자들이다. 도 2는 도 1a 및 도 1b에 도시된 회로의 시뮬레이션 동작 타이밍도로서, 상기 메인 센스앰프를 인에이블시키는 인에이블 신호 MSAEN가 인에이블되면 메인 센스앰프의 출력신호인 SAS/SASB간의 전위차가 벌어지고, 레벨 시프터 20를 인에이블하는 인에이블 신호 KDPRECB가 로우로 인에이블되면 로우레벨로 프리차아지되어 있던 레벨 시프팅 데이터DATAA/DATAAB의 레벨이 화살부호 as1과 같이 각기 하이와 로우로 벌어진다. 이어서, 회로 외부의 클럭버퍼에서 KPDATA신호가 인에이블되면, 데이터 출력버퍼 30는 상기 데이터 DATAA/DATAAB를 내부의 노드 NO3,NO4에 전달하여 각기 데이터 DATAB/DATABB로서 래치시킨다. 이러한 데이터 래치 동작은 입출력단이 서로 커플된 인버터 래치 40,41에 의해 수행된다. 그 다음 사이클에서 KDATA신호가 회로의 외부에서 인가되면 상기 데이터 출력버퍼 30는 인에이블되어 상기 래치된 데이터 DATAB/DATABB를 노드 NO5,NO6에 전달하여 각기 데이터 DATAC/DATACB로서 래치시키며, 그 래치된 데이터는 마이크로프로세서등에서 출력인에이블 신호 OE가 인가될 시 노드 NOQ를 거쳐 출력단 I/O으로 출력된다.
상기한 바와 같은 데이터 출력관련 회로의 데이터 리드스킴은 메인 센스앰프의 센싱동작, 레벨 시프트의 레벨변환 동작, 및 그 레벨 시프팅 데이터를 데이터 출력버퍼에 래치시키는 래치동작이 타이밍적으로 별도 분리시켜두고, 각기 외부의 제어신호 즉, 장치내의 클럭버퍼로부터 제공되는 콘트롤 신호를 각부에 제공하여 동작을 제어한다. 따라서, 외부 콘트롤 신호를 설정된 타이밍에 맞게 필요한 시점에서 일정하게 공급해야 하는 단점이 있다. 또한, 외부 콘트롤 신호의 제공시점을 설계시에 전 I/O별 스피드차이와 전원전압, 온도등의 변화에 따른 신호간의 마진과 신호 펄스폭의 변화를 충분히 고려하여야 한다. 즉, 최악의 경우에 대비한 마진을 설계시에 고려해 주어야 한다. 이러한 것들은 상기 메모리의 동작 사이클 타임을 제한하는 요인이되므로 사이클 타임을 빠르게 하는데 지장을 가져온다.
따라서, 상기한 바와 같은 데이터 출력관련 회로는 사이클 타임을 빠르게 하는데 있어 여러 가지 제한이 뒤따르므로 고속의 동작을 보장해주기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 출력관련 회로를 제공함에 있다.
본 발명의 다른 목적은 고속의 동작을 보장하고 외부의 콘트롤 신호의 수를 줄일 수 있는 반도체 메모리 장치를 제공함에 있다.
본 발명의 또 다른 목적은 셀프 래치 및 셀프 리셋기능을 보유하는 데이터 출력관련 회로를 제공함에 있다.
본 발명의 또 다른 목적은 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로를 제공함에 있다.
도 1a 및 도 1b는 함께 통상적인 데이터 출력관련 회로를 보인 도면.
도 2는 도 1a 및 도 1b의 회로에 따른 동작타이밍도.
도 3은 본 발명에 따른 데이터 출력관련 회로의 블록도.
도 4a 및 도 4b는 함께 도 3의 회로에 따른 상세회로도.
도 5는 도 4a 및 도 4b의 회로에 따른 동작타이밍도.
상기한 목적을 달성하기 위한 본 발명에 따라, 반도체 메모리 장치의 데이터 출력관련 회로는, 상기 장치의 리드패스에 연결되며 인가되는 메인 센싱 인에이블 신호에 응답하여 센싱 데이터를 출력하는 센스앰프와; 인가되는 시프팅 인에이블 신호에 응답하여 상기 센스앰프에서 출력되는 상기 센싱 데이터의 레벨을 변환하고 이를 레벨 시프팅 데이터로서 출력하는 레벨 시프터와; 상기 레벨 시프팅 데이터에 응답하여 상기 레벨 시프팅 데이터를 내부의 제1래치노드들에 셀프 래치한 후 셀프 리셋되며, 데이터 패싱클럭의 수신시 상기 제1래치노드들에 래치되어 있던 상기 데이터를 내부의 제2래치노드들에 래치하고 이를 출력인에이블 신호에 응답하여 출력단들을 통하여 출력하는 데이터 출력버퍼와; 상기 레벨 시프팅 데이터가 출력되기 전에는 인가되는 서브 센싱 인에이블 신호에 응답하여 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제1 및 제2논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 활성화시킴으로써 상기 데이터 출력버퍼의 셀프 래치동작을 제어하며, 상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제2 및 제1논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 디스에이블 시킴으로써 상기 데이터 출력버퍼가 상기 제1래치노드들에 상기 레벨 시프팅 데이터를 래치한채로 셀프 리셋되도록 제어하는 셀프 리셋 제어부를 적어도 포함함을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시예의 설명이 첨부한 도면을 참조하여 설명될 것이다. 도면들중 동일한 참조번호들은 가능한 한 어느곳에서든지 동일한 소자 또는 신호들을 나타내고 있음을 유의하여야 한다. 하기의 설명에서 회로의 구성 및 부품들등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 일예로서 나타나 있다. 그렇지만, 상기한 본 발명의 기술적 사상에 의해 이들 특정 상세들 없이 본 발명이 다양하게 실시될 수 있다는 것은 본 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.
먼저, 본 발명에서의 기술적 사상은 메모리 셀로부터 출력된 데이터를 센싱하고 레벨 시프팅함과 동시에 데이터 출력버퍼에 시프팅 데이터를 자동으로 래치시키며 아울러 귀환되는 레벨 시프팅 데이터로써 메인 센스앰프와 데이터 출력버퍼를 자동으로 리셋시켜 사이클 타임을 빠르게 하는 스킴을 가진다. 즉, 본 발명에서는 사이클 타임을 빠르게 하기 위해 센싱과 래치동작을 거의 동시에 수행시키고, 메인 센스앰프와 데이터 출력버퍼를 외부 콘트롤 신호의 제공없이도 자동으로 리셋시키는 것이다.
도 3에는 본 발명에 따른 데이터 출력관련 회로의 블록도가 도시된다. 메인 센스앰프 100, 레벨 시프터 200, 데이터 출력버퍼 300, 오프칩 드라이버 400, 및 셀프 리셋 제어부 500는 상기 회로를 구성하고 있다. 도 4a 및 도 4b는 함께 상기 도 3의 회로에 따른 상세회로를 보여준다. 도 5는 도 4a 및 도 4b의 회로에 따른 동작타이밍도이다.
도 3을 참조하면, 메모리 셀에서 리드된 데이터를 센싱하는 메인 센스앰프 100는 도 1a의 센스앰프 100와 내부의 구성은 같으나, 메인 센싱 인에이블 신호 MSAEN를 라인 L12을 통해 받는 것이 특이하다. 레벨 시프터 200는 라인 L13을 통해 인가되는 시프팅 인에이블 신호 KDPRECB가 제2레벨 예컨대 로직 로우에 응답하여 인에이블 되어, 상기 메인 센스앰프 100로부터 센싱출력된 데이터를 라인 L1,L2를 통해 수신하여 CMOS레벨로 변환하여 레벨 시프팅 데이터로서 출력한다. 데이터 출력버퍼 300는 상기 레벨 시프팅 데이터를 셀프 래치하고 래치된 후 래치된 데이터를 내부 출력단으로 전달하는 역할을 한다. 오프 칩 드라이버 400는 도 1b에 대응되는 구성과 동일한 구성으로 이루어지며 최종적으로 전달된 데이터를 칩의 외부로 전달하는 역할을 한다.
셀프 리셋 제어부 500는 상기 레벨 시프터 200로부터 레벨 시프팅 데이터가 출력되기 전까지는 인가되는 회로의 외부 예컨대 메모리 장치내의 클럭버퍼로부터 출력되는 서브 센싱 인에이블 신호 SAEN에 응답하여 상기 메인 센싱 인에이블 신호 MSAEN 및 상기 시프팅 인에이블 신호 KDPRECB를 각기 제1 및 제2논리레벨 예컨대 하이 및 로우로서 생성하여 상기 센스앰프 100 및 상기 레벨 시프터 200의 동작을 순차로 활성화시킴으로써 상기 데이터 출력버퍼 300의 셀프 래치동작을 간접적으로 제어하며, 상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 메인 센싱 인에이블 신호 MSAEN 및 상기 시프팅 인에이블 신호 KDPRECB를 각기 제2 및 제1논리레벨 예컨대 로우 및 하이로서 생성하여 상기 센스앰프 100 및 상기 레벨 시프터 200의 동작을 순차로 디스에이블 시킴으로써 상기 데이터 출력버퍼 300가 제1래치노드들 N3,N4에 상기 레벨 시프팅 데이터를 래치한 채로 셀프 리셋되도록 제어하는 역할을 수행한다.
도 4a 및 도 4b를 함께 참조하면, 상기 레벨 시프터 200, 데이터 출력버퍼 300, 오프칩 드라이버 400, 및 셀프 리셋 제어부 500의 일 실시예의 구성이 구체적으로 나타나 있다. 상기 레벨 시프터 200는, 프리차아지 트랜지스터 201, 서로 상보레벨을 가지는 센싱 데이터를 입력하는 입력 트랜지스터들 202,203, 레벨 시프팅 데이터를 자신의 드레인 단자로 각기 출력하는 출력용 트랜지스터들 204,205, 및 노드 N1,N2에 각기 드레인이 연결되고 게이트로 상기 신호 KDPRECB를 수신하는 고속 방전용 트랜지스터들 206,207로 구성된다. 상기 데이터 출력버퍼 300는 다수의 소자 301-327로 구성된다. 여기서, 노드 N3,N4는 편의상 제1노드들로 명명되고, 노드 N5,N6는 제2노드들로 명명된다. 오프칩 드라이버 400는 트랜지스터들 401-403으로 구성된다. 상기 셀프 리셋 제어부 500는 라인 L3,L4를 통해 데이터 DATAA,DATAB의 논리레벨에 따라 노아 응답을 발생하는 게이트 501과, 라인 L11에 게이트가 공통 연결된 피형 및 엔형 모오스 트랜지스터 503,504와, 상기 게이트 501의 출력을 게이트로 공통수신하는 피형 및 엔형 트랜지스터 502,505와, 노드 node 1에 일측입력이 연결되며, 라인 L12를 통해 상기 신호 MASEN를 출력하는 낸드 게이트 507와, 상기 노드 node 1에 나타나는 레벨을 소정시간 지연하여 상기 낸드 게이트 507의 타측입력에 제공하는 지연기 506와, 상기 낸드 게이트 507의 출력 논리를 반전하여 라인 L13을 통해 제공하는 인버터 508로 구성된다.
도 5는 도 4a,4b 회로의 시뮬레이션 동작 타이밍도로서, 상기 회로의 외부에서 센스앰프를 인에이블 또는 디스에이블시키기 위해 제공되는 서브 센싱 인에이블 신호 SAEN가 하이로 천이하면, 셀프 리셋 제어부 500은 메인 센스앰프 100를 인에이블 시키는 MSAEN신호와 레벨 시프터 200를 인에이블 시키는 신호 KDPRECB를 도 5의 파형과 같이 하이와 로우레벨로서 각기 출력한다. 상기 신호들의 인에이블 출력에 따라 메인 센스앰프 100의 출력데이터 SAS/SASB간의 전위차가 도 5와 같이 벌어지고, 로우 레벨로써 프리차아지되어 있던 노드 N1,N2의 레벨은 도 5의 데이터 DATAA/DATAAB의 레벨과 같이 각기 하이, 로우로 벌어진다. 하이, 로우로 벌어진 상기 레벨 시프팅 데이터 DATAA/DATAAB는 두 가지의 일을 수행하게 된다. 첫째로, 데이터 출력버퍼 300내에 있는 전송 게이트 PG1,PG2중의 하나를 자신의 논리레벨로써 턴온시켜서 자신의 데이터 DATAA/DATAAB를 제1노드들 N3,N4에 스스로 래치시킨다. 이 것이 바로 셀프 래치동작이다. 여기서, 상기 래치된 데이터는 상기 전송 게이트를 통과한 것이므로 데이터 DATAB/DATABB의 레벨로서 나타난다. 둘째로, 레벨 시프팅 데이터 DATAA/DATAAB는 상기 셀프 리셋 제어부 500내의 노아 게이트 501에 인가되어 상기 신호들 MSAEN 및 KDPRECB를 각기 로우, 하이로서 출력시키는 역할을 한다. 상기 데이터 DATAA/DATAAB중의 어느 하나가 하이레벨이므로, 노아 게이트 501의 출력은 로우가 된다. 이 때, 도 4b의 상기 노드 node1에는 하이레벨이 나타난다. 여기서, 상기 서브 센싱 인에이블 신호 SAEN를 수신하는 피형 모오스 트랜지스터 503의 사이즈는 매우 작아 상기 노드 node1의 레벨을 하이레벨로서 상승시키는데 크게 기여하지 못한다. 즉, 이 경우에 상기 노드 node1의 하이 레벨은 피형 모오스 트랜지스터 502의 턴온동작에 의해 나타난 결과이다. 낸드 게이트 507은 상기 하이레벨과 짝수개의 인버터 체인으로 이루어진 지연기 506로부터의 하이레벨을 두 입력으로 수신할 시 라인 L12를 통해 논리 로우를 출력한다. 한편, 인버터 508은 하이를 출력한다. 이에 따라, 상기 메인 센스앰프를 인에이블 시키는 신호 MSAEN은 로우레벨로, 레벨 시프터를 인에이블 시키는 신호 KDPRECB는 하이레벨로 만들어진다. 상기 KDPRECB신호가 하이로 되면 상기 레벨 시프터 200은 디스에이블 상태로 가고 상기 노드 N1,N2는 모두 로우로 프리차아지된다. 따라서, 상기 데이터DATAA/DATAAB가 모두 로우레벨이므로 데이터 출력버퍼 300내에 턴온되어 있던 전송게이트는 턴오프되고 데이터 DATAB/DATABB의 레벨은 래치된 상태를 계속 유지하게 된다. 즉, 다시 설명하면, 상기 메인 센스앰프 100을 인에이블 시키는 신호 MSAEN가 로우레벨로 가고, 레벨 시프터 200을 인에이블 시키는 신호 KDPRECB가 하이레벨로 가면, 상기 메인 센스앰프 100 및 레벨 시프터 200는 동작 차단되어 리셋되고, 그에 따라 데이터 출력버퍼 300내의 전송 게이트들 PG1,PG2이 차단된다. 이 경우에 상기 제1래치노드들에는 상기 레벨 시프팅 데이터가 래치된 채로 존재하며, 상기 데이터 출력버퍼 300는 외부 콘트롤 신호의 의존없이 셀프 리셋된다. 이것이 바로 본 발명에서의 셀프 리셋동작이다.
이와 같이, 한 사이클에서의 래치와 리셋동작이 완료되고 그 다음의 사이클에서 신호 KDATA가 인에이블되면 상기 제1노드에 래치된 데이터 DATAB/DATABB가 제2노드 N5,N6로 전달되어 데이터 DATAC/DATACB로서 래치된다. 즉, 데이터 패싱클럭 KDATA의 수신시 상기 제1래치노드들 N3,N4에 래치되어 있던 상기 데이터는 전송 게이트를 통해 전달되어 내부의 제2래치노드들 N5,N6에 래치되고, 이는 출력인에이블 신호 OE의 인가시 출력단들 DOU,DOD을 통하여 출력된다.
이와 같이, 본 실시예에서는 레벨 시프팅 데이터가 출력되기 전에는 상기 장치에서 인가되는 센싱 인에이블 신호에 응답하여 메인 센싱 인에이블 신호 및 시프팅 인에이블 신호를 각기 제1 및 제2논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 활성화시키며, 상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제2 및 제1논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 디스에이블 시켜 상기 데이터 출력버퍼가 상기 제1래치노드들에 상기 레벨 시프팅 데이터를 래치한채로 셀프 리셋되도록 함으로써 상기 레벨 변환동작 및 상기 셀프동작이 외부제어에 의존함이 없이 그대로 순차수행되게 하므로, 통상적인 기술에 비해 빠른 사이클 타임을 얻는다.
상기한 바와 같이, 본 발명은 셀프 래치 및 셀프 리셋기능을 보유하는 것에 의해 사이클 타임을 비교적 제한없이 빠르게하는 효과가 있으므로 고속동작용 반도체 메모리 장치에 적합하게 사용할 수 있는 장점이 있다.

Claims (3)

  1. 반도체 메모리 장치의 데이터 출력관련 회로에 있어서:
    상기 장치의 리드패스에 연결되어 센싱 데이터를 출력하는 센스앰프와;
    상기 센스앰프에서 출력되는 상기 센싱 데이터의 레벨을 변환하고 이를 레벨 시프팅 데이터로서 출력하는 레벨 시프터와;
    상기 레벨 시프팅 데이터에 응답하여 상기 레벨 시프팅 데이터를 내부의 제1래치노드들에 셀프 래치한 후 셀프 리셋되며, 데이터 패싱클럭의 수신시 상기 제1래치노드들에 래치되어 있던 상기 데이터를 내부의 제2래치노드들에 래치하고 이를 출력인에이블 신호에 응답하여 출력단들을 통하여 출력하는 데이터 출력버퍼와;
    상기 레벨 시프팅 데이터가 출력되기 전에는 상기 장치에서 인가되는 센싱 인에이블 신호에 응답하여 메인 센싱 인에이블 신호 및 시프팅 인에이블 신호를 각기 제1 및 제2논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 활성화시키며, 상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제2 및 제1논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 디스에이블 시켜 상기 데이터 출력버퍼가 상기 제1래치노드들에 상기 레벨 시프팅 데이터를 래치한채로 셀프 리셋되도록 함으로써 상기 레벨 변환동작 및 상기 셀프 리셋동작이 외부제어에 의존함이 없이 그대로 순차수행되게 하는 제어부를 적어도 포함함을 특징으로 하는 회로.
  2. 동기타입 반도체 메모리 장치의 데이터 출력관련 회로에 있어서:
    상기 장치의 리드패스에 연결되며 인가되는 메인 센싱 인에이블 신호에 응답하여 센싱 데이터를 출력하는 센스앰프와;
    인가되는 시프팅 인에이블 신호에 응답하여 상기 센스앰프에서 출력되는 상기 센싱 데이터의 레벨을 변환하고 이를 레벨 시프팅 데이터로서 출력하는 레벨 시프터와;
    상기 레벨 시프팅 데이터에 응답하여 상기 레벨 시프팅 데이터를 내부의 제1래치노드들에 셀프 래치한 후 셀프 리셋되며, 데이터 패싱클럭의 수신시 상기 제1래치노드들에 래치되어 있던 상기 데이터를 내부의 제2래치노드들에 래치하고 이를 출력인에이블 신호에 응답하여 출력단들을 통하여 출력하는 데이터 출력버퍼와;
    상기 레벨 시프팅 데이터가 출력되기 전에는 인가되는 서브 센싱 인에이블 신호에 응답하여 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제1 및 제2논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 활성화시킴으로써 상기 데이터 출력버퍼의 셀프 래치동작을 제어하며, 상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 메인 센싱 인에이블 신호 및 상기 시프팅 인에이블 신호를 각기 제2 및 제1논리레벨로서 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 디스에이블 시킴으로써 상기 데이터 출력버퍼가 상기 제1래치노드들에 상기 레벨 시프팅 데이터를 래치한채로 셀프 리셋되도록 제어하는 셀프 리셋 제어부를 적어도 포함함을 특징으로 하는 회로.
  3. 센스앰프, 레벨 시프터, 및 데이터 출력버퍼를 구비하는 반도체 메모리 장치의 데이터 출력 방법에 있어서:
    상기 장치에서 인가되는 센싱 인에이블 신호에 따라 메인 센싱 인에이블 신호 및 시프팅 인에이블 신호를 생성하여 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 활성화시키고 상기 레벨 시프터에서 출력되는 레벨 시프팅 데이터가 상기 버퍼에 셀프 래치되게 하는 과정과;
    상기 레벨 시프팅 데이터가 셀프 래치된 직후에는 상기 센스앰프 및 상기 레벨 시프터의 동작을 순차로 디스에이블 시켜 상기 데이터 출력버퍼가 상기 레벨 시프팅 데이터를 래치한 채로 셀프 리셋되게 하는 과정을 포함함을 특징으로 하는 방법.
KR1019960076766A 1996-12-30 1996-12-30 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 KR100223675B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960076766A KR100223675B1 (ko) 1996-12-30 1996-12-30 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
TW086111490A TW333651B (en) 1996-12-30 1997-08-11 The data output related circuit for semiconductor memory device
DE19738726A DE19738726B4 (de) 1996-12-30 1997-09-04 Datenausgabe-bezogener Schaltkreis für Halbleiterspeichervorrichtung mit Eignung für Hochgeschwindigkeitsbetrieb
GB9722880A GB2320780B (en) 1996-12-30 1997-10-30 Data output circuit for high speed semiconductor memory device
US09/000,720 US5949721A (en) 1996-12-30 1997-12-30 Data output related circuit which is suitable for semiconductor memory device for high -speed operation
JP10000043A JPH10199259A (ja) 1996-12-30 1998-01-05 半導体メモリ装置のデータ出力方法及び回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960076766A KR100223675B1 (ko) 1996-12-30 1996-12-30 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로

Publications (2)

Publication Number Publication Date
KR19980057476A KR19980057476A (ko) 1998-09-25
KR100223675B1 true KR100223675B1 (ko) 1999-10-15

Family

ID=19492330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960076766A KR100223675B1 (ko) 1996-12-30 1996-12-30 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로

Country Status (6)

Country Link
US (1) US5949721A (ko)
JP (1) JPH10199259A (ko)
KR (1) KR100223675B1 (ko)
DE (1) DE19738726B4 (ko)
GB (1) GB2320780B (ko)
TW (1) TW333651B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513391B1 (ko) * 1998-05-06 2005-11-28 삼성전자주식회사 반도체 메모리 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100298583B1 (ko) * 1998-07-14 2001-10-27 윤종용 반도체메모리장치및그장치의데이터리드방법
KR100549937B1 (ko) * 1998-12-23 2006-09-20 삼성전자주식회사 고속 데이터 출력용 반도체 장치
KR100308792B1 (ko) * 1999-09-28 2001-11-02 윤종용 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법
JP2001110185A (ja) * 1999-10-07 2001-04-20 Mitsubishi Electric Corp クロック同期型半導体記憶装置
US6166966A (en) * 2000-01-07 2000-12-26 Mitsubihsi Denki Kabushiki Kaisha Semiconductor memory device including data output circuit capable of high speed data output
US6266284B1 (en) * 2000-04-25 2001-07-24 Advanced Micro Devices, Inc. Output buffer for external voltage
KR100387523B1 (ko) * 2000-07-27 2003-06-18 삼성전자주식회사 데이터와 에코 클럭간 트래킹을 위한 장치 및 방법
US6529993B1 (en) 2000-10-12 2003-03-04 International Business Machines Corp. Data and data strobe circuits and operating protocol for double data rate memories
DE10120672C2 (de) * 2001-04-27 2003-03-20 Infineon Technologies Ag Datenregister mit integrierter Signalpegelwandlung
US6476645B1 (en) * 2001-08-10 2002-11-05 Hewlett-Packard Company Method and apparatus for mitigating the history effect in a silicon-on-insulator (SOI)-based circuit
US7173469B1 (en) 2002-01-24 2007-02-06 Cypress Semiconductor Corp. Clocking system and method for a memory
US7081772B1 (en) * 2004-06-04 2006-07-25 Altera Corporation Optimizing logic in non-reprogrammable logic devices
KR100593139B1 (ko) * 2004-12-30 2006-06-26 주식회사 하이닉스반도체 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법
US7561480B2 (en) * 2007-06-22 2009-07-14 Intel Corporation Ground biased bitline register file
WO2009044795A1 (ja) * 2007-10-02 2009-04-09 Nec Corporation 半導体記憶装置
JP5532827B2 (ja) * 2009-11-05 2014-06-25 凸版印刷株式会社 半導体メモリ
US9124276B2 (en) * 2012-12-20 2015-09-01 Qualcomm Incorporated Sense amplifier including a level shifter
US11121712B1 (en) * 2020-03-13 2021-09-14 Infineon Technologies Ag Level shifters with variably adjusted control voltage and for reading memory cells

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) * 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
US4558435A (en) * 1983-05-31 1985-12-10 Rca Corporation Memory system
US5587952A (en) * 1984-12-17 1996-12-24 Hitachi, Ltd. Dynamic random access memory including read preamplifiers activated before rewrite amplifiers
US4972374A (en) * 1989-12-27 1990-11-20 Motorola, Inc. Output amplifying stage with power saving feature
JP2685656B2 (ja) * 1990-12-28 1997-12-03 サムサン エレクトロニクス シーオー．， エルティーディー センスアンプの出力制御回路
JP3305449B2 (ja) * 1993-09-17 2002-07-22 富士通株式会社 半導体記憶装置
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
US5596521A (en) * 1994-01-06 1997-01-21 Oki Electric Industry Co., Ltd. Semiconductor memory with built-in cache
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
US5694356A (en) * 1994-11-02 1997-12-02 Invoice Technology, Inc. High resolution analog storage EPROM and flash EPROM
KR0144017B1 (ko) * 1995-06-28 1998-08-17 김주용 센스 증폭기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513391B1 (ko) * 1998-05-06 2005-11-28 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
GB2320780A (en) 1998-07-01
KR19980057476A (ko) 1998-09-25
GB9722880D0 (en) 1997-12-24
JPH10199259A (ja) 1998-07-31
DE19738726B4 (de) 2006-06-29
DE19738726A1 (de) 1998-07-02
TW333651B (en) 1998-06-11
GB2320780B (en) 1999-02-10
US5949721A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
KR100223675B1 (ko) 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
EP0471289B1 (en) High speed output buffer unit preliminarily shifting output voltage level
KR100487097B1 (ko) 디지털신호전달장치
JP3169987B2 (ja) 入力緩衝回路を含む集積回路
KR0155986B1 (ko) 반도체 기억장치
US5295104A (en) Integrated circuit with precharged internal data bus
KR0177763B1 (ko) 비트라인 프리차아지회로
US6411553B1 (en) Single ended data bus equilibration scheme
KR100229857B1 (ko) 래치회로
US6084455A (en) High-speed CMOS latch
KR100192929B1 (ko) 데이타 출력버퍼
US6295244B1 (en) Semiconductor memory device and data read method thereof
KR100239885B1 (ko) Sram 장치의 비트라인 프리챠지 회로
KR100576472B1 (ko) 어드레스 래치회로
JP3016985B2 (ja) 半導体記憶装置
JPH09261021A (ja) 信号遷移検出回路
KR0164799B1 (ko) 동일한 경로로 두가지 마스크 기능을 수행하는 반도체 메모리 장치
KR0167679B1 (ko) 듀얼 커런트패스를 구비하는 로우어드레스버퍼
KR100546277B1 (ko) 데이터 출력 버퍼 제어회로를 구비하는 동기식 디램 반도체장치 및 그의 데이터 출력 버퍼 제어방법
KR20000067412A (ko) 모드 레지스터 셋 회로를 갖는 메모리 집적 회로 장치
KR100192595B1 (ko) 반도체 메모리 장치의 데이타 입력버퍼
KR100655067B1 (ko) 반도체 메모리 장치의 데이터 출력회로
KR960001791B1 (ko) 데이타 출력장치
KR100525909B1 (ko) 데이터 입력 버퍼
KR100248802B1 (ko) 클럭신호 드라이브 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee