KR100593139B1 - 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법 - Google Patents

오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법 Download PDF

Info

Publication number
KR100593139B1
KR100593139B1 KR1020040117347A KR20040117347A KR100593139B1 KR 100593139 B1 KR100593139 B1 KR 100593139B1 KR 1020040117347 A KR1020040117347 A KR 1020040117347A KR 20040117347 A KR20040117347 A KR 20040117347A KR 100593139 B1 KR100593139 B1 KR 100593139B1
Authority
KR
South Korea
Prior art keywords
chip driver
signal
fuse
input signal
current value
Prior art date
Application number
KR1020040117347A
Other languages
English (en)
Inventor
이강열
전준현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040117347A priority Critical patent/KR100593139B1/ko
Priority to US11/160,271 priority patent/US7302029B2/en
Priority to JP2005303524A priority patent/JP4632920B2/ja
Application granted granted Critical
Publication of KR100593139B1 publication Critical patent/KR100593139B1/ko
Priority to US11/685,870 priority patent/US7537942B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains

Abstract

본 발명은 웨이퍼 상태에서 PMOS와 NMOS의 공정 특성 변동에 따라 오프 칩 드라이버의 DC 출력 전류값을 변경할 수 있는 오프 칩 드라이버 제어용 카운터 회로와 이를 이용하여 오프 칩 드라이버의 DC 출력 전류값을 변경하는 방법에 관한 것이다. 본 발명에 따른 오프 칩 드라이버 제어용 카운터 회로는 복수개의 오프 칩 드라이버 제어신호를 발생시키도록 카운팅 동작을 수행하는 복수개의 래치회로; 상기 복수개의 오프 칩 드라이버 제어신호들의 초기값을 변경하기 위한 세트 입력신호와 리세트 입력신호를 발생시키는 복수개의 퓨즈 블록; 및 상기 세트 입력신호와 상기 리세트 입력신호에 응답하여 상기 복수개의 오프 칩 드라이버 제어신호들의 초기값을 변경하는 복수개의 초기값 변경부를 포함한다.
출력 드라이버, 오프 칩 드라이버, SR 래치회로, 퓨즈

Description

오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한 오프 칩 드라이버의 출력 전류값 변경방법{Counter circuit for controlling off chip driver and method for changing output current value of off chip driver using the same}
도 1은 종래의 오프 칩 드라이버 제어용 카운터 회로를 도시한 회로도이다.
도 2는 본 발명의 바람직한 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 도시한 회로도이다.
도 3은 도 2의 퓨즈 블록을 도시한 회로도이다.
도 4는 오프 칩 드라이버의 DC 출력 전류값의 변화를 나타낸 그래프이다.
도 5는 도 2의 카운터 회로를 이용해서 오프 칩 드라이버의 DC 출력 전류값을 변경하는 방법을 도시한 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100, 200 : 오프 칩 드라이버 제어용 카운터 회로
101-115, 201-215 : SR 래치회로
241-255 : 초기값 변경부
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용해서 오프 칩 드라이버의 DC(혹은 AC) 출력 전류값을 변경하는 방법에 관한 것이다.
출력 드라이버라고도 불리는 오프 칩 드라이버는 반도체 칩으로부터 외부로 데이터를 전송하기 위하여 출력노드를 소정의 출력 전압레벨로 구동하는 회로이다.
도 1은 종래기술의 오프 칩 드라이버를 제어하기 위한 카운터 회로를 나타낸다.
도 1을 참조하면, 종래의 오프 칩 드라이버 제어용 카운터 회로는, SR 래치회로(101-115), 앤드 게이트(121-135), 노어 게이트(141-155), 및 오어 게이트(161-175)를 포함한다.
SR 래치회로(101-115) 각각은 세트입력(S)으로 출력단자(Q)에 로직 하이레벨을 리세트 입력(R)으로 출력단자(Q)에 로직 로우레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<0:14>)를 발생시킨다.
앤드 게이트(121-123)는 증가신호(INC)와 이전 SR 래치회로의 출력신호를 논리 곱한다. 노어 게이트(141-143)는 감소신호(DEC)의 반전신호와 다음 SR 래치회로의 출력신호를 반전 논리 합하여 SR 래치회로(101-103)의 리세트 입력단자(R)로 출력한다. 오어 게이트(161-163)는 앤드 게이트(121)의 출력신호와 초기화 신호(RST) 를 논리 합하여 SR 래치회로(101-103)의 세트 입력단자(S)로 출력한다. 앤드 게이트(134-135)는 증가신호(INC)와 이전 SR 래치회로의 출력신호를 논리 곱하여 SR 래치회로(114-115)의 세트 입력단자(S)로 출력한다. 노어 게이트(154-155)는 감소신호(DEC)의 반전신호와 다음 SR 래치회로의 출력신호를 반전 논리 합한다. 오어 게이트(174-175)는 노어 게이트(154-155)의 출력신호들과 초기화 신호(RST)를 논리 합하여 SR 래치회로(114-115)의 리세트 입력단자(R)로 출력한다.
상술한 바와 같이, SR 래치회로(101-103)에서는 초기화 신호(RST)가 오어 게이트(161-163)를 통해서 세트 입력단자(S)로 입력되고, SR 래치회로(114-115)에서는 오어 게이트(174, 175)를 통해서 리세트 입력단자(R)로 입력된다. 이렇게 되면, SR 래치회로(101-115)는 외부에서 초기화 신호(RST)가 입력될 때 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값으로 '000.........11'을 갖는다. 여기서, 증가신호(INC)와 감소신호(DEC)는 초기화 신호(RST)가 입력되면 디스에이블된다. 즉, SR 래치회로를 초기화시킬 때에는 증가신호(INC)와 감소신호(DEC)가 디스에이블된다.
일반적으로, 오프 칩 드라이버의 DC 출력 전류값은 규정된 PMOS 및 NMOS의 전류값을 갖지 못하고, PMOS 및 NMOS의 공정 특성 변동에 의해 항상 바뀌게 된다. 그러나, 종래의 오프 칩 드라이버 제어용 카운터 회로는 그 초기값이 고정되어 있어, PMOS 및 NMOS의 공정 특성 변동에 무관하게 항상 일정한 초기값을 갖는다. 그 결과, PMOS 및 NMOS의 공정 특성 변동에 따라 오프 칩 드라이버의 DC 출력 전류값이 변동되고, 그 출력 타이밍도 변동되는 문제점이 있다.
또한, 이러한 변동을 개선하기 위해서는 소정의 마스크(mask)를 변경하여 그 값을 만족하는 오프 칩 드라이버를 다시 생산해야 하는 번거로움이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 웨이퍼 상태에서 PMOS와 NMOS의 공정 특성 변동에 따라 오프 칩 드라이버의 DC(혹은 AC) 출력 전류값을 변경할 수 있는 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용하여 오프 칩 드라이버의 DC(혹은 AC) 출력 전류값을 변경하는 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로는, 복수개의 오프 칩 드라이버 제어신호들을 발생시키도록 카운팅 동작을 수행하는 복수개의 카운팅 수단; 상기 복수개의 오프 칩 드라이버 제어신호들의 초기값을 변경하기 위한 세트 입력신호와 리세트 입력신호를 발생시키는 복수개의 퓨즈 블록; 및 상기 세트 입력신호와 상기 리세트 입력신호에 응답하여 상기 복수개의 오프 칩 드라이버 제어신호들의 초기값을 변경하는 복수개의 초기값 변경부를 포함한다.
본 발명의 바람직한 다른 실시예에 따르면, 복수개의 퓨즈를 포함하는 오프 칩 드라이버 제어용 카운터 회로를 이용해서 오프 칩 드라이버의 출력 전류값을 변경하는 방법은, 웨이퍼 테스트 종료 후에 상기 오프 칩 드라이버의 출력 전류값을 측정하는 단계; 상기 측정된 출력 전류값이 타겟값보다 작으면, 상기 오프 칩 드라이버 내의 상기 복수개의 퓨즈를 커팅시켜서 상기 오프 칩 드라이버를 제어하기 위한 신호들의 초기값을 높이는 단계; 및 상기 측정된 출력 전류값이 타겟값과 같게 되면 패키지를 제작하는 단계를 포함한다.
바람직한 다른 실시예에 있어서, 상기 오프 칩 드라이버의 출력 전류값을 변경하는 방법은, 상기 측정된 출력 전류값이 타겟값보다 크면, 상기 복수개의 퓨즈를 커팅시키지 않고 상기 오프 칩 드라이버를 제어하기 위한 신호들의 초기값을 낮추는 단계를 더 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 도시한 회로도이다.
도 2를 참조하면, 본 발명에 따른 오프 칩 드라이버 제어용 카운터 회로(200)는, SR 래치회로(201-215), 퓨즈 블록(221-235), 초기값 변경부(241-255), 앤드 게이트(121-135), 및 노어 게이트(141-155)를 포함한다.
여기서, 도 1에 나타낸 구성과 동일한 참조부호로 나타낸 구성은 도 1에 나타낸 구성과 동일한 기능을 수행하므로 도 1의 설명을 참고하면 쉽게 이해될 것이다.
SR 래치회로(201-215) 각각은 세트 입력단자(S)로 출력단자(Q)에 로직 하이 레벨을, 리세트 입력단자(R)로 출력단자(Q)에 로직 로우레벨을 출력하여, 오프 칩 드라이버 제어신호(OCD<0:14>)를 발생시킨다.
퓨즈 블록(221-235)은 퓨즈가 커팅된 경우에는 로직 하이레벨의 세트 입력신호(ST)와 로직 로우레벨의 리세트 입력신호(RT)를 출력하고, 퓨즈가 커팅되지 않은 경우에는 로직 로우레벨의 세트 입력신호(ST)와 로직 하이레벨의 리세트 입력신호(RT)를 출력한다. 이 세트 입력신호(ST)와 리세트 입력신호(RT)는 SR 래치회로(201-215)의 세트 입력단자(S)와 리세트 입력단자(R)에 입력되어, 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값을 변경시킨다.
초기값 변경부(241-255)는 퓨즈 블록(221-235)의 세트 입력신호(ST)와 리세트 입력신호(RT)를 이용해서 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값을 변경시킨다. 이러한 초기값 변경부(241-155) 각각은, 오어 게이트(261-275)와 오어 게이트(281-295)로 구성된다.
오어 게이트(261-275)는 앤드 게이트(121-135)의 출력신호와 퓨즈 블록(221-235)의 세트 입력신호(ST)를 논리 합하여 SR 래치회로(201-215)의 세트 입력단자(S)로 출력한다. 오어 게이트(281-295)는 노어 게이트(141-155)의 출력신호와 퓨즈 블록(221-235)의 리세트 입력신호(RT)를 논리 합하여 SR 래치회로(201-215)의 리세트 입력단자(R)로 출력한다.
도 3은 도 2의 퓨즈 블록을 나타낸 것으로서, 퓨즈 블록(221-235) 각각은, 퓨즈(301), 저항(302), 인버터(303), 노어 게이트(304), 및 앤드 게이트(305)를 포함한다.
퓨즈(301)는 일단이 전원전압(VDD)에 접속되고 다른 단이 노드 A에 접속된다. 저항(302)은 일단이 노드 A에 접속되고 다른 단이 접지전압(VSS)에 접속된다. 인버터(303)는 초기화 신호(RST)를 반전시킨다. 노어 게이트(304)는 인버터(303)의 출력신호와 노드 A의 신호를 반전 논리 합하여 세트 입력신호(ST)를 출력한다. 이 세트 입력신호(ST)는 SR 래치회로의 세트 입력단자(S)로 입력된다. 앤드 게이트(305)는 초기화 신호(RST)와 노드 A의 신호를 논리 곱하여 리세트 입력신호(RT)를 출력한다. 이 리세트 입력신호(RT)는 SR 래치회로의 리세트 입력단자(R)로 입력된다.
이하, 도 3에 나타낸 퓨즈 블록의 동작을 설명한다.
여기서, 저항(302)은 퓨즈(301)보다 저항값이 약 5배 크게 설계되어 있다. 따라서, 퓨즈(301)가 커팅되면, 노드 A가 접지전압(VSS), 즉 로우레벨로 되고, 퓨즈(301)가 커팅되지 않으면, 노드 A가 전원전압(VSS), 즉 하이레벨로 된다.
먼저, 초기화 신호(RST)가 로우레벨로 되면, 정상 동작으로 간주하여 SR 래치회로의 세트 입력단자(S)와 리세트 입력단자(R)로 입력되는 세트 입력신호(ST)와 리세트 입력신호(RT)가 로직 로우레벨로 되고, 증가신호(INC)와 감소신호(DEC)는 인에이블되어, 카운터 회로(200)가 정상적으로 카운팅을 수행한다.
이어서, 초기화 신호(RST)가 하이레벨로 되면, 초기화 동작으로 간주하여, SR 래치회로의 세트 입력단자(S)와 리세트 입력단자(R)로 입력되는 세트 입력신호(ST)와 리세트 입력신호(RT) 중 하나가 하이레벨로 되어, SR 래치회로(201-215)의 오프 칩 드라이버 제어신호(OCD<0:14>)를 초기화시킨다. 이때, 증가신호(INC)와 감 소신호(DEC)는 디스에이블되어 있다.
초기화 신호(RST)가 하이레벨로 됐을 때, SR 래치회로(201)에 연결된 퓨즈 블록(221) 내의 퓨즈가 커팅되지 않는 경우에는, 세트 입력신호(ST)는 로우레벨이 되고, 리세트 입력신호(RT)는 하이레벨이 되어, SR 래치회로(201)의 오프 칩 드라이버 제어신호(OCD<0>)의 초기값이 로우레벨로 된다. SR 래치회로(201)에 연결된 퓨즈 블록(222) 내의 퓨즈가 커팅된 경우에는, 세트 입력신호(ST)가 하이레벨로 되고, 리세트 입력신호(RT)가 로우레벨로 되어, SR 래치회로(201)의 오프 칩 드라이버 제어신호(OCD<0>)의 초기값이 하이레벨로 된다.
이하, 도 2 및 도 3을 참조하여, 본 발명에 따른 오프 칩 드라이버 제어용 카운트 회로(200)의 동작을 보다 상세히 설명한다.
SR 래치회로(201-203)는 퓨즈(301)가 커팅되면, 세트 입력단자(S)로 하이레벨을 입력받아, SR 래치회로(201-203)의 오프 칩 드라이버 제어신호(OCD<0:2>)의 초기값을 하이레벨로 세팅한다. SR 래치회로(214, 215)는 퓨즈(301)가 커팅되지 않으면, 세트 입력단자(S)로 로우레벨을 입력받아, SR 래치회로(214, 215)의 오프 칩 드라이버 제어신호(OCD<13:14>)의 초기값을 로우레벨로 세팅한다. 이렇게 되면, SR 래치회로(201-215)는 초기값으로 '111..........00'을 갖는다.
그런 후에, 공정진행에 따라, PMOS와 NMOS의 전류 구동 능력이 변동되면, 이러한 변동에 따라 오프 칩 드라이버의 DC 출력 전류값을 변동시킨다.
일예로, SR 래치회로(201-215)로부터 출력되는 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값이'000000011111111'로 설정된 경우에, 오프 칩 드라이버의 DC 출력 전류값이 타겟값보다 작으면, 퓨즈 블록(221-235)의 퓨즈를 추가로 4개 더 커팅하여, 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값 '000000011111111'중에서 4개'0'을 '1'로 바꾸어 준다. 그러면, 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값에 '1'의 수가 4개 더 많아져 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값이'000111111111111'로 높아진다. 이렇게 함으로써, 원하는 레벨의 오프 칩 드라이버의 DC 출력 전류값을 얻게 되는 것이다.
종래의 오프 칩 드라이버 제어용 카운터 회로는 초기값이 고정되어 있었지만, 본 발명에 따른 오프 칩 드라이버 제어용 카운터 회로는 PMOS와 NMOS의 공정 특성 변동에 따라 퓨즈를 커팅하여 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값을 '000000000000000'부터 '111111111111111'까지 원하는 대로 설정할 수 있다.
도 4는 오프 칩 드라이버의 DC 출력 전류값의 변화를 나타낸 그래프이다.
도 4에서, 세로축에 표시된 0 ~ 80mA의 전류값은 오프 칩 드라이버의 NMOS의 전류값을 나타내고, -80 ~ 0mA의 전류값은 오프 칩 드라이버의 PMOS의 전류값을 나타낸다. 가로축은 오프 칩 드라이버의 출력노드의 드레인 소스 간 전압(Vds)을 나타낸다.
도 4를 참조하면, 그래프 4001과 4002는 메모리 소자의 규정된 NMOS의 전류값을 나타내고, 그래프 4003, 4004는 메모리 소자의 규정된 PMOS의 전류값을 나타낸다. 즉, 통상의 메모리 소자는 NMOS와 PMOS 각각의 규정된 전류값을 갖고 있어, 오프 칩 드라이버의 DC 출력 전류값은 이들 사이의 값을 가져야 한다. 그래프 4006, 4009는 각각 NMOS와 PMOS의 초기 설정 전류값, 즉 타겟값을 나타낸다. 이런 타겟값은 규정된 최대/최소 전류값 대비 가장 한 가운데의 전류값을 갖도록 설정된다.
그래프 4005, 4008은 NMOS 및 PMOS의 전류 구동 능력이 증대되어, 오프 칩 드라이버의 DC 출력 전류값이 커진 상태를 나타낸다. 이 경우에는 SR 래치회로의 오프 칩 드라이버 제어신호(0CD<0:14>)의 초기값에 '0'의 수를 더 많이 추가하여, 오프 칩 드라이버 제어신호(0CD<0:14>)의 초기값을 작게 한다. 이렇게 함으로써, 오프 칩 드라이버의 DC 출력 전류값(4005, 4008)은 타겟값(4006,4009)에 맞춰지게 된다.
그래프 4007, 4010은 NMOS 및 PMOS의 전류 구동 능력이 감소되어 오프 칩 드라이버의 DC 출력 전류값이 작아진 상태를 나타낸다. 이 경우에는, SR 래치회로의 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값에 '1'의 수를 더 많이 추가하여, 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값을 크게 한다. 이렇게 함으로써, 오프 칩 드라이버의 DC 출력 전류값(4007,4010)은 타겟값(4006, 4009)에 맞춰진다.
도 5는 본 발명의 바람직한 실시예에 따른 오프 칩 드라이버 제어용 카운터 회로를 사용하여 오프 칩 드라이버의 DC 출력 전류값을 변경하는 방법을 나타낸 흐름도이다.
도 5를 참조하면, 초기 웨이퍼 테스트가 종료된 후에(S1), 오프 칩 드라이버의 DC 출력 전류값을 측정한다(S2). 측정된 DC 출력 전류값이 타겟값에 맞으면(S3), 그대로 패키지를 제작한다(S6). 측정된 DC 출력 전류값이 타겟값보다 작으면(S4), 퓨즈를 커팅시키고 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값을 높여 서 측정된 DC 출력 전류값을 타겟값에 맞춘 후(S5) 패키지를 제작한다(S6). 측정된 DC 출력 전류값이 타겟값보다 크면(S7), 퓨즈를 커팅시키지 않고 오프 칩 드라이버 제어신호(OCD<0:14>)의 초기값을 낮춰서 측정된 DC 출력 전류값을 타겟값에 맞춘 후에(S8)에 패키지를 제작한다(S6).
상술한 바와 같이, 본 발명에 따르면, PMOS와 NMOS의 공정 특성 변화에 따라 오프 칩 드라이버 제어신호의 초기값을 변경시킬 수 있는 오프 칩 드라이버 카운터 회로를 제공할 수 있고, 또한 이 오프 칩 드라이버 카운터 회로를 이용해서 회로 변경 없이 웨이퍼 상태에서 PMOS와 NMOS의 공정 특성 변화에 따라 오프 칩 드라이버의 DC(혹은 AC) 출력 전류값을 변경시킬 수 있다. 이로 인해 반도체 메모리 소자의 특성을 항상 설계 목표대로 제어할 수 있는 이점이 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (11)

  1. 복수개의 오프 칩 드라이버 제어신호들을 발생시키도록 카운팅 동작을 수행하는 복수개의 카운팅 수단;
    상기 복수개의 오프 칩 드라이버 제어신호들의 초기값을 변경하기 위한 세트 입력신호와 리세트 입력신호를 발생시키는 복수개의 퓨즈 블록; 및
    상기 세트 입력신호와 상기 리세트 입력신호에 응답하여 상기 복수개의 오프 칩 드라이버 제어신호들의 초기값을 변경하는 복수개의 초기값 변경부를 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  2. 제1 항에 있어서,
    상기 복수개의 퓨즈 블록은, 퓨즈의 커팅 여부에 따라 상기 세트 입력신호와 상기 리세트 입력신호의 로직 레벨을 결정하는 오프 칩 드라이버 제어용 카운터 회로.
  3. 제2 항에 있어서,
    상기 복수개의 퓨즈 블록은, 상기 퓨즈가 커팅되면, 상기 세트 입력신호를 하이레벨로 출력하고, 상기 리세트 입력신호를 로우레벨로 출력하며, 상기 퓨즈가 커팅되지 않으면, 상기 세트 입력신호를 로우레벨로 출력하고, 상기 리세트 입력신호를 하이레벨로 출력하는 오프 칩 드라이버 제어용 카운터 회로.
  4. 제2 항에 있어서,
    상기 복수개의 카운팅 수단은, 상기 퓨즈가 커팅되면, 세트 입력단자로 하이레벨의 세트 입력신호를 입력받고, 리세트 입력단자로 로우레벨의 리세트 신호를 입력받아, 상기 오프 칩 드라이버 제어신호의 초기값을 하이레벨로 변경시키고,
    상기 퓨즈가 커팅되지 않으면, 상기 세트 입력단자로 로우레벨의 세트 입력신호를 입력받고, 상기 리세트 단자로 하이레벨의 리세트 입력신호를 입력받아 상기 오프 칩 드라이버 제어신호의 초기값을 로우레벨로 변경시키는 오프 칩 드라이버 제어용 카운터 회로.
  5. 제1 항에 있어서,
    상기 퓨즈 블록은 초기화 신호가 로우레벨로 입력되면, 정상적인 동작을 수행하고, 상기 초기화 신호가 하이레벨로 입력되면, 초기화 동작을 수행하는 오프 칩 드라이버 제어용 카운터 회로.
  6. 제5 항에 있어서,
    상기 퓨즈 블록은, 일단이 제1 전원전압에 접속되고 다른 단일 제1 노드에 접속되는 퓨즈;
    일단이 상기 제1 노드에 접속되고 다른 단이 제2 전원전압에 접속되는 저항소자;
    상기 초기화 신호의 반전신호와 상기 제1 노드의 신호를 논리 조합하여 상기 복수개의 래치회로의 세트 입력단자로 출력하는 제1 논리소자; 및
    상기 초기화 신호와 상기 제1 노드의 신호를 논리 조합하여 상기 복수개의 래치회로의 리세트 입력단자로 출력하는 제2 논리소자를 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  7. 제6 항에 있어서,
    상기 저항은 상기 퓨즈보다 저항값이 5배 큰 오프 칩 드라이버 제어용 카운터 회로.
  8. 제6 항에 있어서,
    상기 퓨즈가 커팅되면, 상기 제1 노드가 로우레벨로 되고 상기 퓨즈가 커팅되지 않으면, 상기 제1 노드가 하이레벨로 되는 오프 칩 드라이버 제어용 카운터 회로.
  9. 제1 항에 있어서,
    상기 복수개의 초기값 변경부는, 상기 세트 입력신호와 초기화 동작을 수행할 때 디스에이블되는 제1 신호를 논리 조합하여 상기 복수개의 래치회로의 세트 입력단자로 출력하는 제1 논리소자; 및 상기 리세트 입력신호와 초기화 동작을 수행할 때 디스에이블되는 제2 신호를 논리 조합하여 상기 복수개의 래치회로의 리세트 입력단자로 출력하는 제2 논리소자를 포함하는 오프 칩 드라이버 제어용 카운터 회로.
  10. 복수개의 퓨즈를 포함하는 오프 칩 드라이버 제어용 카운터 회로를 이용해서 오프 칩 드라이버의 출력 전류값을 변경하는 방법에 있어서,
    웨이퍼 테스트 종료 후에 상기 오프 칩 드라이버의 출력 전류값을 측정하는 단계;
    상기 측정된 출력 전류값이 타겟값보다 작으면, 상기 오프 칩 드라이버 제어용 카운터 회로 내의 상기 복수개의 퓨즈를 커팅시켜서 상기 오프 칩 드라이버를 제어하기 위한 신호들의 초기값을 높이는 단계; 및
    상기 측정된 출력 전류값이 타겟값과 같게 되면 패키지를 제작하는 단계를 포함하는 오프 칩 드라이버 제어용 카운터 회로를 이용한 오프 칩 드라이버의 출력 전류값 변경방법.
  11. 제 10 항에 있어서,
    상기 측정된 출력 전류값이 타겟값보다 크면, 상기 복수개의 퓨즈를 커팅시키지 않고 상기 오프 칩 드라이버를 제어하기 위한 신호들의 초기값을 낮추는 단계를 더 포함하는 오프 칩 드라이버 제어용 카운터 회로를 이용한 오프 칩 드라이버의 출력 전류값 변경방법.
KR1020040117347A 2004-12-30 2004-12-30 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법 KR100593139B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040117347A KR100593139B1 (ko) 2004-12-30 2004-12-30 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법
US11/160,271 US7302029B2 (en) 2004-12-30 2005-06-16 Counting circuit for controlling an off-chip driver and method of changing an output current value of the off-chip driver using the same
JP2005303524A JP4632920B2 (ja) 2004-12-30 2005-10-18 オフチップドライバ制御用カウンタ回路およびこれを用いたオフチップドライバの出力電流値変更方法
US11/685,870 US7537942B2 (en) 2004-12-30 2007-03-14 Counting circuit for controlling an off-chip driver and method of changing and output current value of the off-chip driver using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117347A KR100593139B1 (ko) 2004-12-30 2004-12-30 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법

Publications (1)

Publication Number Publication Date
KR100593139B1 true KR100593139B1 (ko) 2006-06-26

Family

ID=36640431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117347A KR100593139B1 (ko) 2004-12-30 2004-12-30 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법

Country Status (3)

Country Link
US (2) US7302029B2 (ko)
JP (1) JP4632920B2 (ko)
KR (1) KR100593139B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2183746B1 (en) * 2007-08-29 2016-03-30 Avago Technologies General IP (Singapore) Pte. Ltd. Sense amplifier with redundancy
US8270228B2 (en) * 2009-02-18 2012-09-18 Elpida Memory, Inc. Semiconductor device having nonvolatile memory element and data processing system including the same
JP2010192042A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
CN111985174B (zh) * 2020-09-03 2023-07-18 中科南京智能技术研究院 一种rt锁存器及锁存方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210092A (ja) 2000-01-24 2001-08-03 Nec Corp 半導体記憶装置
JP2002150788A (ja) 2000-11-06 2002-05-24 Fujitsu Ltd 半導体装置及び半導体装置初期設定方法
KR20020058525A (ko) * 2000-12-30 2002-07-12 박종섭 반도체 메모리 소자의 리던던시 회로의 퓨즈셋
KR20030089314A (ko) * 2002-05-17 2003-11-21 주식회사 하이닉스반도체 프로그램 카운팅 회로 및 이를 이용한 플래시 메모리소자의 프로그램 워드라인 전압 발생회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530226A (en) * 1978-08-25 1980-03-04 Nippon Telegr & Teleph Corp <Ntt> Programmable counter
JPH05175829A (ja) * 1991-12-20 1993-07-13 Nissan Motor Co Ltd データ入出力方法および装置
US5426375A (en) * 1993-02-26 1995-06-20 Hitachi Micro Systems, Inc. Method and apparatus for optimizing high speed performance and hot carrier lifetime in a MOS integrated circuit
JPH10145226A (ja) * 1996-11-11 1998-05-29 Oki Electric Ind Co Ltd カウンタ出力値判断回路
KR100223675B1 (ko) * 1996-12-30 1999-10-15 윤종용 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로
JP2000278117A (ja) * 1999-03-26 2000-10-06 Oki Electric Ind Co Ltd カウント回路
US6141245A (en) 1999-04-30 2000-10-31 International Business Machines Corporation Impedance control using fuses
JP2002110751A (ja) * 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
US6764867B1 (en) * 2001-01-19 2004-07-20 Vanguard International Semiconductor Corporation Reticle option layer detection method
KR100402864B1 (ko) 2001-07-21 2003-10-22 현대자동차주식회사 자동차의 도어 글래스 그립
JP2003123472A (ja) * 2001-08-09 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置
KR100441439B1 (ko) 2002-05-08 2004-07-21 주식회사 케이티프리텔 이동 통신 시스템의 서비스 가입자 분산 방법 및 장치
JP4048884B2 (ja) * 2002-09-10 2008-02-20 セイコーエプソン株式会社 ヒューズ回路及び表示駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210092A (ja) 2000-01-24 2001-08-03 Nec Corp 半導体記憶装置
JP2002150788A (ja) 2000-11-06 2002-05-24 Fujitsu Ltd 半導体装置及び半導体装置初期設定方法
KR20020058525A (ko) * 2000-12-30 2002-07-12 박종섭 반도체 메모리 소자의 리던던시 회로의 퓨즈셋
KR20030089314A (ko) * 2002-05-17 2003-11-21 주식회사 하이닉스반도체 프로그램 카운팅 회로 및 이를 이용한 플래시 메모리소자의 프로그램 워드라인 전압 발생회로

Also Published As

Publication number Publication date
US20070165768A1 (en) 2007-07-19
US20060146981A1 (en) 2006-07-06
JP2006191530A (ja) 2006-07-20
US7537942B2 (en) 2009-05-26
JP4632920B2 (ja) 2011-02-16
US7302029B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
US7459983B2 (en) Temperature detecting semiconductor device
US7408379B2 (en) Impedance calibration circuit and semiconductor device including the same
US6768393B2 (en) Circuit and method for calibrating resistors for active termination resistance, and memory chip having the circuit
US6259294B1 (en) Variable delay circuit and delay time setting method therefor
US6914452B2 (en) Adaptive keeper sizing for dynamic circuits based on fused process corner data
KR102601454B1 (ko) 데이터 출력 회로
US10147678B2 (en) Trimming device
US6211709B1 (en) Pulse generating apparatus
KR100857438B1 (ko) 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의 기준전압 생성 회로
KR100410978B1 (ko) 반도체 메모리 장치의 임피이던스 매칭회로
KR100593139B1 (ko) 오프 칩 드라이버 제어용 카운터 회로 및 이를 이용한오프 칩 드라이버의 출력 전류값 변경방법
US6011425A (en) CMOS offset trimming circuit and offset generation circuit
US20070070721A1 (en) Device for controlling internal voltage
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
US6778456B2 (en) Temperature detecting circuit
KR100550795B1 (ko) 파워 업 회로
US5780942A (en) Input circuit and semiconductor integrated circuit device including same
JP2002015599A (ja) 半導体記憶装置
KR100313499B1 (ko) 센스앰프의레퍼런스전압가변회로
KR100363888B1 (ko) 오프셋 트리밍용 퓨징셀과, 오프셋 트리밍회로
US7808297B2 (en) Apparatus and method for controlling voltage of semiconductor integrated circuit
KR100506449B1 (ko) 지연율을 조절할 수 있는 지연회로
JPH10336013A (ja) 入力レベル可変バッファとその調整方法
KR100892641B1 (ko) 차동 증폭기 회로
TW202314700A (zh) 密鑰產生裝置以及密鑰產生方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 9

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14