KR100363888B1 - 오프셋 트리밍용 퓨징셀과, 오프셋 트리밍회로 - Google Patents

Abstract

본 발명은 통신용 아날로그 집적회로(analog IC)에 사용되는 직류 오프셋(DC offset) 보정을 위한 트리밍회로 및 상기 트리밍회로에 사용되는 트리밍용 퓨징셀에 관한 것이다.

본 발명에 따른 오프셋 트리밍회로는, 정보를 저장하고 있는 퓨징셀이 배열된 퓨징셀 어레이와, 상기 퓨징셀 어레이에 저장된 정보를 읽어와서 판별하여 출력하는 비교기를 포함하고, 상기 퓨징셀은, 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항과; 일단이 상기 퓨징대상저항의 일단과 접속되고, 저항값이 퓨징되지 않은 상태에서의 퓨징대상저항의 저항값보다는 매우 크고 퓨징된 퓨징대상저항의 저항값보다는 매우 작은 기준저항; 상기 퓨징대상저항의 타단과 접속되고, 상기 퓨징대상저항을 퓨징하기 위한 퓨징신호가 액티브되면 스위치 온되어 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 상기 비교기에게 출력하는 셀 선택수단을 포함한다.

Description

오프셋 트리밍용 퓨징셀과, 오프셋 트리밍회로 { A Fusing Cell and A Offset Trimming Circuit }

본 발명은 통신용 아날로그 집적회로(analog IC)에 사용되는 직류 오프셋(DC offset) 보정을 위한 트리밍회로 및 상기 트리밍회로에 사용되는 트리밍용 퓨징셀에 관한 것이다.

현재 통신용 아날로그 IC의 연구개발이 활발하게 진행되고 있으며, 최근에는 많은 부분의 통신용 IC들이 제조단가가 낮은 CMOS(Complementary MOS)로 구현되고 있다. 그러나, CMOS로 구현된 통신용 IC의 경우, CMOS의 공정 특성상 쌍극자(biplar) 트랜지스터보다 큰 오프셋이 발생되기 때문에 정밀한 사양이 요구되는 경우에는 오프셋 보정회로가 필수적으로 사용되어야 한다.

이러한 보정회로로서 트리밍회로를 이용하는 바, 종래의 트리밍회로는 트리밍 대상블럭에 위치하여 해당 소자를 전기적인 방법으로 열화시켜 단락시키거나, 레이저 에너지를 이용하든가, 혹은 부가의 공정을 이용하여 여분의 다른 소자와 연결하여 그 기능을 수행하였다. 그러나, 이러한 트리밍회로는 트리밍 시간과 트리밍 대상블록의 증가시에 실제로 불필요한 핀이 필요하여 칩의 생산단가를 저하시킨다. 즉, 종래의 오프셋 보정회로는 최적의 오프셋 보정값을 찾지 못하며, 오프셋 보정의 범위가 넓어질수록 소요되는 핀의 수가 증가되며, 별도의 추가공정이 요구되어 제조단가가 높아지는 문제점이 있다.

또한, 통신용 아날로그 IC의 고집적화로 칩간의 직류 오프셋 보정을 하기 위하여 최종 시험과정에서 프로그램어블하게 진행될 수 있어야 하고, 소요되는 시간은 최소한 짧아야 되기 때문에 이 분야의 기술의 개발이 시급하게 요구되고 있다.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 신뢰성을 개선시키고, 적용 범위를 다양화하고, 최종 칩수율을 증가시켜 제조단가를 낮추는 오프셋 트리밍회로 및 트리밍용 퓨징셀을 제공하기 위한 것이다.

도 1은 본 발명의 한 실시예에 따른 오프셋 트리밍용 퓨징셀의 구조도,

도 2는 본 발명의 한 실시예에 따른 오프셋 트리밍회로를 도시한 회로도이다.

상기한 목적을 달성하기 위한 본 발명에 따른 오프셋 트리밍용 퓨징셀은, 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항; 일단이 상기 퓨징대상저항의 일단과 접속되고, 저항값이 퓨징되지 않은 상태에서의 퓨징대상저항의 저항값보다는 매우 크고 퓨징된 퓨징대상저항의 저항값보다는 매우 작은 기준저항; 상기 퓨징대상저항의 타단과 접속되고, 상기 퓨징대상저항을 퓨징하기 위한 퓨징신호가 액티브되면 스위치 온되어 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 출력하는 셀 선택수단을 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 오프셋 트리밍회로는, 정보를 저장하고 있는 퓨징셀이 배열된 퓨징셀 어레이와, 상기 퓨징셀 어레이에 저장된 정보를 읽어와서 판별하여 출력하는 비교기를 포함하고, 상기 퓨징셀은, 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항과; 일단이 상기 퓨징대상저항의 일단과 접속되고, 저항값이 퓨징되지 않은 상태에서의 퓨징대상저항의 저항값보다는 매우 크고 퓨징된 퓨징대상저항의 저항값보다는 매우 작은 기준저항; 상기 퓨징대상저항의 타단과 접속되고, 상기 퓨징대상저항을 퓨징하기 위한 퓨징신호가 액티브되면 스위치 온되어 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 상기 비교기에게 출력하는 셀 선택수단을 포함하는 것을 특징으로 한다.

양호하게는, 상기 퓨징선택수단은, 드레인단자가 상기 퓨징대상저항의 타단과 접속되고, 게이트단자로 상기 셀 선택신호가 입력되어, 상기 셀 선택신호가 액티브되면 스위치 온되는 제 1 MOS 트랜지스터와; 드레인 단자가 상기 제 1 MOS 트랜지스터의 소스단자와 접속되고, 게이트단자로 상기 퓨징신호가 입력되고, 소스단자가 접지되어 상기 퓨징신호가 액티브되면 스위치 온되는 제 2 MOS 트랜지스터를 포함하여, 상기 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터가 동시에 스위치 온되면 상기 퓨징대상저항에 과전류가 흐르도록 한 것을 특징으로 한다.

보다 양호하게는, 상기 셀 선택수단은, 드레인단자가 상기 퓨징대상저항의 타단에 접속되고, 게이트단자로 상기 셀 선택신호가 입력되고, 소스단자가 접지되어, 상기 셀 선택신호가 액티브되면 스위치 온되어 상기 퓨징대상저항으로 전류가 흐르도록 하는 제 3 MOS 트랜지스터와; 드레인단자가 상기 기준저항의 타단에 접속되고, 게이터단자로 상기 셀 선택신호가 입력되고, 소스단자가 접지되어, 상기 셀 선택신호가 액티브되면 스위치 온되어 상기 기준저항으로 전류가 흐르도록 하는 제 4 MOS 트랜지스터를 포함한 것을 특징으로 한다.

이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 "오프셋 트리밍회로 및 트리밍용 퓨징셀"을 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 한 실시예에 따른 오프셋 트리밍회로에 이용되는 트리밍용 퓨징셀의 구성도이다. 이 퓨징셀은 데이터를 저장하는 퓨징(Fusing) 기능과 쓰기한 데이터를 읽는 판독(read) 기능을 기본으로 제공하여야 한다. 퓨징셀은 상호 병렬 접속되며 서로 다른 저항값을 가지는 퓨징대상저항(R1)과 기준저항(R2), 퓨징셀에 저장된 데이터를 읽기 위하여 해당 셀을 선택할 때 사용하는 두 개의 트랜지스터(MS1, MS2), 셀을 퓨징할 때 사용되는 두 개의 트랜지스터(ML1, ML2)로 구성된다. 상기 트랜지스터(MS1, MS2)의 크기는 트랜지스터(ML1, ML2)보다 훨씬 크다.

퓨징대상저항(R1)은 퓨징(fusing)되는 저항으로서, 기준저항(R2)의 저항값보다 1/10의 저항값을 가지며, 퓨징되지 않은 상태에서의 비교기의 기능이 제대로 동작될 수 있도록 미리 오프셋을 부여한다.

이 퓨징셀에 데이터를 쓰는 동작을 설명하면, 셀 선택신호가 액티브되고 퓨징신호가 일정 시간동안 액티브되면, 트랜지스터(ML1)와 트랜지스터(ML2)가 턴 온된다. 두 트랜지스터(ML1, ML2)가 턴 온되면 트랜지스터(ML1)를 통과한 전류는 대부분 트랜지스터(ML2)를 통해 흐르고, 이때 저항(R1)은 열화되어 끊어지거나 저항값이 매우 커진다. 이렇게 함으로써, 퓨징셀에 1 비트 정보를 저장할 수 있으며, 이 정보는 직류 오프셋 보정회로의 기본 정보를 이용된다.

다음으로 퓨징셀로부터 데이터를 읽는 동작을 살펴보면 다음과 같다. 도 2는 상기와 같은 동작에 의해 데이터가 저장된 퓨징셀 어레이를 이용한 오프셋 트리밍회로를 도시한 도면이다. 도 1에서 퓨징셀의 셀 선택신호가 활성화되면 트랜지스터 MS1과 MS2가 턴 온된다. 도 2에 도시된 비교기는 φ1의 상승에지에서 퓨징셀에 저장된 데이터를 샘플링하는 바, 퓨징대상저항(R1)과 기준저항(R2)의 저항값의 차이에 의해 데이터를 판별한다. 즉, 퓨징되지 않은 퓨징대상저항(R1)은기준저항(R2)에 비해 저항값이 매우 작지만, 퓨징된 퓨징대상저항(R1)은 기준저항(R2)에 비해 저항값이 매우 크기 때문에, 두 저항의 저항값을 비교하면 퓨징셀에 저장된 데이터를 읽을 수 있다.

비교기는 오프셋 오차를 최소화하기 위해 φ1 클럭의 상승에지에서 비교기 입력의 오프셋을 캐패시터 C에 샘플링한다. 또한, φ1 클럭의 하강에지에서 상술한 퓨징대상저항(R1)과 기준저항(R2)의 전압차와 기 샘플링된 전압을 합하여 그 차를 비교하여, 퓨징셀에 저장된 데이터의 값을 출력한다.

기본적으로 트리밍용 퓨징셀은 1 비트 단위로 데이터를 저장한다. 해당 제어 범위를 몇 비트로 처리할 것인지는, 설계자가 적용하는 대상회로의 요구되는 트리밍 규격에 따라 셀의 갯수를 결정하면 된다. 이때, 다른 부가회로는 셀 에레이를 행과 열 어드레싱하는 블록만을 보강하면 될 것임은 이 분야의 전문가는 본 명세서의 설명을 보면 알 수 있을 것이다. 또한, 트리밍할 대상블럭의 수의 경우, 트리밍 범위를 정하는 비트열을 한 워드라하면, 이 한 워드는 한 개의 트리밍 대상블럭을 제어할 수 있고, 이 워드를 계속해서 필요한 만큼 추가하면 트리밍 대상블럭을 쉽게 증가시킬 수 있는 장점이 있다.

위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는 이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.

이상과 같이 본 발명에 의하면, 많은 트리밍정보를 셀 어레이에 통합하여 관리하기 때문에, 대상 블럭이 증가하여도 기존의 블록에서 어레이 비트수만 증가시키면 다른 블록은 공통으로 사용할 수 있어서 생산단가를 낮출 수 있다. 또한, 트리밍 기능의 수율을 대폭 향상시켜 최종 IC 생산수율을 크게 올릴 수 있는 효과가 있다.

Claims (6)

1. 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항;

   일단이 상기 퓨징대상저항의 일단에 접속되고, 퓨징되지 않은 생태의 상기 퓨징대상저항의 저항값보다 크고 퓨징된 상태의 상기 퓨징대상저항의 저항값보다 작은 기준저항;

   상기 퓨징대상저항에 드레인 단자가 연결되고 게이트 단자로 셀 선택신호를 입력받는 제1 MOS 트랜지스터, 상기 제1 MOS 트랜지스터의 소스 단자에 드레인 단자가 접속되고 게이트 단자로 퓨징신호가 입력되며 소스 단자가 접지된 제2 MOS 트랜지스터를 포함하며, 액티브된 상기 셀 선택신호와 상기 퓨징신호에 의해 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및

   상기 퓨징대상저항의 타단에 상기 드레인 단자가 접속되고 게이트 단자로 상기 셀 선택신호가 입력되며 소스가 접지된 제3 MOS 트랜지스터와, 상기 기준저항의 타단에 드레인 단자가 접속되고 게이트 단자로 상기 셀 신호가 입력되며 소스 단자가 접지된 제4 MOS 트랜지스터를 포함하며, 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 출력하는 셀 선택수단을 포함하는 것을 특징으로 하는 오프셋 트리밍용 퓨징셀.
2. 삭제
3. 삭제
4. 정보를 저장하고 있는 퓨징셀이 배열된 퓨징셀 어레이와,

   상기 퓨징셀 어레이에 저장된 정보를 읽어와서 판별하여 출력하는 비교기를 포함하고,

   상기 퓨징셀은, 퓨징되지 않은 상태에서는 저항값이 매우 작고, 과전류가 흐르면 퓨징되어 저항값이 매우 커지는 퓨징대상저항과; 일단이 상기 퓨징대상저항의 일단과 접속되고, 저항값이 퓨징되지 않은 상태에서의 퓨징대상저항의 저항값보다는 매우 크고 퓨징된 퓨징대상저항의 저항값보다는 매우 작은 기준저항; 상기 퓨징대상저항의 타단과 접속되고, 상기 퓨징대상저항을 퓨징하기 위한 퓨징신호가 액티브되면 스위치 온되어 상기 퓨징대상저항에 과전류가 흐르도록 하는 퓨징선택수단; 및 상기 퓨징대상저항의 퓨징상태를 읽기 위해 셀 선택신호가 액티브되면 상기 퓨징대상저항과 기준저항에 전류가 흐르도록 스위치 온되어 상기 퓨징대상저항과 기준저항의 저항치를 상기 비교기에게 출력하는 셀 선택수단을 포함하는 것을 특징으로 하는 오프셋 트리밍회로.
5. 제 4 항에 있어서, 상기 퓨징선택수단은, 드레인단자가 상기 퓨징대상저항의 타단과 접속되고, 게이트단자로 상기 셀 선택신호가 입력되어, 상기 셀 선택신호가 액티브되면 스위치 온되는 제 1 MOS 트랜지스터와;

   드레인 단자가 상기 제 1 MOS 트랜지스터의 소스단자와 접속되고, 게이트단자로 상기 퓨징신호가 입력되고, 소스단자가 접지되어 상기 퓨징신호가 액티브되면 스위치 온되는 제 2 MOS 트랜지스터를 포함하여, 상기 제 1 MOS 트랜지스터와 제 2 MOS 트랜지스터가 동시에 스위치 온되면 상기 퓨징대상저항에 과전류가 흐르도록 한 것을 특징으로 하는 오프셋 트리밍회로.
6. 제 4 항 또는 제 5 항에 있어서, 상기 셀 선택수단은, 드레인단자가 상기 퓨징대상저항의 타단에 접속되고, 게이트단자로 상기 셀 선택신호가 입력되고, 소스단자가 접지되어, 상기 셀 선택신호가 액티브되면 스위치 온되어 상기 퓨징대상저항으로 전류가 흐르도록 하는 제 3 MOS 트랜지스터와;

   드레인단자가 상기 기준저항의 타단에 접속되고, 게이터단자로 상기 셀 선택신호가 입력되고, 소스단자가 접지되어, 상기 셀 선택신호가 액티브되면 스위치 온되어 상기 기준저항으로 전류가 흐르도록 하는 제 4 MOS 트랜지스터를 포함한 것을 특징으로 하는 오프셋 트리밍회로.