KR970023434A - 반도체 메모리 장치의 출력 데이터 제어방법 - Google Patents
반도체 메모리 장치의 출력 데이터 제어방법 Download PDFInfo
- Publication number
- KR970023434A KR970023434A KR1019950034925A KR19950034925A KR970023434A KR 970023434 A KR970023434 A KR 970023434A KR 1019950034925 A KR1019950034925 A KR 1019950034925A KR 19950034925 A KR19950034925 A KR 19950034925A KR 970023434 A KR970023434 A KR 970023434A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- output
- data
- output data
- control method
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
다이나믹 랜덤 억세스 메모리의 확장 데이터 출력모드(Extend Data Out Mode)에서의 출력 데이터 제어방법이 개시되어 있다.
본 발명은 출력 데이터 제어방법은 외부 클럭인 동일정보를 각각의버퍼 즉, 노말한버퍼 및 데이터 출력 전용버퍼에서 각각 다른 신호인 PCL(U)와 pcdil(u)로 제1스위칭 수단(1′st SW)과 제2스위칭 수단(2′nd SW)을 각각 제어하고, 바이트 동작시에는과의 둘중에 한 개의 의해서 제어한다.
그 결과, EDO 또는 PNEDO 모드에서의 “t cac”와, “t doh”를 개선하여 출력 데이터의 스큐(skew)를 최소화할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 데이터 출력 패스 구성도이다,
제3도는 본 발명의 구현을 위한버퍼의 상세회로도이다.
Claims (2)
- 비트 라인과 입/출력 라인(I/O line)이 칼럼 선택라인(CSL)에 의해 연결되고, 상기 입/출력 라인은 DIO 라인과 연결되고, 상기 DIO 라인과 DB 라인과의 사이에 제1스위칭 수단이 존재하고, 상기 DB 라인과 DO 라인과의 사이에 제2스위칭 수단이 존재하고, 상기 DO 라인은 데이터 출력 버퍼를 통해 다수개의 데이터를 출력하는 반도체 메모리 장치에 있어서, 상기 제1스위칭 수단과 제2스위칭 수단을 외부 클럭인에 의해 각각 다른 버퍼를 통해서 발생된 신호에 따라 제어하는 것을 특징으로 하는 출력 데이터 제어방법.
- 다수개의 데이터 출력(Dout)이 존재하고, 상기 다수개의 Dout이 각각 다수개의신호에 의해 제어되어 다수개의 그룹으로 각각 독립적으로 동작하는 반도체 메모리 장치에 있어서, 읽기(Read) 동작시 각각 다른버퍼에 의한 출력을 하나의 신호로 제어하는 것을 특징으로 하는 출력 데이터 제어방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034925A KR970023434A (ko) | 1995-10-11 | 1995-10-11 | 반도체 메모리 장치의 출력 데이터 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950034925A KR970023434A (ko) | 1995-10-11 | 1995-10-11 | 반도체 메모리 장치의 출력 데이터 제어방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970023434A true KR970023434A (ko) | 1997-05-30 |
Family
ID=66582568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950034925A KR970023434A (ko) | 1995-10-11 | 1995-10-11 | 반도체 메모리 장치의 출력 데이터 제어방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970023434A (ko) |
-
1995
- 1995-10-11 KR KR1019950034925A patent/KR970023434A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010083A (ko) | 동기식 반도체메모리장치의 데이타출력버퍼 | |
| KR970067348A (ko) | 향상된 동기식 판독 및 기록 가능한 반도체 메모리 | |
| JP2001052479A (ja) | メモリ装置 | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR960025791A (ko) | 센스 앰프회로 | |
| KR920017115A (ko) | 반도체기억장치 | |
| US6625067B2 (en) | Semiconductor memory device for variably controlling drivability | |
| KR100188012B1 (ko) | 캐시 메모리의 사용 모드 설정 장치 | |
| KR970023434A (ko) | 반도체 메모리 장치의 출력 데이터 제어방법 | |
| KR960038979A (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치 | |
| KR100543916B1 (ko) | 애디티브레이턴시를 갖는 반도체 메모리 소자 | |
| KR850007713A (ko) | 반도체 기억장치 | |
| KR970051149A (ko) | 이중 워드라인 구조를 갖는 반도체 메모리장치 | |
| KR100205305B1 (ko) | 페이지 모드회로 | |
| KR890004361Y1 (ko) | 디램(dram) 선택조절회로 | |
| KR870010440A (ko) | Cd- rom드라이버의 인터페이싱 제어회로 | |
| KR950009237B1 (ko) | 동기식 반도체 메모리 장치의 데이타 처리방법 | |
| KR970051212A (ko) | 메모리의 센스 앰프 구동 제어 회로 | |
| KR970012718A (ko) | 동기 반도체 메모리 장치 | |
| KR940002690A (ko) | 원타임 입출력 데이타 기록 시스템 | |
| KR960015232A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
| KR940004643A (ko) | 듀얼 포트 디램 장치 | |
| KR940001153A (ko) | 입/출력 공통 데이타라인을 가지는 시리얼 액세스 메모리장치 | |
| KR970076803A (ko) | 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 | |
| KR900003746A (ko) | 어드레스 메모리 유니트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |