JPH04109350A - データ書込み制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複数のメモリや入出力用機器に１回の書込み
動作で同一のデータを書込めるデータ書込み制御装置に
関する。

［従来の技術］ 一般に、マイクロコンピュータ等の中央処理装置（ＣＰ
Ｕ）には複数のメモリや入出力用機器が接続され、これ
らにＣＰＵからデータを書込んだり、これらからＣＰＵ
かデータを読出すことがある。例えば入出力用機器の場
合、これらを入力用として使用するのか、出力用として
使用するのかのコントロールデータな書込んだり、入力
用として使用する場合には、入出力用機器に入力された
データなＣＰＵが読み込むことがある。

このような場合、従来では各入出力用機器にそれぞれ異
なるアドレスを割当てて、ＣＰＵか発生するアドレス信
号に対応する入出力用機器にデータを書込んだり、読出
したりすることか行なわれていた。これは、もし複数の
入出力用機器に同じアドレスを割占てて読出しを行なう
と、複数の入出力機器から同時に複数のデータが読出さ
れ、データバスかショート状態になるためである。この
ように各入出力用機器には、読出し動作のため。

異なるアドレスを割当てているので、書込み動作にも、
そのアドレスをそのまま使用することか行なわれていた
。

［発明か解決しようとする！ｌＩ題］ しかし、上記のような装器ては、複数の入出力用機器に
回しデータを書込む必要のある場合（例えば同じ種類の
入出力用機器を入力用として動作させる場合）ても、各
入出力用機器ごとに同じデータを書込む必要があり、各
入出力用機器にデータを書込むのに要する時間が長くな
るという問題点かあった。

本発明は、上記の問題点を解決したデータ書込み制御装
置を提供することを目的とする。

［課題を解決するための手段］ 上記の目的を達成するために１本発明は、中央処理装置
と、この中央処理装置とデータの授受な行なう複数のデ
ータ授受手段と、上記中央処理装置が発生するアドレス
信号に基いて上記中央処理装置がデータを書込む上記デ
ータ授受手段を指定する指定手段とを、具備し、上記複
数のデータ授受手段には、それぞれアドレスか割当てら
れており、少なくとも２台の上記データ授受手段には同
一のアドレスが割当てられているものである。

［作用コ 本発明によれば、複数のデータ授受手段のうち少なくと
も２台には共通にアドレスか割当てられている。従って
、中央処理装置か上記共通のアドレス信号を発生すると
、書込み制御手段か、−１−記２台のデータ授受手段を
データの書込まれるデータ授受手段として指足し、これ
ら指定されたデータ授受手段には中央処理装置から同一
のデータか書込まれる。

［実施例］ ｇ：ｆＳ１図及び第２図に第１の実施例を示す。この第
１の実施例は、第１図に示すように、１台のＣＰ　Ｕ　
１０ト、３台のデータ授受１段、例えばＰＩＯｌＰＰＩ
のような周辺機器＋２ａ、　１２ｂ、　＋２ｃを有して
いる。これら周辺機器１２ａ、　１２ｂ、１２ｃは、デ
ータバス１４を介してＣＰＵｌ０に接続され、ＣＰＵ１
０とデータの授受を行なえるように構成されている。

またＣＰＵｌ０はアドレスバス１６を有し、これらアド
レスバスは、各周辺機器ごとに設けたアドレスデコーダ
１８ａ乃至２６ｃに接続されている。

即ち、読出しアドレスデコーダ１８ａは、アドレスバス
Ｉ６のアドレスか第２図に示すようにＡ１のとき周辺機
器１２ａに読出しの指示を与え、書込みアドレスデコー
ダ２０ａは同じくアドレスＡ、のとき周辺機器１２ａに
書込みの指示をオア回路２８ａを介して与える。また書
込みアドレスデコーダ２２ａはアドレスＡ４のとき周辺
機器１２ａに書込みの指示をオア回路２８ａを介して与
える。書込みアドレスデコーダ２４ａはアドレスＡ６の
とき周辺機器１２ａに書込みの指示なオア回路２８ａを
介して与える。書込みアドレスデコーダ２６ａはアドレ
スＡ７のとき周辺機器１２ａに書込みの指示をオア回路
２８ａを介して与える。

同様に、読出しアドレスデコーダ＋８ｂは、アドレスバ
ス１６のアドレスか第２図に示すようにＡ２のとき周辺
機器１２ｂに読出しの指示を与え、書込みアドレスデコ
ーダ２０ｂは同じくアドレスＡ２のとき周辺機器ｔｚｂ
に書込みの指示なオア回路２８ｂを介して与える。また
書込みアドレスデコーダ２２ｂはアドレスＡ、のとき周
辺機器１２ｂに書込みの指示をオア回路２８ｂを介して
与える。占込みアドレスデコーダ２４ｂはアドレスＡＳ
のとき周辺機器１２ｂに書込みの指示をオア回路２８ｂ
を介して与える。書込みアドレスデコーダ２６ｂはアド
レスＡ７のとき周辺機器１２ｂに書込みの指示なオア回
路２８ｂを介して与える。

また読出しアドレスデコーダ１８ｃは、アドレスバス１
６のアドレスか第２図に示すようにＡ３のとき周辺機器
１２ｃに読出しの指示を与え、書込みアドレスデコーダ
２０ｃは同しくアドレスＡ３のとき周辺機器１２ｃに書
込みの指示をオア回路２８ｃを介して与える。また書込
みアドレスデコーダ２２ｃはアドレスＡ５のとき周辺機
器１２ｃに書込みの指示なオア回路２８ｃを介して与え
る。書込みアドレスデコーダ２４ｃはアドレスＡ６のと
き周辺機器１２ｃに古込みの指示なオア回２８２８ｃを
介して与える。

書込みアドレスデコーダ２６ｃはアドレスＡ７のとき周
辺機器１２ｃに書込みの指示をオア回路２８ｃを介して
与える。

第２図のマツプ図から明らかなように、周辺機器１２ａ
、　１２ｂ、１２ｃはそれぞれ複数の書込みアドレスを
有し、アドレスＡ４か周辺機器１２ａ、１．２ｂにおい
て共通てあり、アドレスＡ５か周辺機器１２ｂ、１２ｃ
において共通てあり、アドレスＡ６か周辺機器１２ａ、
１２ｃにおいて共通であり、アドレスＡ、か周辺機器１
２ａ、！２ｂ、１２ｃにおいて共通である。

従って、ＣＰ　Ｕ　１０かアドレスＡ、を発生すると、
書込みアドレスデコーダ２２ａか周辺機器１２ａに書込
み指示を与えると共に、書込みアトレスデ）コータ２２
ｂが周辺機器１２ｂに書込み指示を与えるのて、周辺機
器１２ａ、１２ｂにはデータバス１４から同一のデータ
を書込むことかできる。同様にアドレスＡ５が発生する
と、古込みアドレスデコーダ２４ｂか周辺機器１２ｂに
書込み指示を与えると共に、書込みアドレスデコーダ２
２ｃか周辺機器１２ｃに書込み指示を与えるので、周辺
機器１２ｂ、１２ｃにはデータバス１４から同一のデー
タを書込むことかてきる。またアドレスＡ６か発生する
と、書込みアドレスデコーダ２４ａか書込み指示を周辺
機器１２ａに与えると共に、書込みアドレスデコーダ２
４ｃか書込み指示を周辺機器１２ｃに与えるので、周辺
機器１２ａ、１２ｃにはデータバス１４から同一のデー
タが書込まれる。さらにアドレスＡ７か発生すると、ア
ドレスデコーダ２６ａか周辺機器１２ａに書込み指示を
与え、アドレスデコーダ２５ｂか周辺機器１２ｂに書込
み指示を与え、アドレスデコーダ２６ｃか周辺機器１２
ｃに書込みを指示を与えるのて、周辺機器１２ａ、１．
２ｂ、　＋２ｃには同一のデータか書込まれる。

なお、周辺機器１２ａからデータを読出す際には、ＣＰ
　Ｕ　１０はアドレスＡ、を発生すればよく、同様にア
ドレスＡｔ、アドレスＡ、を発生すれば、周辺機器１２
ｂ、１２ｃからデータか読出される。

上記の実施例では、読出しアドレスデコーダによって読
出し指示を与え、書込みアドレスデコーダて書込み指示
を与えるようにしたので、同一のアドレスを利用する読
出しアドレスデコーダ、書込みアドレスデコーダ、例え
ば１８ａ、２０ａまたは１８ｂ、２０ｂまたは１８ｃ、
２０ｃを設けたが、書込み指示信号や読出し指示信号を
ＣＰＵｌ０から発生するようにし、ゲート回路２８ａ、
　２８ｂ、２８ｃの出力によって周辺機器１２ａ、　１
２ｂ、＋２ｃのチップセレクトするようにすれば、読出
しアドレスデコーダ＋８ａ、１８ｂ、＋８ｃは省略する
ことかてきる。

第１の実施例ては、各周辺機器１２ａ、　１２ｂ、　１
２ｃごとにアドレスデコーダを設けているので、従来か
ら使用されているｃｐｕｌ、ｏからのアドレスバス１６
をそのまま使用てきるという利点かある。しかし各周辺
機器ごとに多数のアドレスデコーダを設けなければなら
ず、周辺機器の周囲のハードウェアが複雑になる。

第２の実施例は、この点を解消したものて、第３図に示
すように、第１の実施例と同様にＣＰＵＩｎ、周辺機器
＋２ａ、１２ｂ、１２ｃを有し、これらはデータバス１
４を介してＣＰＵｌ０に接続されている。

周辺機器＋２ａ、　１２ｂ、１２ｃの近傍には第１の実
施例と同様に読出しアドレスデコーダ１８ａ、１８ｂ、
１８ｃと、書込みアドレスデコーダ２０ａ、２０ｂ、２
０ｃかそれぞれ設けられ、読出しアドレスデコーダ１８
ａはアドレスバス１６からアドレス信号Ａ１が供給され
たとき、読出し指示を周辺機器１２ａに与え、読出しア
ドレスデコーダ１８ｂはアドレス信号Ａ２が供給された
とき、読出し指示を周辺機器１２ｂに与え、読出しアド
レスデコーダ１８ｃはアドレス信号Ａ３か供給されたと
き、読出し指示を周辺機器１２ｃにｌ−える、書込みア
ドレスデコーダ２０ａ、２０ｂ、　２０ｃも同様にそれ
ぞれアドレス信号Ａ、、Ａ、、Ａ３か供給されたとき、
ゲート回路２８ａ、２８ｂ、２８ｃを介して周辺機器１
２ａ、　１２ｂ、　１２ｃに書込み指示を与える。

ＣＰ　Ｕ　１０の近傍には、４台の書込みアドレスデコ
ーダ２８．３０．３２．３４か設けられ、書込みアドレ
スデコーダ２８は、アドレスバス１６からアドレス信号
Ａ４が供給されたとき出力をライン３６に供給し、アド
レスデコーダ３０はアドレス信号Ａ、か供給されたとき
出力をライン３８に供給し、書込みアドレスデコーダ３
２はアドレスバスＡ６か供給されたとき出力をライン４
０に供給し、書込みアドレスデコーダ３４はアドレス信
号Ａ７が供給されたとき出力をライン４２に供給する。

これらライン３６乃至４２は、各周辺機器１２ａ乃至１
２ｃまて敷設されてぃる。

上記オア回路２８ａの入力側はライン３６．４０．４２
に接続され、オア回路２８ｂの入力側はライン３６．３
８．４２に接続され、オア回路２８ｃの入力側はライン
３８．４０．４２に接続されている。従って、アドレス
信号Ａ、、Ａ、またはＡ７か発生したとき、周辺機器１
２ａに書込み指示が供給され、アドレス信号Ａ４、ＡＳ
またはＡ、が発生したとき１周辺機器１２ｂに書込み指
示か与えられ、アドレス信号Ａ５、Ａ６またはＡ７が発
生したとき、周辺機器１２ｃに書込み指示が与えられる
。

即ち、第１の実施例と同様に周辺機器１２ａ、　１２ｂ
には共通のアドレスＡ４が割当てられ、周辺機器１２ｂ
、１２ｃには共通のアドレスＡ５が割当てられ、周辺機
器１２ａ、１２ｃには共通のアドレスＡ６か割当てられ
１周辺機器１２ａ、１２ｂ、１２ｃには共通のアドレス
Ａ、が割当てられている。

従って、第２の実施例も第１の実施例と同様に動作する
。

このように第２の実施例を構成しているので、周辺機器
の周囲に配置されるアドレスデコーダはそれぞれ２台た
けになるのて、周辺機器１２ａ、＋２ｂ、＋２ｃの周囲
のハードウェアを簡略化できる。

第２の実施例ても、書込みまたは読出し指示を各アドレ
スデコーダから与える替わりに、周辺機器１２ａ乃至１
２ｃのチップセレクトをオアゲート２８ａ乃至２８ｃの
出力て行なうようにすれば、書込みアドレスデコーダ２
０ａ、２０ｂ、２０　ｃ、を省略することかてきる。

上記の再実施例ては、説明を簡略化するために、周辺機
器の台数を３台としたか、この台数は状況に応じて任意
に変更することかできる。また、上記の再実施例では、
周辺機器１２ａ、＋２ｂ　１ｆｆｌ、周辺機器１２ｂ、
　＋２ｃ間、周辺機器１２ａ、１２ｃ間１周辺機器１２
ａ、　＋２ｂ、１２ｃ間にそれぞれ共通のアドレスを割
当てたが、必ずしもこのように割当てる必要はなく、最
低限度２台の周辺機器間に共通のアドレスを割当てれば
よい。さらに、−１−記の実施例ては、周辺機器として
ＰＩＯやＰＰＩを示したか、これら以外に、メモリ等も
使用することかてきる。

［発明の効果］ 以上のように、本発明によれば、少なくとも２台のデー
タ授受手段に共通のアドレスを割当てであるので、これ
ら２台のデータ授受手段に同一のデータを書込む際に、
同時にデータを書込むことができるので、書込みに要す
る時間を短縮することかできる。

【図面の簡単な説明】

第１図は本発明によるデータ書込み装置の第１の実施例
のブロック図、第２図は同第１の実施例と第２の実施例
に共通のアドレスマツプ図、第３図は同第２の実施例の
ブロック図である。 １Ｏ−−−−ＣＰ　Ｕ　（中央処理装置）、１２ａ乃至
１２ｃ・・・・周辺機器（データ授受手段）　、　２０
ａ乃至２６ｃ、２８乃至３４・・・・書込みアドレスデ
コーダ（書込み指定手段）。 Ｘ２図 特許出願人　ティーオーニー株式会社

Claims (1)

【特許請求の範囲】
1. （１）中央処理装置と、この中央処理装置とデータの授
   受を行なう複数のデータ授受手段と、上記中央処理装置
   が発生するアドレス信号に基いて上記中央処理装置がデ
   ータを書込む上記データ授受手段を指定する指定手段と
   を、具備し、上記複数のデータ授受手段には、それぞれ
   アドレスが割当てられており、少なくとも２台の上記デ
   ータ授受手段には同一のアドレスが割当てられているこ
   とを特徴とするデータ書込み制御装置。