KR0186202B1 - 원칩 마이크로 컴퓨터 - Google Patents
원칩 마이크로 컴퓨터 Download PDFInfo
- Publication number
- KR0186202B1 KR0186202B1 KR1019950048597A KR19950048597A KR0186202B1 KR 0186202 B1 KR0186202 B1 KR 0186202B1 KR 1019950048597 A KR1019950048597 A KR 1019950048597A KR 19950048597 A KR19950048597 A KR 19950048597A KR 0186202 B1 KR0186202 B1 KR 0186202B1
- Authority
- KR
- South Korea
- Prior art keywords
- switching
- unit
- output
- bus
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 발명은 마이크로 컴퓨터에 관한 것으로서, 특히 원칩 마이크로 컴퓨터에 대한 기본 테스트를 용이하게 할 수 있도록 한 원칩 마이크로 컴퓨터에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 원칩 마이크로 컴퓨터는 외부로 부터 테스팅데이타를 받아들이거나 특정수행결과를 외부로 출력하는 복수개의 포트와, 상기 포트들 각각의 출력에 해당하는 복수개의 버스라인을 테스팅신호에 의해 절환시키는 복수개의 스위칭부와, 상기 스위칭부에 의해 선택된 버스라인을 통해 상기 테스팅데이타를 받아들여 이 버스라인을 통해 시스템 전체를 제어하는 중앙제어부와, 상기 스위칭부에 의해 선택된 버스라인을 통해 전달된 사용자 테스팅데이타에 대응되는 램어드레스를 저장하여 필요시 상기 중앙제어부로 출력하는 램어드레스 지정부와, 상기 중앙제어부의 출력신호에 의해 구동되는 주변기능부와, 상기 중앙제어부의 출력신호를 저장하거나 필요시 출력시키는 램저장부와, 상기 중앙제어부가 동작하도록 제어프로그램이 저장된 롬저장부로 이루어짐을 특징으로 한다.
따라서, 본 발명에 따른 원칩 마이크로 컴퓨터는 테스트를 위한 하드웨어의 부담이 적고, 사용자 모드로 테스팅이 가능하며, 정확한 테스트를 할 수 있는 효과가 있다.
Description
제1도는 종래 기술에 따른 원칩 마이크로 컴퓨터를 나타낸 구성블록도
제2도는 본 발명에 따른 원칩 마이크로 컴퓨터를 나타낸 구성블록도
* 도면의 주요부분에 대한 부호의 설명
1 : 제1포트 2 : 제2포트
3 : 제3포트 4 : 제4포트
6 : 제1스위칭부 7 : 제2스위칭부
8 : 제3스위칭부 10 : 주변기능부
11 : 중앙제어부 12 : 롬저장부
13 : 램저장부 15 : 램어드레스지정부
본 발명은 마이크로 컴퓨터에 관한 것으로서, 특히 원칩 마이크로 컴퓨터에 대한 기본 테스트를 용이하게 할 수 있도록 한 원칩 마이크로 컴퓨터에 관한 것이다.
일반적으로 마이크로 컴퓨터는 하나의 칩위에 컴퓨터의 중앙연산처리기능을 넣은 마이크로 프로세서를 중심으로 만들어지는데, 필요에 따라서 보조기억장치나 입출력제어회로를 부가하여 여러가지 목적에 맞춘 구성으로 조립된다.
최근에는 단말장치에 편집이나 계산기능을 갖춘 인텔리젼트 터미널과 에어콘, 머신등에 내장되어 널리 이용되며, 점차 소형화되어간다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 원칩 마이크로 컴퓨터를 설명하면 다음과 같다.
제1도는 종래 기술에 따른 원칩 마이크로 컴퓨터를 나타낸 구성블록도로써, 외부로부터 입력되는 테스팅 데이타를 받아들이거나 특정동작에 대한 결과를 외부로 출력시키는 제1, 제2, 제3, 제4포트(1∼4)와, 테스팅신호를 받아 스위칭 절환신호를 출력하는 테스트 모드절환부(5)와, 상기 제1포트(1)의 출력을 상기 스위칭 절환신호에 의해 프로그램 데이타버스와 데이타버스로 절환시키는 제1스위칭부(6)와, 상기 제2포트(2)의 출력을 상기 스위칭 절환신호에 의해 어드레스버스와 데이타버스로 절환시키는 제2스위칭부(7)와, 상기 제3포트(3)의 출력을 상기 스위칭 절환신호에 의해 어드레스버스와 데이타 버스로 절환시키는 제3스위칭부(8)와, 상기 제4포트(4)의 출력을 상기 스위칭 절환신호에 의해 프로그램 데이타버스와 데이타 버스로 절환시키는 제4스위칭부(9)와, 상기 어드레스 버스를 통해 전달되는 신호를 받아 마이컴의 응용기능을 수행하고 이의 결과를 데이타버스로 출력하는 주변기능부(10)와, 상기 어드레스버스와 프로그램 데이타버스를 통해 전달하는 신호를 받아 분석하고 연산하여 데이타 버스를 통해 시스템 전체를 제어하는 중앙제어부(11)와, 시스템 전체를 총괄하는 제어프로그램이 저장되어 필요시엔 상기 어드레스버스와 프로그램 데이타버스를 통해 출력하는 롬저장부(12)와, 상기 어드레스 버스를 통해 전달되는 신호를 저장하고 필요시 데이타버스를 통해 출력하는 램저장부(13)로 이루어진다.
상기와 같이 구성된 종래 기술에 따른 동작은 먼저 테스팅신호를 테스트모드절환부(5)에 입력하면 이 절환부(5)는 스위칭 절환신호를 제1, 제2, 제3스위칭부(6, 7, 8) 및 제4스위칭부(9)에 출력한다.
상기 제1스위칭부(6)는 제1포트(1)에서 받아들인 테스팅데이타가 프로그램 데이타 버스에 연결되도록 절환하고, 상기 제2, 제3스위칭부(7, 8)는 제2, 제3포트(2, 3)의 출력이 어드레스버스에 연결되도록 스위칭 절환한다.
또한, 상기 제4스위칭(9)은 제4포트(4)의 출력이 데이타버스에 연결되도록 스위칭 절환한다.
이때, 상기 제1포트(1)의 테스팅데이타는 프로그램 데이타 버스를 통해 중앙제어부(11)에 입력되어 해독되고, 이 해독된 데이타는 어드레스버스와 데이타버스를 통해 주변기능부(10)를 구동하거나 램저장부(13)에 전달되어 저장된다.
또한 필요시 특정 결과데이타는 데이타버스 → 제4포트(4)를 통해 출력시킨다.
여기서, 상기와 같은 동작은 제1, 제2, 제3포트(1, 2, 3)가 상기 데이타버스를 통한 데이타 입, 출력이 불가능하기 때문에 다른 테스트모드가 필요하므로, 다른 테스팅신호에 의해 상기 테스트 모드절환부(5)는 스위칭 절환신호를 상기 제1, 제2, 제3스위칭부(6, 7, 8) 및 제4스위칭부(9)에 출력한다.
그러면, 제1, 제2, 제3포트(1, 2, 3)의 출력은 데이타버스에 연결되고, 제4포트(4)의 출력은 프로그램 데이타버스에 연결된다.
이어, 상기 제4포트(4)의 출력을 통해 테스팅데이타가 프로그램 데이타버스로 출력되어 중앙제어부(11)에 입력된다.
상기 중앙제어부(11)에서 상기 테스팅데이타가 해독되어 특정동작에 대한 결과를 제1, 제2, 제3포트(1, 2, 3)로 출력된다(롬저장부(12)는 설명되지 않음).
상술한 바와같은 종래기술에 따라 원칩 마이크로 컴퓨터는 다양한 테스트모드가 필요하기 때문에 테스트 모드절환부의 하드웨어가 복잡해지고 부피가 커지며 제1, 제2, 제3, 제4포트를 통해 글릿지(glitch)잡음을 발생시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 하드웨어가 복잡하고 부피가 큰 테스트 모드절환부를 제거해도 기본테스트를 용이하게 할 수 있도록 한 원칩 마이크로 컴퓨터를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 원칩 마이크로 컴퓨터는 외부로 부터 테스팅데이타를 받아들이거나 특정수행결과를 외부로 출력하는 복수개의 포트와, 상기 포트들 각각의 출력에 해당하는 복수개의 버스라인을 테스팅신호에 의해 절환시키는 복수개의 스위칭부와, 상기 스위칭부에 의해 선택된 버스라인을 통해 상기 테스팅데이타를 받아들여 이 버스라인을 통해 시스템 전체를 제어하는 중앙제어부와, 상기 스위칭부에 의해 선택된 버스라인을 통해 전달된 사용자 테스팅데이타에 대응되는 램어드레스를 저장하여 필요시 상기 중앙제어부로 출력하는 램어드레스 지정부와, 상기 중앙제어부의 출력신호에 의해 구동되는 주변기능부와, 상기 중앙제어부의 출력신호를 저장하거나 필요시 출력시키는 램저장부와, 상기 중앙제어부가 동작하도록 제어프로그램이 저장된 롬저장부로 이루어짐을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 원칩 마이크로 컴퓨터를 설명하면 다음과 같다.
제2도는 본 발명에 따른 원칩 마이크로 컴퓨터를 나타낸 구성블록도로써, 외부로 부터 입력되는 테스팅데이타를 받아들이거나 특정동작에 대한 결과를 외부로 출력시키는 제1, 제2, 제3포트(1∼3)와, 데이타버스로 부터 특정동작에 대한 결과를 받아 외부로 출력시키는 제4포트(4)와, 상기 제1포트(1)의 출력을 테스팅신호에 의해 프로그램 데이타버스와 데이타버스로 절환시키는 제1스위칭부(6)와, 상기 제2포트(2)의 출력을 테스팅신호에 의해 어드레스버스와 데이타버스로 절환시키는 제2스위칭부(7)와, 상기 제3포트(3)의 출력을 테스팅신호에 의해 어드레스버스와 데이타버스로 절환시키는 제3스위칭부(8)와, 상기 어드레스버스를 통해 전달되는 신호를 받아 마이컴의 응용기능을 수행하고, 이의 결과를 데이타버스로 출력하는 주변기능부(10)와, 상기 어드레스버스와 프로그램 데이타버스를 통해 전달되는 신호를 받아 분석하고 연산하여 데이타버스를 통해 전체 시스템을 제어하는 중앙제어부(11)와, 시스템 전체를 총괄하는 제어 프로그램이 저장되어 필요시에 상기 어드레스버스와 프로그램 데이타버스를 통해 출력하는 롬저장부(12)와, 상기 어드레스버스를 통해 전달되는 신호를 저장하고, 필요시 데이타버스를 통해 출력하는 램저장부(13)와, 어드레스 버스를 통해 전달된 사용자 테스팅데이타에 대응하는 램어드레스가 저장되어 필요시 데이타버스로 출력하는 램어드레스 지정부(15)로 이루어진다.
상기와 같이 구성된 본 발명에 따른 동작은 먼저 테스팅신호를 제1, 제2, 제3스위칭부(6, 7, 8)에 출력하면 상기 제1스위칭부(6)는 제1포트(1)의 출력이 프로그램 데이타버스에 연결되도록 절환하고, 상기 제2스위칭부(7)는 제2포트(2)의 출력이 어드레스버스에 연결되도록 절환하고, 상기 제3스위칭부(8)는 제3포트(3)의 출력이 어드레스버스에 연결되도록 절환한다.
이때, 테스트할 데이타를 받아들인 상기 제1포트(1)는 프로그램 데이타버스를 통해 중앙제어부(11)에 입력시키면, 이 중앙제어부(11)는 상기 테스팅데이타를 해독하여 어드레스버스와 데이타버스를 통해 주변기능부(10)를 구동시키면서 어드레스버스와 프로그램 데이타버스를 통해 램저장부(13)에 저장하고, 필요시 읽어들인다.
또한, 특정 동작에 대한 결과를 데이타버스 → 제4포트(4)를 통해 외부로 출력시키며 중앙제어부(11)내의 프로그램 카운터의 어드레스가 어드레스버스를 통해 제2, 제3포트(2, 3)에 출력된다.
여기서, 상기의 동작은 제1, 제2, 제3포트(1, 2, 3)가 데이타버스를 통한 데이타 입, 출력이 불가능하므로 상기 제1, 제2, 제3포트(1, 2, 3)가 정상적인 데이타 입/출력을 테스트할 수 있는 사용자 테스팅 데이타를 제1포트(1)에 출력하면, 프로그램 데이타버스를 통하여 중앙제어부(11)로 전달한다.
이어 상기 중앙제어부(11)는 상기 데이타를 어드레스버스와 프로그램데이타 버스를 통하여 램저장부(13)에 순서대로 저장시킨다.
또한 램 어드레스 지정부(15)에 상기 데이타에 대응되는 램어드레스를 저장시킨다.
이때, 테스팅신호를 다시 제1, 제2, 제3스위칭부(6, 7, 8)에 출력하면 제1, 제2, 제3포트(1, 2, 3)가 데이타버스에 연결되도록 하고, 램어드레스지정부(15)에 저장된 램어드레스 데이타는 데이타버스를 통해 중앙제어부(11)내의 프로그램 카운터를 변경시키며 여기서 부터 상기 프로그램 카운터의 어드레스는 램의 특정 어드레스에 해당하는 일련의 사용자 테스팅데이타를 수행하면서 제1, 제2, 제3포트(1, 2, 3)를 통한 데이타 입, 출력을 행하여 테스팅이 진행된다(롬저장부(12)는 설명생략됨).
상술한 바와같은 본 발명에 따른 원칩 마이크로 컴퓨터는 테스트를 위한 하드웨어의 부담이 적고, 사용자 모드로 테스팅이 가능하며, 정확한 테스트를 할 수 있는 효과가 있다.
Claims (1)
- 외부로 부터 테스팅데이타를 받아들이거나 특정수행결과를 외부로 출력하는 복수개의 포트와, 상기 포트들 각각의 출력에 해당하는 복수개의 버스라인을 테스팅신호에 의해 절환시키는 복수개의 스위칭부와, 상기 스위칭부에 의해 선택된 버스라인을 통해 상기 테스팅데이타를 받아들여 이 버스라인을 통해 시스템 전체를 제어하는 중앙제어부와, 상기 스위칭부에 의해 선택된 버스라인을 통해 전달된 사용자 테스팅데이타에 대응되는 램어드레스를 저장하여 필요시 상기 중앙제어부로 출력하는 램어드레스지정부와, 상기 중앙제어부의 출력신호에 의해 구동되는 주변기능부와, 상기 중앙제어부의 출력신호를 저장하거나 필요시 출력시키는 램저장부와, 상기 중앙제어부가 동작하도록 제어프로그램이 저장된 롬저장부로 이루어짐을 특징으로 하는 원칩 마이크로 컴퓨터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048597A KR0186202B1 (ko) | 1995-12-12 | 1995-12-12 | 원칩 마이크로 컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048597A KR0186202B1 (ko) | 1995-12-12 | 1995-12-12 | 원칩 마이크로 컴퓨터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049548A KR970049548A (ko) | 1997-07-29 |
| KR0186202B1 true KR0186202B1 (ko) | 1999-05-15 |
Family
ID=19439188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048597A KR0186202B1 (ko) | 1995-12-12 | 1995-12-12 | 원칩 마이크로 컴퓨터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0186202B1 (ko) |
-
1995
- 1995-12-12 KR KR1019950048597A patent/KR0186202B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970049548A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4591973A (en) | Input/output system and method for digital computers | |
| KR960035290A (ko) | 데이타 프로세싱 시스템의 버스 로딩 분배 방법과 장치 | |
| KR0186202B1 (ko) | 원칩 마이크로 컴퓨터 | |
| EP0457115B1 (en) | Data processing device with test control circuit | |
| US6157185A (en) | Miltiple bus switching and testing system | |
| US5179668A (en) | Signal processor | |
| KR0184154B1 (ko) | 원칩 마이크로 컴퓨터 | |
| US20020007263A1 (en) | Apparatus for supporting microprocessor development system | |
| KR200142909Y1 (ko) | 입출력 인터페이스 장치 | |
| KR100191024B1 (ko) | 프로그래머블 로직 컨트롤러에서의 데이터 취득 시스템 | |
| KR100218371B1 (ko) | 병렬포트회로 | |
| KR100365759B1 (ko) | 버퍼단을포함한듀얼명령어처리복호기 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| KR200154731Y1 (ko) | 3상절환 스위치를 이용한 다채널 검사장치 | |
| KR100305879B1 (ko) | 마이크로컴퓨터 | |
| JPH02208785A (ja) | バス・モニタ・内蔵形の１チップ・マイクロプロセッサ | |
| KR940012128A (ko) | 마이크로 컴퓨터 | |
| SU913380A1 (ru) | Устройство микропрограммного управления 1 | |
| KR0126577B1 (ko) | 패킷교환 시스템에서의 패킷데이타 입출력 제어방법(Method for Controling Input/Output Of Packet Data On Packet Switching System) | |
| KR100429607B1 (ko) | 휴대용 전화기의 데이터 전송 장치 및 방법 | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム | |
| JPS6326715A (ja) | ワ−クステ−シヨンの接続切換装置 | |
| JPS63240639A (ja) | マイクロコンピユ−タ | |
| JPS59226908A (ja) | 制御装置の試験方式 | |
| KR20030045926A (ko) | Ｉｍｔ-2000 비동기 기지국내 기지국 제어 프로세서의이중화 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |