DE3782496T2

DE3782496T2 - Multiplexverteilanordnung in einem synchronen multiplexiersystem.

Info

Publication number: DE3782496T2
Application number: DE8787905649T
Authority: DE
Inventors: Shigeo Amemiya; Kazuo Iguchi; Tetsuo Soejima; Toshiaki Nishimura-Ap Watanabe
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-08-30
Filing date: 1987-08-27
Publication date: 1993-04-15
Anticipated expiration: 2007-08-28
Also published as: EP0302112A1; EP0302112B1; DE3782496D1; EP0302112A4; US4977558A; WO1988001815A1

Description

Die vorliegende Erfindung bezieht sich auf ein Multiplexsystem für PCM-Signale, und insbesondere auf ein synchrones Multiplexsystem zum Multiplexen des Basissignals in bezug auf die ganzzahlige Zeitdauer der Basissignalrate.
Beim herkömmlichen Multiplexsystem auf der Basis der asynchronen PCM-Hierarchie ist es sehr schwierig, das gewünschte Signal direkt aus dem multiplexierten Gruppensignal zu entnehmen und es für die Übertragung und Vermittlung eines Breitbandsignals, wie etwa eines Videosignals, auszugeben, weil der Zeitschlitz jedes Signals im multiplexierten Gruppensignal nicht fixiert ist. Mit der Ausbreitung des Breitbanddienstnetzes wird nun darüber diskutiert, das synchrone Netz durch die PCM-Hierarchie höherer Ordnung aufzubauen, um den Einfluß des Jitters, etc., zu verringern. Unter dieser Voraussetzung wird auch darüber diskutiert, das synchrone Multiplexsystem einzusetzen, bei dem die Basisignalrate des Breitband-ISDN (Integrated Services Digital Network) mit einigen zehn Mbps gewählt und die Mehrkanalübertragungs-PCM-Hierarchie auf ihre ganzzahlige Zeitdauer eingestellt wird.
Da die Mehrkanalbetriebshierarchie in diesem synchronen Multiplexsystem auf eine ganzzahlige Zeitdauer der Basissignalrate eingestellt ist, wird kein Extrasignal (wie etwa das Rahmensynchronisationssignal, Steuersignal, etc.) in die Einheit der Mehrkanalübertragung eingebaut, so daß das Steuersignal, etc., das zum Multiplexen benötigt wird, in den Basissignalrahmen einbezogen und das Multiplexen durch Verwendung eines solchen Steuersignalbereiches durchgeführt wird. Dadurch wird die Struktur des Multiplexteiles, der eine Hochgeschwindigkeitscharakteristik besitzen muß, sehr vereinfacht (sie kann nur aus der Parallel-Serien-Umsetzung (P/S), Serien-Parallel-Umsetzung (S/P) geschaffen zu werden)), wobei es möglich ist, die gerade für die Hochgeschwindigkeitsverarbeitung geeignete Struktur zu verwenden, weil es genügt, die Rahmensynchronisationsverarbeitung und die Steuerverarbeitung des Kanalumschaltungsteils für die Multiplexkanalentsprechung mit der Basissignalrate durchzuführen. Dabei wird die Kanalumschaltung mit dem Ziel durchgeführt, die Entsprechung der Kanäle durch die Kanalumschaltung einzustellen, weil die Kanalnummer im Zeitpunkt des Multiplexens nicht immer mit der Kanalnummer nach dem Multiplexen übereinstimmt, da der Hochgeschwindigkeitsmultiplexteil nur die Funktion der P/S-Umsetzung, S/P-Umsetzung besitzt.
Nun verursacht diese Struktur keinerlei Problem im Falle, daß der Dienst mit der unter der Basissignalrate liegenden Geschwindigkeit durchgeführt wird, da nämlich eine solche Struktur als Pipeline benutzt wird. Sie erzeugt aber mit Wahrscheinlichkeit einen Phasenunterschied beim Basisignalrahmens nach dem Demultiplexieren im Weitbereichsdienst, bei dem eine Vielzahl von Basisignalrahmen in Verkettung verwendet werden müssen. Daher ist gefordert worden, ein synchronisierte Multiplexsystem zu entwickeln, das keine Phasenunterschiede erzeugt.
Im synchronen Multiplexsystem des Standes der Technik wurde die Kanalentsprechung durch Diskriminieren des in den Basissignalrahmen nach dem Demultiplexen eingeschriebenen Multiplexsteuersignals und Steuern des Kanalumschaltteils herbeigeführt, der unmittelbar nach der Zwischenspeicherschaltung zum Demultiplexieren auf der Basis des Diskriminationsergebnisses angeordnet ist.
Fig. 1 stellt die Rahmenstruktu des Basissignals dar. Gemäß dieser Figur besteht die Rahmenstruktur aus einem Steuersignal und einem Informationssignal (D), wobei das Steuersignal aus dem Rahmensynchronisationssignal (F), dem multiplexenden Steuersignal (ID) und dem Wartungsüberwachungssignal, etc. besteht.
Fig. 2 stellt ein Beispiel der Struktur einer synchronisierten Multiplexeinrichtung des Standes der Technik dar. Auf der Sendeseite werden die besonderen Multiplexkanalnummern jeweils in den Diskriminationssignal-Schreibabschnitten 1&sub1;, 1&sub2;, ... 1n jedes Kanals des Multiplexteils für das Multiplexsteuersignal ID für das Basisignal FB der jeweiligen Kanäle CH1, CH2, ... CHn eingeschrieben. Im P/S-Umsetzungsteil 2 wird das Basissignal jedes Kanals, für den die Multiplexkanalnummer eingeschrieben wurde, vom Parallelsignal in das Seriensignal umgesetzt, um das Multiplexsignal nFB zu erzeugen. In dieser Zeit steuert der Steuerteil (CONT) 3 die Operationszeitgaben der jeweiligen Abschnitte. Das am Ausgang des P/S-Umsetzungsteils 2 erscheinende Multiplexsignal nFB wird durch die Übertragungsleitung 4 an die Empfangsseite gesandt.
Auf der Empfangsseite wird das einlaufende Multiplexsignal durch den S/P-Umsetzungsteil 5 im Demultiplexerteil vom Seriensignal in das Parallelsignal umgesetzt. Dadurch wird das genannte Signal von den Signalen SR1, SR2, ... SRn mit unterschiedlichen Zeitgaben abgetrennt, die entsprechend dem vom Zähler 7 gelieferten Zeitgabesignal zwischengespeichert werden, um durch die Geschwindigkeitsumwandlung die Basissignale CH1', CH2', ... CHn' zu erzeugen. Bei dieser Zeitgabe entsprechen die Multiplexkanalnummern der Basissignale jedes Kanals nicht immer jenen der Sendeseite.
Im Diskriminationsteil (FSYNC), ID DET) 8 für die Multiplexkanalnummer der Rahmensynchronisation wird die Rahmensynchronisation für das Basissignal, beispielsweise CHn' eines besonderen Kanals, eingestellt, und weiter wird die Multiplexkanalnummer diskriminiert. Dann wird der Umschaltteil 9 eingeregelt, und die Folge der Basissignale der entsprechenden Kanäle wird so ersetzt, daß die diskriminierten Multiplexkanalnummern mit den wirklichen Multiplexkanalnummern des betreffenden Kanals übereinstimmen. Dadurch kann das Ausgangssignal mit den der Kanalnummer zur Zeit des Multiplexens auf der Sendeseite entsprechenden Kanalnummern CH1, CH2, ... CHn erhalten werden.
Da die Struktur der in Fig. 2 dargestellten synchronisierten Multiplexeinrichtung dazu dient, das Basissignal im Falle der Benutzung einer Vielzahl von Basissignalrahmen in Verkettung als Pipe eine zu verwenden, ist eine Phasenanpassung unter der Vielzahl der Kanäle erforderlich, weil die Phasenbeziehung der entsprechenden Kanäle nicht immer mit der Phasenbeziehung vor dem Multiplexen übereinstimmt.
Wenn nämlich bei der Verkettung beispielsweise drei Basissignale in der Basissignalrate von 50 Mbps vorkommen und das Signal von 150 Mbps übertragen wird, treten in Abhängigkeit von der Struktur des Netzes die nachfolgenden Fälle auf.
1. Es werden drei gekoppelte Basissignale jeweils durch verschiedene Übertragungswege übermittelt, und es werden aufgrund der Unterschiede der Verzögerungszeiten der Übertragungswege Unterschiede der Rahmenphase bei den drei Basissignalen erzeugt.
2. Auch wenn drei Basissignale über die gleiche Multiplexübertragungsleitung gesendet werden, wird je nach der Methode der Multiplextrennung eine Rahmenphasenverschiebung zwischen den gekoppelten Signalen erzeugt.
Das Problem 1 kann durch Steuern des Netzes in der Weise gelöst werden, daß die drei Basissignale über die gleiche Übertragungsleitung gesendet werden. Demgegenüber kann das Problem 2 nicht durch das herkömmliche Demultiplexverfahren gelöst werden.
Fig. 3 stellt ein Demultiplexier-Zeitdiagramm bei der konventionellen synchronen Multiplexeinrichtung dar. Ein gemäß Fig. 3 multiplexiertes Eingangsdatum erzeugt die Ausgaben sequentiell mit der Verzögerung von einem einzelnen Bit an den Ausgängen SR1, SR2, ... SRn des S/P-Umsetzers 5. Der Pufferspeicherteil 6 speichert die genannten Signale entsprechend dem fixierten Zeitgabesignal PH1 eines Zählers 7, um die Geschwindigkeit zu ändern und trennt die Signale in die Basissignale CH1', CH2', ... CH'. Da diese Basissignalausgaben der Kanalnummer nach nicht der Sendeseite entsprechen, werden die Kanäle im Umschaltteil 9 durch Diskriminieren der multiplexierten Kanalnummern ersetzt, um die Kanalnummerentsprechung erneut einzustellen. In diesem Falle ist es gemäß Fig. 7 wahrscheinlich, daß in jeder Kanalausgabe eine Phasendifferenz von 1 Bit erzeugt wird.
Daher ist eine Phasenregelung unter den entsprechenden gekoppelen Kanälen durch Einfügen einer Funktion mit dem Zweck erforderlich, der Ausgabe des Umschaltteils ein einzelnes Bit hinzuzufügen oder wegzunehmen. Andernfalls ist es im Falle der Übertragung eines Videosignals als Sendesignal ebenfalls wahrscheinlich, daß das höchstwertigste Bit MSB (Most Significant Bit) und das niedrigstwertigste Bit LSB (Least Significant Bit) in einem Byte des Ausgangssignals aufgrund des Unterschiedes von 1 Bit ersetzt wird. In diesem Falle wird jedoch die reproduzierte Information der Bilddaten unbrauchbar.
Der in Electronics Letters, Bd. 9, Nr. 4, vom 22. Februar 1973, pp. 73-75 erschienene Aufsatz mit dem Titel "Distributed frame synchronisation by non-linear-shift-register sequences" von P.T. Nielsen beschreibt einen einfachen Rahmensynchronisierer. Statt des Umschaltens zwischen M Ausgängen eines Demultiplexers wird das Unterbinden eines an einen Zähler gerichteten Taktimpulses bevorzugt, wodurch effektiv die Suche um einzelne Bit-Position weiterbewegt wird. Wenn die richtige Synchronisation hergestellt ist, ist das Synchronisationswort stets an einem besonderen Ausgang vorhanden. Die Aquisition wird durch Laden des ersten "L"-Bits am besonderen Ausgang in ein Schieberegister eingeleitet. Als nächstes wird eine Rückkopplungsschleife geschlossen und die vom Register erzeugte Folge Bit für Bit mit der empfangenen Folge verglichen. Falls eine Diskrepanz entdeckt wird, sperrt die Steuerlogik den nächsten Taktimpuls an den Zähler und unterbricht die Rückkopplungsschleife, so daß "L"-Bits der neuen Position wie zuvor in das Register geladen werden können. Falls jedoch nach dem Schließen der Schleife "L-1"-Bits erfolgreich überprüft worden sind und somit ein voller Zyklus des Synchronisationswortes erfaßt worden ist, entscheidet der Synchronisierer, daß die Position korrekt ist; und sobald die Phase bestimmt worden ist, beispielsweise durch Feststellen, daß das Register alle Nullen enthält, wird der Zähler rückgesetzt und ein Hinweis ausgegeben, wonach die Synchronisation korrekt ist. Danach bleibt die Rückkopplungsschleife geschlossen und die Steuerlogik prüft kontinuierlich nach, daß die Anzahl der Diskrepanzen zwischen dem empfangenen und dem lokal erzeugten Synchronisationswort tolerierbar klein sind.
Das japanische Patent JP-60-261236 beschreibt eine Rahmensynchronisierungsschaltung, bei der von einem Serien/Parallel-Umsetzer gelieferte Ausgangssignale an entsprechende Erfassungsschaltungen für Festrahmensynchronisierungsmuster geliefert werden und vorbestimmte Rahmenmuster getrennt festgelegt werden. Ein einzelnes Schiebebit wird solange ausgegeben, bis auf allen Ausgangskanälen eine vollständige Synchronisierung erreicht ist.
Es ist ein Ziel der vorliegenden Erfindung, eine Demultiplexeinrichtung zu schaffen, die keine Phasenunterschiedsjustierung der Daten unter den Kanälen und keine Kanalauswechslung im Demultiplexerteil der Empfangsseite erfordert, und zwar im Falle, daß gewisse Daten unter Verwendung einer Vielzahl von Basissignalkanälen im Multiplexsystem zum Multiplexen des Basissignalrahmens in der Signalrate übertragen werden, die einer ganzzahligen Zeitdauer der Geschwindigkeit der Basissignale entsprechen. Es ist ein weiteres Ziel der vorliegenden Erfindung, die Verarbeitungsabläufe bei derjenigen Struktur zu vereinfachen, welche beim Trennen und Zwischenspeichern des Signalsdie Synchronisierung und Kanaldiskriminierung mit der Rate der jeweiligen Basissignale in die Basissignale der Empfangsseite bewirkt.
Die Ziele der Erfindung werden durch die in den Ansprüchen 1 und 5 definierten Erfindung erreicht.
Im Grundsätzlichen lehrt die vorliegende Erfindung, daß in dem System durch Einfügen des für das Multiplexen erforderlichen Steuersignals in die Rahmenstruktur mit Basissignalrate die Basissignale erzeugt werden und das hochpegelige Multiplexsignal durch Multiplexen dieser Basissignale gebildet wird; und daß eine Schaltung vorgesehen ist, die mit der fixierten Zeitgabe arbeitet und das Steuersignal diskriminiert, wobei der Zeitgabeimpuls zum Demultiplexen entsprechend dem diskriminierten Steuersignal im Empfangsteil des synchronen Multiplexsystems gesteuert wird. Auf diese Weise kann eine stabile Entsprechung zwischen dem Kanal zur Zeit des Multiplexens auf der Sendeseite, und dem Kanal nach dem Demultiplexen auf der Empfängerseite gewährleistet werden.
Als Modifikation der vorliegenden Erfindung wird die Kanalsynchronisation zwischen das Basissignal während des Multiplexens auf der Sendeseite und das Basissignal nach dem Demultiplexen auf der Empfangsseite gesetzt, und zwar durch Diskriminieren der Multiplexkanalnummer eines besonderen Kanals und Schieben der Phase des Zeitgabesignals zum Demultiplexen, so daß die betreffende Multiplexkanalnummer der für den besonderen Kanal vorbestimmten Multiplexkanalnummer entspricht.
Nachfolgend wird der wesentliche Gegenstand der Zeichnungen kurz beschrieben.
Fig. 1 stellt eine Rahmenstruktur der Basissignale als Hintergrundinformation für die vorliegende Erfindung dar;
Fig. 2 stellt eine Struktur des synchronisierten Multiplexsystems des Standes der Technik dar;
Fig. 3 stellt ein Zeitdiagramm für die Demultiplexeinrichtung des synchronisieren Multiplexsystems des Standes der Technik dar;
Fig. 4 stellt eine Prinzipstruktur einer ersten Ausführungsform der Demultiplexeinrichtung der vorliegenden Erfindung dar;
Fig. 5 stellt eine Detailstruktur einer ersten Ausführungsform der vorliegenden Erfindung dar;
Fig. 6 stellt ein Zeitdiagramm für das Multiplextrennen bei der Ausführungsform der Fig. 5 dar;
Fig. 7 stellt eine Struktur einer Ausführungsform des Zeitgabesteuerteils der Fig. 5 dar;
Fig. 8 stellt eine Prinzipstruktur einer zweiten Ausführungsform der Demultiplexeinrichtung der vorliegenden Erfindung dar;
Fig. 9 stellt eine Detailstruktur einer zweiten Ausführungsform der vorliegenden Erfindung dar;
Fig. 10A stellt ein Operationsflußdiagramm der Multiplextrennung bei der Ausführungsform der Fig. 9 dar; und
Fig. 10B stellt eine weitere Ausführungsform eines Teils der Verarbeitungsabläufe des Flußdiagramms der Fig. 10A dar.

ERSTE AUSFÜHRUNGSFORM

Fig. 4 stellt eine Prinzipstruktur einer ersten Ausführungsform für die Demultiplexeinrichtung der vorliegenden Erfindung dar. Es wird eine Demultiplexeinrichtung im synchronisierten Multiplexsystem offenbart, bei dem ein Steuersignal mit Multiplexkanalnummern im Basissignalrahmen besteht, und die synchronisierten Basisignale in die Signalraten multiplexiert werden, die einer ganzzahligen Zeitdauer der Rate der Basissignale entsprechen, wobei die Ausführungsform eine Serien/Parallel-Umsetzungseinrichtung 11, eine Steuerzwischenzpeichereinrichtung 12, eine Steuersignaldiskriminierungseinrichtung 14, eine Zeitgabesteuereinrichtung 15 und eine Zwischenspeichereinrichtung 16 für demultiplexierte Signale aufweist.
Die Serien/Parallel-Umsetzungseinrichtung 11 wandelt das eingegebene Multiplexsignal vom Seriensignal in das Parallelsignal um und erzeugt sequentiell parallele Signalausgaben in einer Anzahl von Multiplexkanälen mit unterschiedlicher Zeitgabe.
Die Steuerzwischenspeichereinrichtung 12 hält das Signal des besonderen Kanals am Ausgang der Reihen/Paralell-Umsetzungseinrichtung 11.
Die Steuersignaldiskriminierungseinrichtung 14 diskriminiert die Multiplexkanalnummern des Signale des besonderen Kanals, die von der Steuerzwischenspeichereinrichtung 12 gepuffert wurden und erfaßt den Unterschied gegenüber der Multiplexkanalnummer, mit der die Steuerzwischenspeichereinrichtung 12 verbunden ist.
Die Zeitgabesteuereinrichtung 15 erzeugt das Zeitgabesignal für die Pufferzeitgabe in der Steuerzwischenspeichereinrichtung 12 mit einer Zeitgabedifferenz entsprechend dem Unterschied der Multiplexkanalnummer.
Die Zwischenspeichereinrichtung 16 für demultiplexierte Signale erzeugt die Basissigalausgabe mit der Nummer der Multiplexkanäle durch Halten einer Ausgabe der Serien/Parallel-Umsetzungseinrichtung 11 mit dem Zeitgabesignal der Zeitgabesteuereinrichtung 15.
Beim Demultiplexsystem der vorliegenden Erfindung wird die Steuerung so ausgeführt, daß die Kanalnummer beim Multiplexen der Kanalnummer nach dem Demultiplexen entspricht, und zwar durch Diskriminieren der Kanalnummer im Basissignalrahmen des besonderen Kanals mit einer Ausgabe entspricht, die durch Halten des besonderen Kanals mit der fixierten Zeitgabe in der Steuerzwischenspeichereinrichtung erhalten wird; durch Vergleichen der Nummer mit der besonderen Kanalnummer, mit der die Steuerzwischenspeichereinrichtung für die Steuerung verbunden ist, und Einstellen der Zwischenspeicherschaltung für demultiplexierte Signale entsprechend dem Unterschied zwischen den Kanalnummern.
Die erste Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die Detailstruktur der Fig. 5 näher erläutert. In Fig. 5 bezeichnet: 21 ein Schieberegister; 22 einen Steuerzwischenspeicherteil; 23 eine Zählerschaltung; 24 einen Diskriminationsteil der Rahmensynchronisations-Multiplexkanalnummer; 25 einen Zeitgabesteuerteil; und 26 einen Zwischenspeicherteil für die demultiplexierten Signale.
Fig. 6 stellt ein Zeitdiagramm der Multiplextrennung bei der Ausführungsform der Fig. 5 dar.
Multiplexierte Eingangsdaten werden in das Schieberegister 21 entsprechend der Taktrate eingelesen; dadurch werden die Ausgaben SR1, SR2, ... SRn, die sequentiell um ein einzelnes Bit geschoben werden, parallel erzeugt. Der Steuerzwischenspeicherteil 22 sperrt den Ausgang eines besonderen Kanals, beispielsweise des Kanals SRn, entsprechend dem fixierten Zeitgabesignal PH1 der Zählerschaltung 23, die die Takte zählt und ein Ausgabesignal erzeugt. Der Diskriminierungsteil 24 der Rahmensynchronisations-Multiplexkanalnummer führt die Rahmensynchronisation für die Ausgabe des Steuerzwischenspeicherteils 22 herbei und diskriminiert seine Multiplexkanalnummer.
Falls das Diskriminationsergebnis die Multiplexkanalnummer k ergibt, wird sie für die Multiplexkanalnummer der Sendeseite um k - n Bits geschoben. Daher erzeugt der Zeitgabesteuerteil 25 das Demultiplexzeitgabesignal PHC, das um k-n Bits gegen den Schreibtakt im Schieberegister 21 für die Kanalsynchronisation geshiftet ist und legt es an den Zwischenspeicherteil 26 für demultiplexierte Signale an. Der Zwischenspeicherteil 26 für demultiplexierte Signale erzeugt die Ausgangsbasissignale CH1, CH2, ..., CHn mit den Kanalnummern entsprechend der Kanalnummer zur Zeit des Multiplexens auf der Sendeseite, und zwar durch Ausführen der Geschwindigkeitsumsetzung nach dem Sperren eines Ausgangs des Schieberegisters 21 mit dieser Zeitgabe.
Fig. 7 stellt ein Beispiel der Struktur des Zeitgabesteuerteils 25 dar. Der Dekordierer 25&sub1; dekodiert einen von der Zählerschaltung 23 gelieferten Zählwert, während der Selektor 225 das Kanalsynchronisationszeitgabesignal PHC durch Wählen eines Ausgangs des Dekodierers 25&sub1; entsprechend der im Diskriminationsteil 24 der Rahmensynchronisations-Multiplexkanalnummer diskriminierten Multiplexkanalnummer erzeugt.

ZWEITE AUSFÜHRUNGSFORM

Die Prinzipstruktur der Demultiplexeinrichtung der zweiten Ausführungsform der vorliegenden Erfindung ist in Fig. 8 dargestellt. Gemäß Fig. 8 umfaßt die Demultiplexeinrichtung im synchronisierten Multiplexsystem, bei dem ein Steuersignal mit den Multiplexkanalnummern im Basissignalrahmen besteht und die synchronisierten Basissignale in Signalraten multiplexiert werden, die einer ganzzahligen Zeitdauer der Rate der Basissignale entsprechen: eine Serien/Parallel-Umsetzungseinrichtung 111; eine Zeitgabesignalerzeugungseinrichtung 112; eine Zwischenspeichereinrichtung 113 zum Demultiplexieren von Signalen; und eine Steuersignaldiskriminierungseinrichtung 114.
Die Serien/Parallel-Umsetzungseinrichtung 111 setzt das Eingangsmultiplexsignal vom Seriensignal in das Parallelsignal um und erzeugt sequentiell parallele Signalausgaben in der Anzahl der Multiplexkanäle mit unterschiedliche Zeitgabe.
Die Zeitgabesignalerzeugungseinrichtung 112 erzeugt ein Zeitgabesignal, das eine beliebige Phase der sequentiell unterschiedlichen Zeitgaben der Anzahl der Multiplexkanäle besitzt und wiederholt es in der Periode des eingegebenen Multiplexsignals.
Die Zwischenspeichereinrichtung 113 zum Demultipliexieren der Signale erzeugt die Basissignalausgaben der Nummern der Multiplexkanäle durch Sperren der Ausgänge der Serien/Parallel-Umsetzungseinrichtung 111 mit dem Zeitgabesignal der Zeitgabesignalerzeugungseinrichtung 112.
Die Steuersignaldiskriminierungseinrichtung 114 diskriminiert die Multiplexkanalnummer der Basissignalausgaben des besonderen Kanals der Zwischenspeichereinrichtung 113 für demultiplexierte Signale und erfaßt den Unterschied zwischen der diskriminierten Multiplexkanalnummer und der dem besonderen Kanal entsprechenden Multiplexkanalnummer.
Die Entsprechung zwischen der Kanalnummer beim Multiplexen und der Kanalnummer nach dem Demultiplexen wird durch Steuern der Phase des Zeitgabesignals in der Zeitgabesignalerzeugungseinrichtung 112 entsprechend dem Unterschied der wie erwähnt erfaßten Multiplexkanalnummnern herbeigeführt.
Beim Demultiplexsystem der vorliegenden Erfindung wird die Steuerung so ausgeführt, daß die Kanalnummer beim Multiplexen auf der Sendeseite der Kanalnummer nach dem Demultiplexen entspricht, und zwar durch Diskriminieren der Multiplexkanalnummer des besonderen Kanals nach Überprüfen des Basiskanals des besonderen Kanals nach dem Demultiplexieren und Herbeiführen der Rahmensynchronisation dieses Basissignals, mit anschließendem Schieben der Phase des Zeitgabesignals in der Zeitgabesignalerzeugungseinrichtung für die Kanalsynchronisation, so daß die betreffende Kanalnummer auf den vorbestimmten Multiplexkanal paßt, der als Vergleichsergebnis diesem besonderen Kanal entspricht.
Die zweite Ausführungsform der vorliegenden Erfindung wird unter Bezugnahme auf die Detailstruktur der Demultiplexeinrichtung der Fig. 9 näher erläutert. In Fig. 9 bezeichnet: 121 ein Schieberegister; 122 eine Zählerschaltung zum Demultiplexieren; 123 einen Zwischenspeicherteil für die Kanalsynchronissation; 124 einen Rahmensynchronisationsteil; 125 einen Diskriminationsteil für die Multiplexkanalnummer; und 126 einen Schiebeimpulserzeugungsteil.
Fig. 10A stellt ein Operationsflußdiagramm für das Demultiplexieren bei der Ausführungsform der Fig. 9 dar.
Das multiplexierte Eingabedatum wird in das Schieberegister 121 entsprechend der Taktrate eingelesen und erzeugt sequentiell die parallelen Ausgabesignale SR1, SR2, ..., SRn mit der Schiebung um ein einzelnes Bit. Die Zählerschaltung 22 zum Demultiplexieren zählt die Takte und erzeugt das Zeitgabesignal, das jede beliebige Phase der sequentiell unterschiedlichen Zeitgaben besitzt, die der Nummer der Multiplexkanäle entspricht, und wiederholt es mit der Periode des eingegebenen Multiplexsignals.
Der Zwischenspeicherteil 123 für die Kanalsynchronisation erzeugt die Basissignalausgaben CH1, CH2, ..., CHn mit der Nummer der Multiplexkanäle durch Geschwindigkeitsumsetzung, und zwar durch Sperren des Ausgangs des Schieberegisters 121 mit dem Zeitgabesignal der Zählerschaltung 122 für das Demultiplexieren.
Der Rahmensynchronisationsteil 124 überwacht die Basissiganlausgaben des besonderen Kanals, beispielsweise des Kanals CHn, in den Ausgängen des Kanalsynchronisastionszwischenspeicherteils 123. Sie führt die Rahmensynchronisierungsverarbeitung für die Rahmensynchronisation unter Benutzung des in Fig. 4 (Schritt S2 in Fig. 10A) mit F bezeichneten Rahmensynchronisationssignals durch, und wiederholt die Verarbeitung solange, bis die Rahmensynchronisation durch eine Überprüfung im Hinblick darauf herbeigeführt ist, ob die Rahmensynchronisation gesetzt ist oder nicht (Schritt S3 in Fig. 10A).
Wenn die Rahmensynchronisation eingestellt ist, diskriminiert der Diskriminierungsteil 125 der Multiplexkanalnummer die Multiplexkanalnummer des besonderen Kanals CHn (Schritt S4 in Fig. 10A) und prüft dann, ob die diskriminierte Multiplexkanalnummer den Wert n besitzt oder nicht (Schritt S5 in Fig. 10A). Entspricht die diskriminierte Multiplexkanalnummer dem Wert n, so bedeutet dies, daß die Kanalsynchronisierung gesetzt ist (Schritt S6 in Fig. 10A), womit der Verarbeitungsablauf in der Schaltung der Fig. 9 beendet ist.
Falls andererseits die diskriminierte Multiplexkanalnummer nicht dem Wert n entspricht, erzeugt der Schiebeimpulserzeugungsteil 126 den Schiebeimpuls, um die Phase des Zeitgabesignals in der Demultiplexzählerschaltung 122 um ein einzelnes Bit zu shiften (Schritt 7 in Fig. 10A). Als nächstes werden der Rahmensynchronisationsteil 124 und der Multiplexkanaldiskriminationsteil 125 initialisiert. Der Rahmensynchronisierungsprozeß und der Diskriminierungsprozeß der Multiplexkanalnummer werden wiederholt, und es wird überprüft, ob die diskriminierte Multiplexkanalnummer wiederum dem Wert n entspricht oder nicht (Schritt S5 i Fig. 10A). Entspricht sie nicht dem Wert n, wird die Phase des Zeitgabesignals um ein weiteres einzelnes Bit geschoben (Schritt 7 in Fig. 10A), wobei der gleiche Prozeß solange wiederholt wird, bis die diskriminierte Multiplexkanalnummer den Wert n aufweist, womit die Kanalsynchronisierung beendet ist.
Falls die diskriminierte Multiplexkanalnummer im Multiplexkanaldiskriminierungsteil 125 nicht dem Wert n entspricht, ergibt sich im Schiebeimpulserzeugungsteil 126 eine Differenz zwischen der diskriminierten Multiplexkanalnummer und dem Wert n. Daraufhi wird die Phase des Zeitgabesignals in der Zählerschaltung 122 zum Demultiplexieren um soviel verschoben, wie der Anzahl der Bits der genannten Differenz entspricht (Schritt S7' in Fig. 10B). Dadurch kann die Kanalsynchronisation ebenfalls herbeigeführt werden. Wie zuvor erläutert, bewirkt die vorliegende Erfindung die Kanalsynchronisation der Ausgangsbaissignale ohne Phasenverschiebung zwischen den Basissignalen der jeweiligen Kanäle, die auf der Sendeseite stets korrekt multiplexiert sind. Dementsprechend kann das Demultiplexieren auch für den Breitbanddienst stabil durchgeführt werden, bei dem eine Vielzahl von Basissignalen in Verkettung benutzt werden, wobei in diesem Falle die Struktur der benutzten Einrichtung vereinfacht und auch hinsichtlich der Größe reduziert werden kann. Liste der Bezugsnummern und Symbole Bezugsnummern: Symbole Rahmensynchronisationssignal Multiplexsteuersignal Informationssignal Kanal Fixiertes Zeitgabesignal Zeitgabesignal für das Demultiplexieren Schreibabschnitt des Diskriminationssignal Parallel/Serien-Umsetzer Steuerteil Übertragungsleitung Serien/Parallel-Umsetzer Zwischenspeicherteil Zähler Diskriminierungsteil für die Rahmensynchronisierung und die multiplexierte Kanalnummer Umschaltteil Serien/Parallel-Umsetzungseinrichtung Steuerzwischenspeichereinrichtung Steuersignaldiskriminierungseinrichtung Zeitgabesteuereinrichtung Zwischenspeichereinrichtung für demultiplexierte Signale Schieberegister Steuerzwischenspeicherungsteil Zählerschaltung Diskriminierungsteil für die Rahmensynchronisierung und die multiplexierte Kanalnummer Zeitgabesteuerteil Wähler Dekodierer Zwischenspeicherteil für demultiplexierte Signale Zeitgabesignalerzeugungseinrichtung Zählerschaltung zum Demultiplexieren Rahmensynchronisationsteil Diskriminierungsteil für die multiplexierte Kanalnummer Schiebeimpulserzeugungsteil

Claims

1. Demultiplexeinrichtung für ein synchrones Multiplexsystem mit einem Steuersignal, das eine Multiplexkanalnummer in einem Basissignalrahmen aufweist und das synchronisierte Basissignal in die Signalrate entsprechend der ganzzahligen Zeitdauer der Rate des Basissignals multiplexiert, umfassend:

eine Serien/Parallel-Umsetzungseinrichtung (11), die ein eingegebenes multiplexiertes Signal in parallele Signalausgaben über eine Vielzahl von Multiplexkanalausgängen mit sequentiell unterschiedlichen Zeitschlitzen umsetzt;

eine Steuerzwischenspeichereinrichtung (12), die das parallele Signal einer besonderen Kanalausgabe der Multiplexkanalausgänge der Serien/Parallel-Umsetzungseinrichtung (111) mit einer vorbestimmten Zeitgabe sperrt; gekennzeichnet durch:

eine Steuersignal-Diskriminierungs-Einrichtung (14), die eine Multiplexkanalausgangsnummer entsprechend der besonderen Multiplexkanalausgabe diskriminiert und eine Differenz zwischen der Multiplexkanalnummer des Steuersignals und der Multiplexkanalausgangsnummer ermittelt; und

eine Zeitgabesteuereinrichtung (15), die ein Zeitgabesignal in Abhängigkeit von der ermittelten Differenz erzeugt;

wobei die Zeitgabesteuereinrichtung (15) das Zeitgabesignal zwecks Entsprechung mit der ermittelten Differenz erzeugt; und

eine Speichereinrichtung (16) für das demultiplexierte Signal, das die Ausgaben der Serien/Parallel-Umsetzungseinrichtung (11) auf der Basis des Zeitgabesignals der Zeitgabesteuereinrichtung (15) sperrt und Ausgaben entsprechend der Nummer der multiplexierten Kanalausgaben erzeugt.

2. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 1, bei dem die Serien/Parallel-Umsetzungseinrichtung (11) aus einem Schieberegister (21) besteht, das sequentiell das eingegebene multiplexierte Signal mit dem auf der Empfangsseite spezifizierten Takt hält und das Signal in der Phase schiebt.

3. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 2, bei dem die Steuerzwischenspeichereinrichtung (12) das Steuersignal mit einem vorbestimmten Zeitgabesignal sperrt, das auf der Empfangsseite durch einen spezifischen Taktgeber erzeugt wird.

4. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 1, bei dem die Zeitgabesteuereinrichtung (15) aus einem Dekodierer und einem Wähler (252) besteht, wobei der Wähler (252) eine Ausgabe des Dekodierers in Übereinstimmung mit der Multiplexkanalausgangsnummer wählt, die durch die Steuersignaldiskriminierungseinrichtung (14) diskriminiert wird, und Anlegen der Ausgabe an die Zwischenspeichereinrichtung der demultiplexierten Signale.

5. Demultiplexeinrichtung für ein synchrones Multiplexsystem, mit einem Steuersignal, das eine Multiplexkanalnummer in einem Basissignalrahmen aufweist und das synchronisierte Basissignal in die Signalrate entsprechend der ganzzahligen Zeitdauer der Rate des Basissignals multiplexiert, umfassend:

eine Zeitgabesignalerzeugungseinrichtung (112) mit sequentiell unterschiedlichen Zeitgaben, wobei die Anzahl der unterschiedlichen Zeitgaben der Anzahl der Multiplexkanäle entspricht, gekennzeichnet durch:

eine Steuersignaldiskriminierungseinrichtung (114), welche die Multiplexkanalnummer eines besonderen Kanals der Speichereinrichtung (113) für demultiplexierte Signale diskriminiert, und die Differenz zwischen der diskriminierten Multiplexkanalnummer und der dem besonderen Kanal entsprechenden Multiplexkanalnummer erfaßt;

wobei die Zeitgabesignalerzeugungseinrichtung ein Zeitgabesignal erzeugt, das sich mit der Periode des eingegebenen Multiplexsignals wiederholt; und

eine signaldemultiplexierende Zwischenspeichereinrichtung (113), die die Ausgabe der Serien/Parallel-Umsetzungseinrichtung (101) mit dem Zeitgabesignal der Zeitgabesignalerzeugungseinrichtung (112) sperrt und Ausgaben entsprechend der Nummer der Multiplexkanalausgänge erzeugt;

wodurch die Phase des Zeitgabesignals in Übereinstimmung mit der genannten Differenz ermittelt wird, so daß die dem besonderen Kanal entsprechende Multiplexkanalnummer und die diskriminierte Multiplexkanalnummer einander gleich werden.

6. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 5, bei dem die Serien/Parallel-Umsetzungseinrichtung (111) aus einem Schieberegister (121) besteht, das sequentiell das eingegebene multiplexierte Signal mit dem spezifischen Takt auf der Empfangsseite hält und schiebt.

7. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 6, bei dem die Steuersignaldiskriminierungseinrichtung (114) aus einem Rahmensynchronisationsteil (124) und einem Diskriminationsteil (125) für die Multiplexkanalnummer besteht und die Kanalnummer unter den Basissignalen nach Herbeiführung der Synchronisation des Basissignals des besonderen Kanals diskriminiert.

8. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 6, bei dem die Zeitgabesignalerzeugungseinrichtung (112) aus einer Zählerschaltungseinrichtung (122), die Taktimpulse unter Benutzung des spezifizierten Taktsignals zählt, das von der Serien/Parallel-Umsetzungseinrichtung (111) geliefert wird, sowie einen Sperrimpuls erzeugt, der an die Zwischenspeichereinrichtung (113) für demultiplexierte Signale mit einem vorgeschriebenen Intervall geliefert wird, und aus einer Schiebeimpulserzeugungseinrichtung (126) besteht, die den Zählwert der Zählerschaltung in Abhängigkeit von der von der Steuersignaldiskriminierungseinrichtung (114) durchgeführten Diskriminierung in der Phase schiebt.

9. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 8, bei dem ein von der Schiebeimpulserzeugungseinrichtung erzeugter Impuls einem Taktimpuls entspricht, der an das Schieberegister der Serien/Parallel-Umsetzungseinrichtung zu liefern ist.

10. Demultiplexeinrichtung für ein synchrones Multiplexsystem nach Anspruch 8, bei dem ein von der Schiebeimpulserzeugungseinrichtung erzeugter Impuls einer Anzahl von Impulsen entspricht, die der Differenz der vom Diskriminierungsteil der Multiplexkanalnummer diskriminierten Differenz der Kanalnummern entspricht.