JPH0642650B2 - 多重分離方式 - Google Patents
多重分離方式Info
- Publication number
- JPH0642650B2 JPH0642650B2 JP61204739A JP20473986A JPH0642650B2 JP H0642650 B2 JPH0642650 B2 JP H0642650B2 JP 61204739 A JP61204739 A JP 61204739A JP 20473986 A JP20473986 A JP 20473986A JP H0642650 B2 JPH0642650 B2 JP H0642650B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplexing
- demultiplexing
- channel
- channel number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔概 要〕 基本信号速度のフレーム構成上に多重化に必要な制御信
号を挿入して基本信号を作成し、この基本信号を多重化
して高次の多重化信号を形成する多重分離方式の受信部
において、多重分離された特定チヤネルの多重化チヤネ
ル番号を識別し、これがその特定チヤネルに対して定め
られている多重化チヤネル番号と一致するように、多重
分離用タイミング信号の位相をシフトすることによつ
て、送信側における多重化時の基本信号と、受信側にお
ける多重分離後の基本信号とのチヤネル同期をとるよう
にしたものである。
号を挿入して基本信号を作成し、この基本信号を多重化
して高次の多重化信号を形成する多重分離方式の受信部
において、多重分離された特定チヤネルの多重化チヤネ
ル番号を識別し、これがその特定チヤネルに対して定め
られている多重化チヤネル番号と一致するように、多重
分離用タイミング信号の位相をシフトすることによつ
て、送信側における多重化時の基本信号と、受信側にお
ける多重分離後の基本信号とのチヤネル同期をとるよう
にしたものである。
本発明はＰＣＭ信号の多重化方式に係り、特に基本信号
を整数倍の関係で多重化する多重分離方式に関するもの
である。
を整数倍の関係で多重化する多重分離方式に関するもの
である。
ビデオ信号等の広帯域信号を伝送・交換するためには、
従来のＰＣＭハイアラキに基づく多重化方式では、群信
号中の各信号のタイムスロツトが固定していないため、
群信号から希望信号を直接抽出して出力することは非常
に難しかった。またサービスの広帯域化に伴い、ジツタ
等の影響を低減するため高次群による同期網の構築が検
討されている。このような状況の中で、広帯域ＩＳＤＮ
の基本信号速度として数十Ｍｂｐｓを選び、多重化ＰＣ
Ｍハイアラキとしてその整数倍を許容する同期多重化方
式が検討されている。
従来のＰＣＭハイアラキに基づく多重化方式では、群信
号中の各信号のタイムスロツトが固定していないため、
群信号から希望信号を直接抽出して出力することは非常
に難しかった。またサービスの広帯域化に伴い、ジツタ
等の影響を低減するため高次群による同期網の構築が検
討されている。このような状況の中で、広帯域ＩＳＤＮ
の基本信号速度として数十Ｍｂｐｓを選び、多重化ＰＣ
Ｍハイアラキとしてその整数倍を許容する同期多重化方
式が検討されている。
この同期多重化方式では、多重化ハイアラキを基本信号
速度の整数倍としているため、多重化単位での補助信号
（フレーム同期信号，制御信号等）の挿入は行わず、多
重化時に必要な制御信号等は予め基本信号フレーム上に
用意しておいて、この制御信号領域を利用して多重化を
行うようにしている。これによって、高速性が必要とさ
れる多重化部の構成が非常に簡単化され（単なるＰ／Ｓ
変換，Ｓ／Ｐ変換のみで構成できる）、かつフレーム同
期処理および多重化チヤネル対応をとるチヤネル切替部
の制御処理等は、基本信号速度で行えばよいため、高速
化に適した構成をとることが可能である。なおここでチ
ヤネル切替は、高速多重部の機能が単なるＰ／Ｓ変換，
Ｓ／Ｐ変換のみであるため、多重化時のチヤネル番号と
多重分離後のチヤネル番号とが必ずしも一致しないの
で、チヤネル切替によってチヤネル対応をとることが必
要になるため設けられるものである。
速度の整数倍としているため、多重化単位での補助信号
（フレーム同期信号，制御信号等）の挿入は行わず、多
重化時に必要な制御信号等は予め基本信号フレーム上に
用意しておいて、この制御信号領域を利用して多重化を
行うようにしている。これによって、高速性が必要とさ
れる多重化部の構成が非常に簡単化され（単なるＰ／Ｓ
変換，Ｓ／Ｐ変換のみで構成できる）、かつフレーム同
期処理および多重化チヤネル対応をとるチヤネル切替部
の制御処理等は、基本信号速度で行えばよいため、高速
化に適した構成をとることが可能である。なおここでチ
ヤネル切替は、高速多重部の機能が単なるＰ／Ｓ変換，
Ｓ／Ｐ変換のみであるため、多重化時のチヤネル番号と
多重分離後のチヤネル番号とが必ずしも一致しないの
で、チヤネル切替によってチヤネル対応をとることが必
要になるため設けられるものである。
しかしながらこのような構成は、サービスが基本信号速
度以下で提供されている場合、すなわちパイプとして使
用されている状況では問題とならないが、複数の基本信
号フレームを結合して使用する必要がある広帯域サービ
スでは、多重分離後の基本信号フレーム上で位相差を生
じる可能性があり、このような位相差を生じない同期多
重化方式が要望される。
度以下で提供されている場合、すなわちパイプとして使
用されている状況では問題とならないが、複数の基本信
号フレームを結合して使用する必要がある広帯域サービ
スでは、多重分離後の基本信号フレーム上で位相差を生
じる可能性があり、このような位相差を生じない同期多
重化方式が要望される。
従来の同期多重化方式においては、多重分離後の基本信
号フレーム上に書き込まれている多重化制御信号を識別
し、この識別結果により多重分離用ラツチ回路の直後に
置かれているチヤネル切替部を制御して、チヤネルの対
応をとるようにしていた。
号フレーム上に書き込まれている多重化制御信号を識別
し、この識別結果により多重分離用ラツチ回路の直後に
置かれているチヤネル切替部を制御して、チヤネルの対
応をとるようにしていた。
第４図は基本信号のフレーム構成を示したものである。
同図に示されるようにフレーム構成は制御信号および情
報信号（Ｄ）からなり、制御信号はフレーム同期信号
（Ｆ）、多重化制御信号（ＩＤ）および保守監視信号等
から構成されている。
同図に示されるようにフレーム構成は制御信号および情
報信号（Ｄ）からなり、制御信号はフレーム同期信号
（Ｆ）、多重化制御信号（ＩＤ）および保守監視信号等
から構成されている。
第５図は従来の同期多重化装置の構成例を示したもので
ある。送信側において、多重化部では各チヤネルの識別
信号書き込み部１１，１２，…，１ｎにおいて、それぞ
れのチヤネルＣＨ１，ＣＨ２，…，ＣＨｎの基本信号Ｆ
Ｂに対して、それぞれ特定の多重化チヤネル番号を多重
化制御信号ＩＤに書き込む。Ｐ／Ｓ変換部２において
は、多重化チヤネル番号を書き込まれた各チヤネルの基
本信号を並直列変換して多重化信号ｎＦＢを作成する。
制御部（ＣＯＮＴ）３は、この際における各部の動作タ
イミングを制御する。Ｐ／Ｓ交換部２の出力における多
重化信号ｎＦＢは、伝送路４を経て受信側に送られる。
ある。送信側において、多重化部では各チヤネルの識別
信号書き込み部１１，１２，…，１ｎにおいて、それぞ
れのチヤネルＣＨ１，ＣＨ２，…，ＣＨｎの基本信号Ｆ
Ｂに対して、それぞれ特定の多重化チヤネル番号を多重
化制御信号ＩＤに書き込む。Ｐ／Ｓ変換部２において
は、多重化チヤネル番号を書き込まれた各チヤネルの基
本信号を並直列変換して多重化信号ｎＦＢを作成する。
制御部（ＣＯＮＴ）３は、この際における各部の動作タ
イミングを制御する。Ｐ／Ｓ交換部２の出力における多
重化信号ｎＦＢは、伝送路４を経て受信側に送られる。
受信側において、多重化分離部では入力多重化信号をＳ
／Ｐ変換部５において直並列変換して、順次異なるタイ
ミングを有する信号ＳＲ１，ＳＲ２，…，ＳＲｎに分離
し、ラツチ部６においてカウンタ７のタイミング信号に
応じてラツチして速度変換して、基本信号ＣＨ１′，Ｃ
Ｈ２′，…，ＣＨｎ′を生じる。この時点では各チヤネ
ルの基本信号の多重化チヤネル番号は、送信側のそれと
必ずしも対応がとれていない。
／Ｐ変換部５において直並列変換して、順次異なるタイ
ミングを有する信号ＳＲ１，ＳＲ２，…，ＳＲｎに分離
し、ラツチ部６においてカウンタ７のタイミング信号に
応じてラツチして速度変換して、基本信号ＣＨ１′，Ｃ
Ｈ２′，…，ＣＨｎ′を生じる。この時点では各チヤネ
ルの基本信号の多重化チヤネル番号は、送信側のそれと
必ずしも対応がとれていない。
フレーム同期，多重化チヤネル番号識別部（ＦＳＹＮ
Ｃ，ＩＤ，ＤＥＴ）８では特定チヤネルの基本信号例え
ばＣＨｎ′についてフレーム同期をとるとともに、その
多重化チヤネル番号を識別する。そして識別された多重
化チヤネル番号が、そのチヤネルの本来の多重化チヤネ
ル番号と一致するように、スイツチ部９を制御して各チ
ヤネルの基本信号の順序を順次入れ替える。これによっ
て送信側における多重化時のチヤネル番号と対応のとれ
たチヤネル番号ＣＨ１，ＣＨ２，…，ＣＨｎを有する出
力信号が得られる。
Ｃ，ＩＤ，ＤＥＴ）８では特定チヤネルの基本信号例え
ばＣＨｎ′についてフレーム同期をとるとともに、その
多重化チヤネル番号を識別する。そして識別された多重
化チヤネル番号が、そのチヤネルの本来の多重化チヤネ
ル番号と一致するように、スイツチ部９を制御して各チ
ヤネルの基本信号の順序を順次入れ替える。これによっ
て送信側における多重化時のチヤネル番号と対応のとれ
たチヤネル番号ＣＨ１，ＣＨ２，…，ＣＨｎを有する出
力信号が得られる。
第６図に示された同期多重化装置の構成は、基本信号を
パイプしとて使用することを目的としているため、複数
の基本信号フレームを結合して使用する場合には、各チ
ヤネルの位相関係が多重化前の位相関係と必ずしも一致
しないため、複数チヤネル間の位相調整を行う必要があ
る。
パイプしとて使用することを目的としているため、複数
の基本信号フレームを結合して使用する場合には、各チ
ヤネルの位相関係が多重化前の位相関係と必ずしも一致
しないため、複数チヤネル間の位相調整を行う必要があ
る。
すなわち例えば５０Ｍｂｐｓを基本信号速度とする基本
信号３本を結合して使用して、１５０Ｍｂｐｓの信号を
伝送する場合、ネツトワークの構成によっては次のよう
な場合が生じる。
信号３本を結合して使用して、１５０Ｍｂｐｓの信号を
伝送する場合、ネツトワークの構成によっては次のよう
な場合が生じる。
1. ３本の結合された基本信号が各々別ルートで伝送さ
れ、パス遅延時間差により３本の基本信号間でフレーム
位相差を生じる。
れ、パス遅延時間差により３本の基本信号間でフレーム
位相差を生じる。
2. ３本の基本信号が同一の多重化伝送路で送られたと
しても、多重分離の方法によっては結合された基本信号
間にフレーム位相差を生じる。
しても、多重分離の方法によっては結合された基本信号
間にフレーム位相差を生じる。
上記１の問題については、同一伝送路を通るようにネツ
トワークを制御することによって解決可能である。しか
しながら２の問題については、従来の多重分離方法では
問題が生じる。
トワークを制御することによって解決可能である。しか
しながら２の問題については、従来の多重分離方法では
問題が生じる。
第６図は従来の同期多重化装置における多重分離のタイ
ムチヤートを示したものである。第６図において多重化
された入力データは、Ｓ／Ｐ変換部５の出力ＳＲ１，Ｓ
Ｒ２，…，ＳＲｎにおいて、順次１ビツトずつ遅れた出
力を生じる。ラツチ部６においてはカウンタ７の固定タ
イミング信号ＰＨ１に応じてラツチして速度変換して、
基本信号ＣＨ１′，ＣＨ２′，…，ＣＨｎ′に分離す
る。この基本信号出力はチヤネル番号の配列が送信側と
対応していないので、多重化チヤネル番号を識別してス
イツチ部９においてチヤネル入れ替えを行って、チヤネ
ル番号の対応を取り直すが、この際第６図に示すように
各チヤネル出力において１ビツトの位相差が生じる可能
性がある。
ムチヤートを示したものである。第６図において多重化
された入力データは、Ｓ／Ｐ変換部５の出力ＳＲ１，Ｓ
Ｒ２，…，ＳＲｎにおいて、順次１ビツトずつ遅れた出
力を生じる。ラツチ部６においてはカウンタ７の固定タ
イミング信号ＰＨ１に応じてラツチして速度変換して、
基本信号ＣＨ１′，ＣＨ２′，…，ＣＨｎ′に分離す
る。この基本信号出力はチヤネル番号の配列が送信側と
対応していないので、多重化チヤネル番号を識別してス
イツチ部９においてチヤネル入れ替えを行って、チヤネ
ル番号の対応を取り直すが、この際第６図に示すように
各チヤネル出力において１ビツトの位相差が生じる可能
性がある。
そのためスイツチ部出力に１ビツトの遅延を挿脱できる
機能を挿入して、結合された各チヤネル間で位相制御を
行う必要がある。さもないと例えば伝送信号が画像信号
の場合、１ビツトの違いによって出力信号１バイト中の
ＭＳＢとＬＳＢが入れ替る可能性があるが、このような
場合再生される画像は全く無意味なものとなってしまう
という問題があった。
機能を挿入して、結合された各チヤネル間で位相制御を
行う必要がある。さもないと例えば伝送信号が画像信号
の場合、１ビツトの違いによって出力信号１バイト中の
ＭＳＢとＬＳＢが入れ替る可能性があるが、このような
場合再生される画像は全く無意味なものとなってしまう
という問題があった。
本発明の目的は、上記従来技術において、チヤネル入れ
替えを行った後の複数チヤネル間のデータに１ビツトの
位相差を生じる問題点を解決する多重分離方式を提供す
ることにある。
替えを行った後の複数チヤネル間のデータに１ビツトの
位相差を生じる問題点を解決する多重分離方式を提供す
ることにある。
本発明では、第６図の固定タイミング（ＰＨ１）でＳＲ
１〜ＳＲｎの出力をラツチすることによって生じるＣＨ
１′〜ＣＨｎ′出力に生じる複数チヤネル間のデータに
１ビツトの位相差を生じる問題を根本的に除去するため
に、固定タイミングでラツチした信号のチヤネル番号を
識別し、このチヤネル番号をもとに、ＳＲ１〜ＳＲｎに
同一時刻のデータが出力されるタイミング（第６図中の
最適多重化分離タイミング）を発生させ、このタイミン
グ信号により、ＳＲ１〜ＳＲｎの信号をラツチすること
により、ラツチ後の複数チヤネル間のビツト位相差を除
去する。
１〜ＳＲｎの出力をラツチすることによって生じるＣＨ
１′〜ＣＨｎ′出力に生じる複数チヤネル間のデータに
１ビツトの位相差を生じる問題を根本的に除去するため
に、固定タイミングでラツチした信号のチヤネル番号を
識別し、このチヤネル番号をもとに、ＳＲ１〜ＳＲｎに
同一時刻のデータが出力されるタイミング（第６図中の
最適多重化分離タイミング）を発生させ、このタイミン
グ信号により、ＳＲ１〜ＳＲｎの信号をラツチすること
により、ラツチ後の複数チヤネル間のビツト位相差を除
去する。
第１図に本発明の原理図を示す。基本信号フレーム上に
多重化チヤネル番号を含む制御信号有し、同期化された
基本信号をその速度の整数倍の信号速度に多重化する多
重分離方式において、直並列変換手段１１と、タイミン
グ信号発生手段１２と、多重分離ラツチ手段１３と、制
御信号識別手段１４とを具えたものである。
多重化チヤネル番号を含む制御信号有し、同期化された
基本信号をその速度の整数倍の信号速度に多重化する多
重分離方式において、直並列変換手段１１と、タイミン
グ信号発生手段１２と、多重分離ラツチ手段１３と、制
御信号識別手段１４とを具えたものである。
直並列変換手段１１は、入力多重化信号を直並列変換し
て、順次異なるタイミングを有する多重化チヤネル数の
並列信号出力を発生する。
て、順次異なるタイミングを有する多重化チヤネル数の
並列信号出力を発生する。
タイミング信号発生手段１２は、多重化チヤネル数の順
次異なるタイミングのいずれかの位相を有し、入力多重
化信号の周期で繰り返すタイミング信号を発生する。
次異なるタイミングのいずれかの位相を有し、入力多重
化信号の周期で繰り返すタイミング信号を発生する。
多重分離ラツチ手段１３は、タイミング信号発生手段１
２のタイミング信号によって直並列変換手段１１の出力
をラツチすることによって、多重化チヤネル数の基本信
号出力を発生する。
２のタイミング信号によって直並列変換手段１１の出力
をラツチすることによって、多重化チヤネル数の基本信
号出力を発生する。
制御信号識別手段１４は、多重分離ラツチ手段１３の特
定チヤネルの基本信号出力の多重化チヤネル番号を識別
して識別された多重化チヤネル番号と、この特定チヤネ
ルに対応する多重化チヤネルの番号との差を検出する。
定チヤネルの基本信号出力の多重化チヤネル番号を識別
して識別された多重化チヤネル番号と、この特定チヤネ
ルに対応する多重化チヤネルの番号との差を検出する。
この検出された多重化チヤネル番号の差に応じてタイミ
ング信号発生手段１２におけるタイミング信号の位相を
制御することによって、多重化時のチヤネル番号と多重
分離後のチヤネル番号との対応をとる。
ング信号発生手段１２におけるタイミング信号の位相を
制御することによって、多重化時のチヤネル番号と多重
分離後のチヤネル番号との対応をとる。
従って、本発明の構成は以下に示す通りである。即ち、
本発明は、基本信号フレーム上に多重化チヤネル番号を
含む制御信号を有し、同期化された該基本信号をその速
度の整数倍の信号速度に多重化する多重分離方式におい
て、 入力多重化信号を順次異なるタイミングを有する多重化
チヤネル数の並列信号出力に変換する直並列変換手段
（１１）と、 多重化チヤネル数の順次異なるタイミングのいずれかの
位相を有し、入力多重化信号の周期で繰り返すタイミン
グ信号を発生するタイミング信号発生手段（１２）と、 該タイミング信号発生手段（１２）のタイミング信号に
よつて前記直並列変換手段（１１）の出力をラツチして
多重化チヤネル数の基本信号出力を発生する多重分離ラ
ツチ手段（１３）と、 該多重分離ラツチ手段（１３）の特定チヤネルの基本信
号出力の多重化チヤネル番号を識別して該識別された多
重化チヤネルの番号と、該特定チヤネルに対応する多重
化チヤネル番号との差を検出する制御信号識別手段（１
４）とを具え、 該検出された多重化チヤネル番号の差に応じて前記タイ
ミング信号発生手段（１２）におけるタイミング信号の
位相を制御することを特徴とする多重分離方式としての
構成を有するものである。
本発明は、基本信号フレーム上に多重化チヤネル番号を
含む制御信号を有し、同期化された該基本信号をその速
度の整数倍の信号速度に多重化する多重分離方式におい
て、 入力多重化信号を順次異なるタイミングを有する多重化
チヤネル数の並列信号出力に変換する直並列変換手段
（１１）と、 多重化チヤネル数の順次異なるタイミングのいずれかの
位相を有し、入力多重化信号の周期で繰り返すタイミン
グ信号を発生するタイミング信号発生手段（１２）と、 該タイミング信号発生手段（１２）のタイミング信号に
よつて前記直並列変換手段（１１）の出力をラツチして
多重化チヤネル数の基本信号出力を発生する多重分離ラ
ツチ手段（１３）と、 該多重分離ラツチ手段（１３）の特定チヤネルの基本信
号出力の多重化チヤネル番号を識別して該識別された多
重化チヤネルの番号と、該特定チヤネルに対応する多重
化チヤネル番号との差を検出する制御信号識別手段（１
４）とを具え、 該検出された多重化チヤネル番号の差に応じて前記タイ
ミング信号発生手段（１２）におけるタイミング信号の
位相を制御することを特徴とする多重分離方式としての
構成を有するものである。
本発明の多重分離方式では、多重分離後の特定チヤネル
の基本信号を監視し、その基本信号のフレーム同期確立
後、その特定チヤネルの多重化チヤネル番号を識別し、
その番号と、この特定チヤネルに対応して定められてい
る多重化チヤネルの番号とを比較して、一致するように
多重分離用タイミング信号発生手段におけるタイミング
信号の位相をシフトすることによって、送信側における
多重時の多重化チヤネル番号と、受信側における多重分
離後の多重化チヤネル番号との対応がとれるように制御
する。
の基本信号を監視し、その基本信号のフレーム同期確立
後、その特定チヤネルの多重化チヤネル番号を識別し、
その番号と、この特定チヤネルに対応して定められてい
る多重化チヤネルの番号とを比較して、一致するように
多重分離用タイミング信号発生手段におけるタイミング
信号の位相をシフトすることによって、送信側における
多重時の多重化チヤネル番号と、受信側における多重分
離後の多重化チヤネル番号との対応がとれるように制御
する。
第２図は本発明の一実施例を示し、多重分離部の構成を
例示している。同図において２１はシフトレジスタ、２
２は多重分離用カウンタ回路、２３は多重分離用ラツチ
部、２４はフレーム同期部、２５は多重化チヤネル番号
識別部、２６はシフトパルス発生部である。
例示している。同図において２１はシフトレジスタ、２
２は多重分離用カウンタ回路、２３は多重分離用ラツチ
部、２４はフレーム同期部、２５は多重化チヤネル番号
識別部、２６はシフトパルス発生部である。
また第３図は第２図の実施例における多重分離の動作フ
ローチヤートを示したものである。
ローチヤートを示したものである。
多重化された入力データは、クロツクに応じてシフトレ
ジスタ２１に読み込まれて、１ビツトずつ順次ずれた出
力ＳＲ１，ＳＲ２，…，ＳＲｎを並列に生じる。多重分
離用カウンタ回路２２はクロツクを計数して、多重化チ
ヤネル数に等しい順次異なるタイミングのうちの、いず
れかの位相を有していて、入力多重化信号の周期で繰り
返すタイミング信号を発生する。
ジスタ２１に読み込まれて、１ビツトずつ順次ずれた出
力ＳＲ１，ＳＲ２，…，ＳＲｎを並列に生じる。多重分
離用カウンタ回路２２はクロツクを計数して、多重化チ
ヤネル数に等しい順次異なるタイミングのうちの、いず
れかの位相を有していて、入力多重化信号の周期で繰り
返すタイミング信号を発生する。
多重分離ラツチ部２３は、多重分離用カウンタ回路２２
のタイミング信号によってシフトレジスタ２１の出力を
ラツチして速度変換することによって、多重化チヤネル
数の基本信号出力ＣＨ１，ＣＨ２，…，ＣＨｎを発生す
る。
のタイミング信号によってシフトレジスタ２１の出力を
ラツチして速度変換することによって、多重化チヤネル
数の基本信号出力ＣＨ１，ＣＨ２，…，ＣＨｎを発生す
る。
フレーム同期部２４は多重分離ラツチ部２３の出力にお
ける特定チヤネル、例えばチヤネルＣＨｎの基本信号出
力を監視して、第４図に示されたフレーム同期信号Ｆを
用いてフレーム同期をとるフレーム同期処理を行い（第
３図ステツプＳ２）、フレーム同期がとれたか否かをみ
て（第３図ステツプＳ３）、フレーム同期がとれるまで
処理を繰り返す。
ける特定チヤネル、例えばチヤネルＣＨｎの基本信号出
力を監視して、第４図に示されたフレーム同期信号Ｆを
用いてフレーム同期をとるフレーム同期処理を行い（第
３図ステツプＳ２）、フレーム同期がとれたか否かをみ
て（第３図ステツプＳ３）、フレーム同期がとれるまで
処理を繰り返す。
フレーム同期がとれたとき、多重化チヤネル番号識別部
２５は特定チヤネルＣＨｎの多重化チヤネル番号を識別
して（第３図ステツプＳ４）、識別された多重化チヤネ
ル番号がｎであるか否かをみる（第３図ステツプＳ
５）。識別された多重化チヤネル番号がｎであったとき
は、チヤネル同期が確立された（第３図ステツプＳ６）
ので、第２図の回路における処理を終了する。
２５は特定チヤネルＣＨｎの多重化チヤネル番号を識別
して（第３図ステツプＳ４）、識別された多重化チヤネ
ル番号がｎであるか否かをみる（第３図ステツプＳ
５）。識別された多重化チヤネル番号がｎであったとき
は、チヤネル同期が確立された（第３図ステツプＳ６）
ので、第２図の回路における処理を終了する。
一方、識別された多重化チヤネル番号がｎでなかったと
きは、シフトパネル発生部２６はシフトパルスを発生し
て、多重分離用カウンタ回路２２におけるカイミング信
号の位相を１ビツトシフトする（第３図ステツプＳ
７）。次にフレーム同期部２４，多重化チヤネル識別部
２５等の各部を初期化して、フレーム同期処理および多
重化チヤネル番号識別の処理を繰り返して、再び識別さ
れた多重化チヤネル番号がｎであるか否かをみて（第３
図ステツプＳ５）、ｎでなかったときはタイミング信号
の位相をさらに１ビツトシフトし（第３図ステツプＳ
７）、識別された多重化チヤネル番号がｎになるまで同
じ処理を繰り返して、チヤネル同期を確立する。
きは、シフトパネル発生部２６はシフトパルスを発生し
て、多重分離用カウンタ回路２２におけるカイミング信
号の位相を１ビツトシフトする（第３図ステツプＳ
７）。次にフレーム同期部２４，多重化チヤネル識別部
２５等の各部を初期化して、フレーム同期処理および多
重化チヤネル番号識別の処理を繰り返して、再び識別さ
れた多重化チヤネル番号がｎであるか否かをみて（第３
図ステツプＳ５）、ｎでなかったときはタイミング信号
の位相をさらに１ビツトシフトし（第３図ステツプＳ
７）、識別された多重化チヤネル番号がｎになるまで同
じ処理を繰り返して、チヤネル同期を確立する。
または、多重化チヤネル識別部２５において識別された
多重化チヤネル番号がｎでなかったときは、シフトパル
ス発生部２６において、識別された多重化チヤネル番号
とｎとの差分をとって、差分に等しいビツト数だけ多重
分離用カウンタ回路２２におけるタイミング信号の位相
をシフトすることによって（第３図ステツプＳ７′）、
チヤネル同期を確立するようにしてもよい。
多重化チヤネル番号がｎでなかったときは、シフトパル
ス発生部２６において、識別された多重化チヤネル番号
とｎとの差分をとって、差分に等しいビツト数だけ多重
分離用カウンタ回路２２におけるタイミング信号の位相
をシフトすることによって（第３図ステツプＳ７′）、
チヤネル同期を確立するようにしてもよい。
以上説明したように本発明によれば、常に正しく送信側
において多重化された各チヤネルの基本信号との間で位
相ずれのない出力基本信号を多重分離することができる
ので、複数の基本信号を結合して使用する広帯域サービ
スに対しても、安定に多重分離を行うことができるとと
もに、その場合の装置構成も簡易であって小型化が可能
である。
において多重化された各チヤネルの基本信号との間で位
相ずれのない出力基本信号を多重分離することができる
ので、複数の基本信号を結合して使用する広帯域サービ
スに対しても、安定に多重分離を行うことができるとと
もに、その場合の装置構成も簡易であって小型化が可能
である。
第１図は本発明の原理的構成を示す図、 第２図は本発明の一実施例の同期分離部の構成を示す
図、 第３図は第２図の実施例における多重分離の動作フロー
チヤートを示す図、 第４図は基本信号のフレーム構成を示す図、 第５図は従来の同期多重化装置の構成例を示す図、 第６図は従来の同期多重化装置における同期分離のタイ
ムチヤートを示す図である。 １１〜１ｎ……識別信号書き込み部 ２……Ｐ／Ｓ変換部 ３……制御部 ４……伝送路 ５……Ｓ／Ｐ変換部 ６……ラツチ部 ７……カウンタ ８……フレーム同期，多重化チヤネル番号識別部 ９……スイツチ部 １１……直並列変換手段 １２……タイミング信号発生手段 １３……多重分離ラツチ手段 １４……制御信号識別手段 ２１……シフトレジスタ ２２……多重分離用カウンタ回路 ２３……多重分離用ラツチ部 ２４……フレーム同期部 ２５……多重化チヤネル番号識別部 ２６……シフトパルス発生部
図、 第３図は第２図の実施例における多重分離の動作フロー
チヤートを示す図、 第４図は基本信号のフレーム構成を示す図、 第５図は従来の同期多重化装置の構成例を示す図、 第６図は従来の同期多重化装置における同期分離のタイ
ムチヤートを示す図である。 １１〜１ｎ……識別信号書き込み部 ２……Ｐ／Ｓ変換部 ３……制御部 ４……伝送路 ５……Ｓ／Ｐ変換部 ６……ラツチ部 ７……カウンタ ８……フレーム同期，多重化チヤネル番号識別部 ９……スイツチ部 １１……直並列変換手段 １２……タイミング信号発生手段 １３……多重分離ラツチ手段 １４……制御信号識別手段 ２１……シフトレジスタ ２２……多重分離用カウンタ回路 ２３……多重分離用ラツチ部 ２４……フレーム同期部 ２５……多重化チヤネル番号識別部 ２６……シフトパルス発生部
フロントページの続き (72)発明者 雨宮 成雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特公 平１−13663（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】基本信号フレーム上に多重化チヤネル番号
を含む制御信号を有し、同期化された該基本信号をその
速度の整数倍の信号速度に多重化する多重分離方式にお
いて、 入力多重化信号を順次異なるタイミングを有する多重化
チヤネル数の並列信号出力に変換する直並列変換手段
と、 多重化チヤネル数の順次異なるタイミングのいずれかの
位相を有し、入力多重化信号の周期で繰り返すタイミン
グ信号を発生するタイミング信号発生手段と、 該タイミング信号発生手段のタイミング信号によつて前
記直並列変換手段の出力をラツチして多重化チヤネル数
の基本信号出力を発生する多重分離ラツチ手段と、 該多重分離ラツチ手段の特定チヤネルの基本信号出力の
多重化チヤネル番号を識別して該識別された多重化チヤ
ネルの番号と、該特定チヤネルに対応する多重化チヤネ
ル番号との差を検出する制御信号識別手段とを具え、 該検出された多重化チヤネル番号の差に応じて前記タイ
ミング信号発生手段におけるタイミング信号の位相を制
御することを特徴とする多重分離方式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204739A JPH0642650B2 (ja) | 1986-08-30 | 1986-08-30 | 多重分離方式 |
| EP87905649A EP0302112B1 (en) | 1986-08-30 | 1987-08-27 | Multiplex dividing apparatus in a synchronous multiplexing system |
| PCT/JP1987/000634 WO1988001815A1 (en) | 1986-08-30 | 1987-08-27 | Multiplex dividing apparatus in a synchronous multiplexing system |
| DE8787905649T DE3782496T2 (de) | 1986-08-30 | 1987-08-27 | Multiplexverteilanordnung in einem synchronen multiplexiersystem. |
| US07/485,833 US4977558A (en) | 1986-08-30 | 1990-02-28 | Demultiplexing device of synchronous multiplexing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61204739A JPH0642650B2 (ja) | 1986-08-30 | 1986-08-30 | 多重分離方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6360636A JPS6360636A (ja) | 1988-03-16 |
| JPH0642650B2 true JPH0642650B2 (ja) | 1994-06-01 |
Family
ID=16495515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61204739A Expired - Fee Related JPH0642650B2 (ja) | 1986-08-30 | 1986-08-30 | 多重分離方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642650B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531272B2 (ja) * | 1988-08-11 | 1996-09-04 | 日本電気株式会社 | フレ―ム同期制御方式 |
| JPH05167551A (ja) * | 1991-12-18 | 1993-07-02 | Fujitsu Ltd | 同期通信システムにおけるポインターの付け替え方式 |
| JPH10233745A (ja) | 1997-02-18 | 1998-09-02 | Nec Corp | 多重伝送方法およびシステム |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758429A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Multiplex conversion circuit |
| JPS59135946A (ja) * | 1983-01-25 | 1984-08-04 | Nec Corp | デイジタル同期多重変換方式 |
| JPS60160236A (ja) * | 1984-01-31 | 1985-08-21 | Fujitsu Ltd | Ｐｃｍ多重変換装置の同期方式 |
-
1986
- 1986-08-30 JP JP61204739A patent/JPH0642650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6360636A (ja) | 1988-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04211534A (ja) | データ伝送方法 | |
| JPS61135243A (ja) | 多重伝送方法 | |
| JPH03179830A (ja) | フレーム位相同期方式 | |
| CA2118548A1 (en) | Circuit and method for alignment of digital information packets | |
| US4977558A (en) | Demultiplexing device of synchronous multiplexing system | |
| JPS6143895A (ja) | 電話交換装置用の同期方法および装置 | |
| US5892770A (en) | Process for converting digital data streams having an ATM cell structure | |
| JPH0642650B2 (ja) | 多重分離方式 | |
| JP2006270888A (ja) | 伝送装置 | |
| JPH0642651B2 (ja) | 多重分離方式 | |
| JP2693466B2 (ja) | 多重化符号変換方法 | |
| WO2001019004A1 (fr) | Procede de multiplexage par repartition dans le temps | |
| JP2978614B2 (ja) | 同期多重交換回路 | |
| JP2967705B2 (ja) | フレーム同期方式 | |
| JPH06252870A (ja) | データ多重化伝送方式 | |
| JP2730519B2 (ja) | スタッフ同期回路 | |
| JP2988120B2 (ja) | ディジタル送信装置，ディジタル受信装置およびスタッフ同期多重伝送装置 | |
| JP3119956B2 (ja) | 多重クロック伝送方法および装置 | |
| JPH10108217A (ja) | 映像信号時分割回路 | |
| JP2000333168A (ja) | データ伝送方法及びデータ伝送装置 | |
| JP3384370B2 (ja) | デジタル信号の多重化・逆多重化方法 | |
| JP2671778B2 (ja) | 同期多重化装置 | |
| JPH04127734A (ja) | ビット多重化システム | |
| JP2626487B2 (ja) | 伝送装置 | |
| JPH05218996A (ja) | 多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |