DE68926630T2 - Verfahren und Vorrichtung zur Rahmensynchronisierung - Google Patents
Verfahren und Vorrichtung zur RahmensynchronisierungInfo
- Publication number
- DE68926630T2 DE68926630T2 DE68926630T DE68926630T DE68926630T2 DE 68926630 T2 DE68926630 T2 DE 68926630T2 DE 68926630 T DE68926630 T DE 68926630T DE 68926630 T DE68926630 T DE 68926630T DE 68926630 T2 DE68926630 T2 DE 68926630T2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- section
- frame
- frame synchronization
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000001514 detection method Methods 0.000 claims description 35
- 238000012544 monitoring process Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000012790 confirmation Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000009432 framing Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Rahmensynchronisation bei Datenübertragung. Das Verfahren und die Vorrichtung gemäß der vorliegenden Erfindung werden für Hochgeschwindigkeitsübertragung von PCM-signalen in einem Datenkommunikationsnetzwerk verwendet.
- In einem Rahmensynchronisationsverfahren wird die Erfassung der Rahmensynchronisation durch sukzessives Verschieben des Rahmensynchronisationsmusters um einen Taktzyklus durchgeführt. Demgemäß sollte beispielsweise die Erfassung und die Identifikation des Rahmensynchronisationsmusters im Fall, daß drei Datengruppen von 50 Mbps dreifach gemultiplext sind, um Daten mit 150 Mbps zu bilden, innerhalb einer Taktperiode von 150 Mbps durchgeführt werden. In solch einer kurzen Dauer, d.h. bei so einer hohen Geschwindigkeit, ist es schwierig, Rahmensynchronisationsmustererfassung zuverlässig durchzuführen.
- Um die Geschwindigkeitsanforderung des Vorgangs zu reduzieren, kann ein anderes Verfahren in Betracht gezogen werden, in welchem ein Verriegelungsabschnitt, ein paralleler Synchronisationserfassungsabschnitt und ein Datenseparierungsabschnitt vorgesehen sind. Weil bei diesem Verfahren die Daten in acht Gruppen paralleler Daten umgewandelt werden, die alle 8 Bit verriegelt werden, und die Erfassung eines Rahmensynchronisationsmusters pro Verriegelungsperiode durchgeführt wird, ist die Geschwindigkeitsanforderung des Vorgangs im Vergleich mit dem zuerst erwähnten Verfahren auf ein Achtel reduziert.
- Weil jedoch die Anzahl von Rahmensynchronisationsmuster- Erfassungsabschnitten der Anzahl von Rahmensynchronisationsmustern für das Multiplexen entsprechen muß, werden die Schaltkreise der Vorrichtung groß und kompliziert. Solch ein Anwachsen des Umfangs und der Komplexität der Schaltkreise der Vorrichtung ist nachteilig.
- Aus US-A-3 909 541 ist eine Niedergeschwindigkeits- Rahmenanordnung für einen digitalen Hochgeschwindigkeitsbitstrom bekannt. Der digitale Hochgeschwindigkeitsbitstrom umfaßt Information von einer Vielzahl von gemultiplexten Kanälen und Rahmenbits. Der Bitstrom wird bedingungslos in eine Anzahl von Bitströmen niedriger Geschwindigkeit unterteilt. Die Bitströme niedriger Geschwindigkeit werden konditional geteilt, eine neue Gruppe von Bitströmen zu bilden, und die neuen Bitsträme werden von einem Rahmendetektor untersucht. Der Rahmendetektor verschiebt die Zeitvorgabe der konditionalen Unterteilung in bezug auf die niedrigeren Bitsträme, bis ein vorbestimmtes Rahmenmuster in den neuen Bitströmen auftritt.
- Aus JP-A-61-49533 ist ein Zeitteilungsmultiplex- Kommunikationssystem bekannt, in welchem ein gemeinsames Synchronisationssignal und ein Adreßsignal eines jeden Kanals den vielen Kanälen hinzugefügt sind, und demgemäß Zeitteilungsmultiplexen der digitalen Signale durchgeführt wird.
- Aus US-A-4 602 367 ist ein Verfahren zum Rahmen und Demultiplexen von gemultiplixten, digitalen Daten bekannt, einschließlich der Schritte des Aufsplittens von gemultiplexten Daten in n separate Datenkanäle, welche eine vorbestimmte zirkulare Permutationsbeziehung aufweisen; Erfassen der Kanalidentität eines der n Datenkanäle; zeitliches Verzögern von Datenbits von einigen n-1 der Datenkanäle gemäß einem vorbestimmten Algorithmus, wenn die Identität des Erfassenkanals eine andere als ein gegebener Kanal ist; und Umleiten der Kanäle als Ausgabe, um einen Satz von zeitsynchronisierten, parallelen Ausgangsbits bereitzustellen, während die vorbestimmte, zirkulare Permutationsbeziehung beibehalten wird.
- Aus US-A-4 802 192 (entsprechend JP-A-62 188 446, veröffentlicht am 18.08.1987) ist ein Schaltkreis zum Erfassen eines Synchronisationsmusters von einer Codereihe bekannt, welche einen Synchronisationscode enthält, in welchem der Synchronisationscode-Erfassungsschaltkreis Unterteilungseinrichtungen einschließt, um eine ursprüngliche Codereihe, welche einen Synchronisationscode enthält, in eine Codereihe zu unterteilen, mit der Anzahl n, mit einer Bitrate von l/n derjenigen der ursprünglichen Codereihe, wobei n positiv ganzzahlig ist; Verzögerungseinrichtungen zum Verzögern einer Codereihe mit der Anzahl (n-m), wobei m positiv ganzzahlig im Bereich von 1 bis m ist, aus den
- Codereihen der Anzahl m, die von den Teilungseinrichtungen geliefert werden, jeweils für eine Zeit äquivalent einem Zeitschlitz der Bitrate 1/n; und Synchronisationsmuster- Erfassungseinrichtungen zum Erfassen eines Musters entsprechend irgendeinem der Synchronisationsmuster von m Arten, die erhalten werden durch Rotieren eines ursprünglichen Synchronisationsmusters.
- Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren und eine verbesserte Vorrichtung zum Durchführen von Rahmensynchronisation vorzusehen, in welchen die Erfassung eines Rahmensynchronisationssignals niedriger Geschwindigkeit ermöglicht wird, ohne den Umfang und die Komplexität des Schaltkreises der Vorrichtung zu vergrößern.
- Gemäß der vorliegenden Erfindung ist ein Rahmensynchronisationsverfahren vorgesehen, mit den Schritten:
- - Empfangen eines seriellen Bitstroms einschließlich Rahmensynchronisationssignalen, Rahmenidentifikationssignalen und Daten, die seriell über eine Übertragungsleitung in einer n-fach gemultiplexten, vorbestimmten, sequentiellen Beziehung übertragen werden, so daß n identische Rahmensynchronisationssignale n gemultiplexter Kanäle von n-Rahmenidentifikationssignalen gefolgt werden, welchen Daten folgen, wobei jedes Rahmensynchronisationssignal und jedes Rahmenidentifikationssignal dieselbe vorbestimmte Anzahl von Bits umfaßt;
- - Umwandeln des empfangenen, seriellen Bitstroms mittels Umwandlungseinrichtungen in einen Signalstrom;
- - Auswählen und Verriegeln eines Signals des Signalstroms;
- - Durchführen von Synchronisationserfassung des ausgewählten Signals durch Vergleichen des ausgewählten Signals mit parallelen Mustern des Rahmensynchronisationssignals, wobei jedes Muster um einen Taktzyklus verschoben ist;
- - falls der Vergleich eine Identität des ausgewählten Signals mit einem der parallelen Muster anzeigt, Auswählen des zugehörigen Rahmenidentifikationssignals aus dem seriellen Bitstrom auf der Grundlage des bestimmten Musters und der vorbestimmten, sequentiellen Beziehung;
- - Ableiten eines Synchronisationssignals von dem ausgewählten Rahmenidentifikationssignal und dem bestimmten Muster.
- In den Zeichnungen zeigt
- Fig. 1 ein in der Form eines Rahmens empfangenes Datenmuster in einem gemultiplexten Signalübertragungssystem;
- Fig. 2 zeigt die fundamentale Struktur eines gemultiplexten Signalübertragungssystems;
- Fig. 3 zeigt die Muster eines Übertragungssignals vor und nach dem Multiplexen;
- Fig. 4 zeigt eine Vorrichtung des Standes der Technik zum Durchführen von Rahmensynchronisation;
- Fig. 5 erläutert den Betrieb der Vorrichtung des Standes der Technik der Fig. 4;
- Fig. 6 zeigt eine Vorrichtung zum Durchführen von Rahmensynchronisation gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 7 erläutert den Betrieb der Vorrichtung der Fig. 6;
- Fig. 8 erläutert den Vorgang der Synchronisationserfassung in der Vorrichtung der Fig. 6;
- Fig. 9 zeigt eine Vorrichtung zum Durchführen der Synchronisationserfassung in der Vorrichtung der Fig. 6; und
- Fig. 10 erläutert die Erfassung der Rahmenidentifikationsinformation.
- Vor der Beschreibung eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung wird unter Bezugnahme auf die Fig. 1, 2 und 3 die generelle Struktur von Signalen erläutert, die in einem gemultiplexten Signalübertragungssystem empfangen werden, und es wird unter
- Bezugnahme auf Fig. 4 eine Vorrichtung des Standes der Technik bis zum Durchführen von Rahmensynchronisation in einem gemultiplexten Signalübertragungssystem erläutert. Der Betrieb der Vorrichtung des Standes der Technik der Fig. 4 wird unter Bezugnahme auf Fig. 5 erläutert.
- In einem Hochgeschwindigkeits-Übertragungsnetzwerk, welches beispielsweise für PCM-Kommunikation verwendet wird, müssen eine Vielzahl von Informationen in der Form von Rahmen übertragen werden, wie in Fig. 1 gezeigt ist. Jeder dieser Informationsrahmen ist gebildet erstens aus einem Rahmensynchronisationssignal FS, zweitens einem Rahmenidentifikationssignal ID, und der Rest sind Daten. Daten Nr. 1, Nr. 2, ... Nr. n durch Kanäle Nr. 1, Nr. 2, ..., Nr. n werden auf der Senderseite (Fig. 2 und 3) in dem Multiplexer 1 gemultiplext, und die gemultiplexten Daten werden über die Übertragungsleitung 2 an den Demultiplexer 6' auf der Empfängerseite übertragen. In dem Demultiplexer 6' werden die empfangenen, gemultiplexten Daten demultiplext, um in Daten Nr. 1, Nr. 2, ..., Nr. n für die Kanalnummern 1 bis n separiert zu werden. Für die Identifikation der jeweiligen der Daten Nr. 1, Nr. 2, ..., Nr. n werden ein Byterahmensynchronisationssignal FS und ein Rahmenidentifikationssignal ID am Anfang der jeweiligen der Daten Nr. 1, Nr. 2, ..., Nr. n plaziert. In der Vorrichtung der Fig. 4 nach dem Stand der Technik sind eine Rahmensynchronisations-Verarbeitungseinheit 7 einschließlich eines Seriell-nach-Parallel-Umwandlungsabschnittes 71 vorgesehen, ein Rahmensynchronisationsmuster- Erfassungsabschnitt 72, ein Zähler 73, ein Synchronisationsüberwachungsabschnitt 74 und ein UND-Gatter 75, sowie eine Datenseparierungseinheit 8 einschließlich einer Seriell-nach-Parallel-Umwandlungseinheit 81, ein Verriegler 82 und ein Decoder 83.
- Wie in Fig. 5 gezeigt, werden die empfangenen, seriellen Daten in dem Seriell-nach-Parallel-Umwandlungsabschnitt 71 in parallele Daten umgewandelt, und die umgewandelten, parallelen Daten werden an den Rahmensynchronisationsmuster- Erfassungsabschnitt 72 geliefert. In dem Rahmensynchronisationsmuster-Erfassungsabschnitt 72 wird ein Verschiebevorgang sukzessive um einen Taktzyklus durchgeführt. Aufgrund dieses Verschiebevorganges muß eine Koinzidenz der Rahmensynchronisation in einer Phase der Verschiebung auftreten, so daß die Erfassung von Rahmensynchronisation durchgeführt werden kann.
- Wenn Rahmensynchronisation erfaßt wird, wird ein Koinzidenzimpuls von dem Rahmensynchronisationsmuster- Erfassungsabschnitt 72 an den Synchronisationsüberachungsabschnitt 74 geliefert, um die Zuverlässigkeit der Synchronisationserfassung sicherzustellen. Nach der Erfassung einer vorbestimmten Anzahl von Komzidenzimpulsen liefert der Synchronisations- Überwachungsabschnitt 74 ein Ausgangssignal an das UND-Gatter 75. Das UND-Gatter 75, welches das Ausgangssignal des Synchronisations-Überwachungsabschnittes 74 und den Koinzidenzimpuls von dem Rahmensynchronisationsmuster- Erfassungsabschnitt empfängt, liefert ein Rücksetzsignal an den Zähler 73. Der Zähler 73 wird mit diesem Rücksetzsignal als Zeitvorgabe des Beginns der Rahmensynchronisation betrieben. Die Information des Beginns der Rahmensynchronisation wird von dem Zähler 73 an den Decoder 83 der Datenseparierungseinheit 8 geliefert. In dem Decoder 83 wird die Verriegelungszeitgabe des Verrieglers 82 basierend auf Information des Beginns der Rahmensynchronisation und dem Rahmenidentifikationssignal von der Übertragungsleitung 2 bestimmt. Somit wird in dem Verriegler 82 die Separierung der empfangenen Daten in den Kanal Nr. 1, Nr. 2, .4., Nr. n durchgeführt.
- Eine Vorrichtung zum Durchführen von Rahmensynchronisation gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist in Fig. 6 gezeigt. Die Vorrichtung der Fig. 6 schließt eine Verriegelungseinheit 3 mit einem Seriell-nach-Parallel- Umwandlungsabschnitt 31 ein, einen Verriegler 32 und einen 1/8-Frequenzteilerabschnitt 33, einen Frequenzteiler-durch-n- Abschnitt 4, eine Synchronisationserfassungs- und Steuerungseinheit 5 mit einem Verriegler 51, einen Rahmensynchronisationsmuster-Erfassungsabschnitt 52, einen Rahmenidentifikationsinformations-Erfassungsabschnitt 53 und einen Steuerungs- und Überwachungsabschnitt 54 sowie einen Demultiplexer 6.
- In den Seriell-nach-Parallel-Umwandlungsabschnitt 31 werden seriell übertragene, dreifach gemultiplexte Signale in parallele Signale umgewandelt, wie in Fig. 7 dargestellt ist, wobei die Multiplexanzahl n als 3 angenommen wird. Im Verriegler 32 werden Daten in Einheiten von 8 Bit pro 1/8 Frequenzteilung des Taktsignals von dem 1/8- Frequenzteilungsabschnitt 33 verriegelt.
- Im Verriegler 51 werden die umgewandelten, parallelen Daten von dem Verriegler 32 des weiteren verriegelt, um parallele Daten zu erzeugen. In dem Rahmensynchronisationsmuster- Erfassungsabschnitt 52 wird eines der FS-Muster als Rahmensynchronisationssignal von einer Sequenz von Signalen erfaßt, die jeweils um ein Bit von dem vorangehenden Signal verschoben sind, das von dem Verriegler 51 geliefert wird. Diese Signalsequenz ist in Fig. 8 dargestellt.
- Das erste FS-Muster entspricht Bit 1 bis Bit 8; das zweite Bit 2 bis Bit 9; das dritte Bit 3 bis Bit 10; usw. bis zum achten, welches Bit 8 bis Bit 15 entspricht.
- Die Funktion des Rahmensynchronisationsmuster- Erfassungsabschnittes 52 ist in Fig. 9 dargestellt. In der Sequenz der Komparatoren Nr. 1 bis 8 wird die Sequenz von Rahmensynchronisationsmustern FS-1 bis FS-8 mit dem Referenzrahmensynchronisationsmuster verglichen, welches von einem Referenz-FS-Muster-Generationsteil geliefert wird, welches ein Referenz-FS-Muster erzeugt, das aus einer Sequenz von Bit 1, Bit 2, Bit 3, ... gebildet ist, wie in Fig. 8 gezeigt ist. Jeder der Komparatoren erzeugt eine "0"Ausgabe, wenn zwei Eingaben nicht übereinstimmen, erzeugt jedoch eine Ausgabe "1" nur, wenn zwei Eingaben übereinstimmen. Deshalb erzeugt in der Sequenz der Komparatoren Nr. 1 bis 8 nur ein Komparator, welcher dasselbe Rahmensynchronisationsmuster wie das Referenz-FS-Muster empfängt, eine Ausgabe "1", und diese Ausgabe "1" zeigt die Erfassung des fraglichen Rahmensynchronisationsmusters an.
- In dem Rahmenidentifikationsinformations-Erfassungsabschnitt 53 wird die Erfassung der Rahmenidentifikationsinformation basierend auf dem erfaßten Rahmensynchronisationsmuster von dem FS-Rahmenerfassungsabschnitt 52 durchgeführt. Wenn die erfaßte Rahmensynchronisation das erste FS ist, folgt das 8-Bit-Rahmenidentifikationssignal ID1 dem erfaßten 8-Bit-FS- Signal, wie in Fig. 10 gezeigt ist.
- In dem Steuerungs- und Überwachungsabschnitt 54 wird eine Synchronisationsbestätigung als Synchronisationsüberwachung durch Erfassen einer Wiederholung der Synchronisationserfassungen des Rahmensynchronisationssignals durchgeführt, basierend auf dem FS-Muster-Erfassungssignal von dem FS-Muster-Erfassungsabschnitt 52 und dem Rahmenidentifikationsinformations-Erfassungsabschnitt 53.
- Danach wird in dem Steuerungs- und Überwachungsabschnitt 54 ein Verschiebesignal basierend auf der Erfassung in dem FS- Muster-Erfassungsabschnitt 52 erzeugt, und das erzeugte Signal wird an den Frequenzteilungsabschnitt 33 der Verriegelungseinheit 3 geliefert, um die Zeitgabe der Frequenzteilung zu regulieren.
- Ebenfalls wird das Steuersignal von dem Steuerungs- und Überwachungsabschnitt 54, welches die Information ist, die den Beginn der Rahmensynchronisation in dem fraglichen Kanal anzeigt, an den 1/n-Frequenzteilungsabschnitt 4 geliefert.
- In dem 1/n-Frequenzteilungsabschnitt 4 wird das 1/8frequenzgeteilte Taktsignal des weiteren durch n frequenzgeteilt. Das erzeugte, frequenzgeteilte Taktsignal von dem 1/n-Frequenzteilungsabschnitt 4 wird als Erfassungszeitgabe-Steuersignal an den FS- Mustererfassungsabschnitt 52 und den Rahmenidentifikations- Erfassungsabschnitt 53 geliefert. Ebenfalls wird das von dem 1/n-Frequenzteilungsabschnitt 4 erzeugte, frequenzgeteilte Taktsignal an den Demultiplexer 6 geliefert. Basierend auf diesem frequenzgeteilten Taktsignal von dem 1/n- Frequenzteilungsabschnitt 4 wird die Anfangsposition der Auswahl in dem Demultiplexer 6 bestimmt, und das empfangene Signal wird in vorbestimmte Kanäle Nr. 1 bis Nr. n basierend auf dieser Bestimmung in dem Demultiplexer 6 separiert.
- Wie oben beschrieben, werden in der Vorrichtung der Fig. 6 die empfangenen, seriellen Daten in parallele Daten umgewandelt und in Gruppen von 8 Bit verriegelt, 8-Bit- parallele Daten zu bilden. Die Erfassung eines 8-Bit- Rahmensynchronisationsmusters durch Vergleich mit dem Referenzrahmen-Synchronisationsmuster wird mit einer 1/n- frequenzgeteilten Zeitvorgabe durchgeführt. Eine Erfassung der Rahmensynchronisation ist nur im Hinblick auf ein Rahmensynchronisationsmuster erforderlich.
- Beispielsweise muß selbst in dem Fall, daß drei Datengruppen von 50 Mbps dreifach gemultiplext werden, um Daten mit 150 Mbps zu bilden, die Erfassung und Identifikation des Rahmensynchronisationsmusters nur innerhalb einer Taktperiode von 50 Mbps durchgeführt werden. Somit ist es möglich, die Rahmensynchronisation mit niedriger Geschwindigkeit zu erfassen, was im Stand der Technik nicht möglich ist. Dieser Vorteil der Vorrichtung der vorliegenden Erfindung wird unabhängig von der Multiplexanzahl n erreicht. Demgemäß wird ein Anwachsen des Umfangs und der Komplexität der in der Vorrichtung involvierten Schaltkreise gemäß der Vorrichtung der vorliegenden Erfindung verhindert, selbst wenn die Multiplexanzahl n vergrößert wird. Deshalb kann gemäß der vorliegenden Erfindung ein praktisches und vorteilhaftes Verfahren und eine praktische und vorteilhafte Vorrichtung bereitgestellt werden.
Claims (4)
1. Rahmensynchronisationsverfahren, mit den Schritten:
- Empfangen eines seriellen Bitstroms einschließlich
Rahmensynchronisationssignalen (FS),
Rahmenidentifikationssignalen (ID1, 1D2, ..., IDn)
und Daten, die seriell über eine
Übertragungsleitung in n-fach gemultiplexter,
vorbestimmten, sequentieller Beziehung übertragen
werden, so daß n identische
Rahmensynchronisationssignale von n gemultiplexten
Kanälen von n Rahmenidentifikationssignalen gefolgt
werden, welchen Daten folgen, wobei jedes
Rahmensynchronisationssignal und jedes
Rahmenidentifikationssignal dieselbe vorbestimmte
Anzahl von Bits umfaßt;
- Umwandeln des empfangenen, seriellen Bitstroms
mittels Umwandlungseinrichtungen (31) in einen
Signalstrom;
- Auswählen und Verriegeln eines Signals des
Signalstroms;
- Durchführen von Synchronisationserfassung des
ausgewählten Signals durch Vergleichen des
ausgewählten Signals mit parallelen Mustern
(FS(1) ...FS(8)) des Rahmensynchronisationssignals,
wobei jedes Muster um einen Taktzyklus verschoben
ist;
- falls der Vergleich eine Identität des ausgewählten
Signals mit einem der parallelen Muster
(FS(1) ... FS(8)) anzeigt, Auswählen des zugehörigen
Rahmenidentifikationssignals aus dem seriellen
Bitstrom auf der Grundlage des bestimmten Musters
und der vorbestimmten, sequentiellen Beziehung;
- Ableiten eines Synchronisationssignals von dem
ausgewählten Rahmenidentifikationssignal und dem
bestimmten Muster.
2. Verfahren nach Anspruch 1, gekennzeichnet durch
Durchführen von Synchronisationsbestätigung als
Synchronisationsüberwachung durch Erfassen einer
Wiederholung von Komzidenzen ausgewählter Signale mit
dem Muster.
3. Rahmensynchronisationsvorrichtung zum Durchführen des
Verfahrens nach Anspruch 1, mit:
- Verriegelungseinrichtungen (3), die mit der
Übertragungsleitung (2) verbunden sind, zum
Verriegeln von von einem empfangenen, seriellen
Bitstrom umgewandelten Signalen, wobei die
Verriegelungseinrichtung (3) einschließt
- einen Seriell-nach-Parallel-Umwandlungsabschnitt
(31), einen ersten Verriegelungsabschnitt (32), und
einen ersten Frequenzteilungsabschnitt (33) zum
Vorsehen eines frequenzgeteilten Taktsignals;
- einen zweiten Frequenzteilungsabschnitt (4),
welcher das frequenzgeteilte Taktsignal empfängt,
um eine 1/n-Freguenzteilung durchzuführen, um ein
Erfassungszeitgabe-Steuerungssignal als
Synchronisationssignal zu erzeugen;
- Rahmensynchronisationserfassungs- und
Steuerungseinrichtungen (5), die mit den
Verriegelungseinrichtungen (3) verbunden sind,
einschließlich eines Rahmenmuster-
Erfassungsabschnittes (52) und eines
Rahmenidentifikations-Erfassungsabschnittes (53),
welche beide das Erfassungszeitgabe-Steuersignal
von dem zweiten Frequenzteilungsabschnitt (4)
empfangen, eines zweiten Verriegelungsabschnittes
(51), und eines Steuerungs- und
Überwachungsabschnittes (54) zum Erfassen einer
Koinzidenz eines verriegelten, parallen Signals mit
einem der parallelen Muster (FS(1) ... FS(8)), und im
Fall einer Koinzidenz Erzeugen eines zweiten
Steuersignals für die ersten und zweiten
Frequenzteilungsabschnitte.
4. Rahmensynchronisationsvorrichtung nach Anspruch 3,
gekennzeichnet durch Demultiplexereinrichtungen (6) zum
Empfangen der Ausgabe des ersten
Verriegelungsabschnittes (32) und des
Erfassungszeitgabe-Steuerungssignals von dem zweiten
Frequenzteilungsabschnitt (4) und Separieren der
empfangenen, gemultiplexten Signale in eine Vielzahl von
Kanälen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6014388A JPH0828691B2 (ja) | 1988-03-14 | 1988-03-14 | フレーム同期方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68926630D1 DE68926630D1 (de) | 1996-07-18 |
DE68926630T2 true DE68926630T2 (de) | 1996-11-28 |
Family
ID=13133628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE68926630T Expired - Fee Related DE68926630T2 (de) | 1988-03-14 | 1989-03-14 | Verfahren und Vorrichtung zur Rahmensynchronisierung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4984238A (de) |
EP (1) | EP0333122B1 (de) |
JP (1) | JPH0828691B2 (de) |
CA (1) | CA1304844C (de) |
DE (1) | DE68926630T2 (de) |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2531272B2 (ja) * | 1988-08-11 | 1996-09-04 | 日本電気株式会社 | フレ―ム同期制御方式 |
EP0660555A3 (de) * | 1989-01-09 | 1995-09-13 | Fujitsu Ltd | Vorrichtung zum Multiplexen und Demultiplexen digitaler Signale. |
US5081654A (en) * | 1989-05-12 | 1992-01-14 | Alcatel Na Network Systems Corp. | Parallel bit detection circuit for detecting frame synchronization information imbedded within a serial bit stream and method for carrying out same |
JPH07110075B2 (ja) * | 1989-07-13 | 1995-11-22 | 日本電気株式会社 | コードレス電話方式 |
JPH0758971B2 (ja) * | 1989-09-07 | 1995-06-21 | 株式会社東芝 | 通信制御装置 |
JP2811802B2 (ja) * | 1989-09-20 | 1998-10-15 | ソニー株式会社 | 情報伝送装置 |
DE69022025T2 (de) * | 1990-03-13 | 1996-04-18 | Ibm | Synchronisierungsschaltung für ein synchrones Vermittlungssystem. |
JPH0771060B2 (ja) * | 1990-04-10 | 1995-07-31 | シャープ株式会社 | フレーム同期保護回路 |
JPH0440125A (ja) * | 1990-06-06 | 1992-02-10 | Advantest Corp | パターン同期回路 |
JPH0748725B2 (ja) * | 1990-07-25 | 1995-05-24 | 日本電気株式会社 | フレーム同期回路 |
US5068880A (en) * | 1990-09-06 | 1991-11-26 | The United States Of America As Represented By The Secretary Of The Navy | Optical interconnects in the computer environment |
JP2625249B2 (ja) * | 1990-10-04 | 1997-07-02 | 日本電気アイシーマイコンシステム株式会社 | フレーム検出回路 |
DE4032651A1 (de) * | 1990-10-15 | 1992-04-16 | Philips Patentverwaltung | Anordnung zur erzeugung eines synchronisationsimpulses |
US5483539A (en) * | 1990-11-07 | 1996-01-09 | Loral Aerospace Corp. | Programmable PCM/TDM demultiplexer |
JPH04192828A (ja) * | 1990-11-27 | 1992-07-13 | Fujitsu Ltd | ワードインタリーブ方式における同期方式 |
US5301195A (en) * | 1991-03-29 | 1994-04-05 | Nec Corporation | Circuit for multiframe synchronization |
US5220676A (en) * | 1991-04-19 | 1993-06-15 | Motorola, Inc. | Synchronization method and apparatus |
US5148453A (en) * | 1991-05-02 | 1992-09-15 | The Institute For Space And Terrestrial Science | Parallel sync detection |
JP3029886B2 (ja) * | 1991-07-23 | 2000-04-10 | 富士通株式会社 | 混成多重同期方式 |
US5299235A (en) * | 1991-09-10 | 1994-03-29 | Telefonaktiebolaget L M Ericsson | Time synchronization of a receiver in a digital radio telephone system |
JPH05160825A (ja) * | 1991-12-03 | 1993-06-25 | Fujitsu Ltd | 同期回路 |
GB2267799B (en) * | 1992-06-04 | 1995-11-08 | Sony Broadcast & Communication | Detection of synchronisation data |
US5299236A (en) * | 1992-11-13 | 1994-03-29 | Toshiba America Information Systems, Inc. | System and method for obtaining and maintaining synchronization of a demodulated signal |
FR2698744B1 (fr) * | 1992-11-30 | 1995-01-13 | Alcatel Radiotelephone | Procédé d'ajustement optimal de trames de paroles et station d'émission/réception de base mettant en Óoeuvre ce procédé. |
DE4429595C1 (de) * | 1994-08-20 | 1995-06-29 | Philips Patentverwaltung | Übertragungssystem zur Übertragung und zur Erkennung des Rahmenanfangs eines rahmensynchronisierten Signals |
US5757869A (en) * | 1995-07-28 | 1998-05-26 | Adtran, Inc. | Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame |
JPH1032555A (ja) * | 1996-07-18 | 1998-02-03 | Nippon Telegr & Teleph Corp <Ntt> | チャネル選択型分離回路 |
JP3415378B2 (ja) * | 1996-11-15 | 2003-06-09 | 富士通株式会社 | フレーム同期パターン処理装置並びにフレーム同期パターン検出装置及びフレーム同期パターン検出方法 |
US5854794A (en) * | 1996-12-16 | 1998-12-29 | Ag Communication Systems Corporation | Digital transmission framing system |
US7164662B2 (en) * | 1997-05-19 | 2007-01-16 | Airbiquity, Inc. | Network delay identification method and apparatus |
US6493338B1 (en) | 1997-05-19 | 2002-12-10 | Airbiquity Inc. | Multichannel in-band signaling for data communications over digital wireless telecommunications networks |
US6690681B1 (en) | 1997-05-19 | 2004-02-10 | Airbiquity Inc. | In-band signaling for data communications over digital wireless telecommunications network |
JPH10322298A (ja) | 1997-05-20 | 1998-12-04 | Nec Corp | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム |
JPH11331140A (ja) * | 1998-05-15 | 1999-11-30 | Nec Eng Ltd | フレーム同期回路 |
US6377645B1 (en) * | 1999-05-07 | 2002-04-23 | Lucent Technologies Inc. | Method and apparatus for controlling bit slippage in high-speed communications systems |
US6366805B1 (en) * | 1999-05-26 | 2002-04-02 | Viasys Healthcare Inc. | Time frame synchronization of medical monitoring signals |
US6650803B1 (en) * | 1999-11-02 | 2003-11-18 | Xros, Inc. | Method and apparatus for optical to electrical to optical conversion in an optical cross-connect switch |
US6792174B1 (en) | 1999-11-02 | 2004-09-14 | Nortel Networks Limited | Method and apparatus for signaling between an optical cross-connect switch and attached network equipment |
US6882765B1 (en) | 1999-11-02 | 2005-04-19 | Xros, Inc. | Connection protection between clients and optical cross-connect switches |
US6597826B1 (en) | 1999-11-02 | 2003-07-22 | Xros, Inc. | Optical cross-connect switching system with bridging, test access and redundancy |
WO2001063803A1 (en) * | 2000-02-22 | 2001-08-30 | Xros, Inc. | Simple, high-speed optical signal pattern and protocol detection |
US7215965B2 (en) * | 2001-11-01 | 2007-05-08 | Airbiquity Inc. | Facility and method for wireless transmission of location data in a voice channel of a digital wireless telecommunications network |
US7362779B1 (en) * | 2002-01-22 | 2008-04-22 | Applied Micro Circuits Corporation | Transmission of data frames as a plurality of subframes over a plurality of channels |
US7508810B2 (en) * | 2005-01-31 | 2009-03-24 | Airbiquity Inc. | Voice channel control of wireless packet data communications |
US7924934B2 (en) * | 2006-04-07 | 2011-04-12 | Airbiquity, Inc. | Time diversity voice channel data communications |
CN101312349B (zh) * | 2007-05-26 | 2010-08-25 | 华为技术有限公司 | 信息块编码及同步检测的方法和装置 |
MX2010003700A (es) * | 2007-10-20 | 2010-04-21 | Airbiquity Inc | Se?alizacion en banda inalambrica con sistemas instalados en un vehiculo. |
US8594138B2 (en) | 2008-09-15 | 2013-11-26 | Airbiquity Inc. | Methods for in-band signaling through enhanced variable-rate codecs |
US7983310B2 (en) * | 2008-09-15 | 2011-07-19 | Airbiquity Inc. | Methods for in-band signaling through enhanced variable-rate codecs |
US8073440B2 (en) | 2009-04-27 | 2011-12-06 | Airbiquity, Inc. | Automatic gain control in a personal navigation device |
US8418039B2 (en) * | 2009-08-03 | 2013-04-09 | Airbiquity Inc. | Efficient error correction scheme for data transmission in a wireless in-band signaling system |
US8249865B2 (en) * | 2009-11-23 | 2012-08-21 | Airbiquity Inc. | Adaptive data transmission for a digital in-band modem operating over a voice channel |
US8848825B2 (en) | 2011-09-22 | 2014-09-30 | Airbiquity Inc. | Echo cancellation in wireless inband signaling modem |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909541A (en) * | 1974-03-11 | 1975-09-30 | Bell Telephone Labor Inc | Low-speed framing arrangement for a high-speed digital bitstream |
DE2811851C2 (de) * | 1978-03-17 | 1980-03-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Rahmensynchronisierung eines Zeitmultiplexsystems |
CA1205587A (en) * | 1982-10-04 | 1986-06-03 | Hitachi, Ltd. | Time-division switching unit |
JPS6149533A (ja) * | 1984-08-17 | 1986-03-11 | Fujitsu Ltd | 時分割多重化方式 |
US4602367A (en) * | 1984-08-27 | 1986-07-22 | Rockwell International Corporation | Method and apparatus for framing and demultiplexing multiplexed digital data |
JPS61193532A (ja) * | 1985-02-22 | 1986-08-28 | Hitachi Ltd | デジタル通信装置 |
JPS61242135A (ja) * | 1985-04-19 | 1986-10-28 | Nec Corp | 同期確立方式 |
CA1253639A (en) * | 1986-01-22 | 1989-05-02 | Alan F. Graves | Frame alignment of tributaries of a t.d.m. bit stream |
JPH0775343B2 (ja) * | 1986-02-14 | 1995-08-09 | 株式会社日立製作所 | 同期検出回路及び方法 |
GB8609499D0 (en) * | 1986-04-18 | 1986-05-21 | Gen Electric Co Plc | Digital transmission system |
NZ220548A (en) * | 1986-06-18 | 1990-05-28 | Fujitsu Ltd | Tdm frame synchronising circuit |
CA1298005C (en) * | 1987-03-31 | 1992-03-24 | Kazuo Iguchi | Frame synchronizing apparatus |
US4744081A (en) * | 1987-05-18 | 1988-05-10 | Northern Telecom Limited | Frame find circuit and method |
-
1988
- 1988-03-14 JP JP6014388A patent/JPH0828691B2/ja not_active Expired - Fee Related
-
1989
- 1989-03-06 CA CA000592806A patent/CA1304844C/en not_active Expired - Lifetime
- 1989-03-08 US US07/320,588 patent/US4984238A/en not_active Expired - Lifetime
- 1989-03-14 DE DE68926630T patent/DE68926630T2/de not_active Expired - Fee Related
- 1989-03-14 EP EP89104474A patent/EP0333122B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01233845A (ja) | 1989-09-19 |
US4984238A (en) | 1991-01-08 |
CA1304844C (en) | 1992-07-07 |
DE68926630D1 (de) | 1996-07-18 |
EP0333122B1 (de) | 1996-06-12 |
JPH0828691B2 (ja) | 1996-03-21 |
EP0333122A3 (de) | 1991-08-28 |
EP0333122A2 (de) | 1989-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68926630T2 (de) | Verfahren und Vorrichtung zur Rahmensynchronisierung | |
DE3850067T2 (de) | Demultiplexeranordnung. | |
DE69430175T2 (de) | Paralleles Datenübertragungssystem unter Verwendung spezifischer Muster zur Synchronisierung | |
DE69106012T2 (de) | Rahmensynchronisierungsanordnung. | |
DE112011100251B4 (de) | Takt- und Datenwiedergewinnung für serielle Burst-Modus-Signale | |
DE3850162T2 (de) | Rahmensynchronisierungsapparat. | |
DE69231871T2 (de) | Verfahren zur parallelen Übertragung | |
DE68911134T2 (de) | Rahmen-demultiplexer für digitale signale hoher schrittgeschwindigkeit. | |
DE2510281C2 (de) | Demultiplexer für eine digitale Zeitmultiplex-Übertragungsanlage | |
DE3941252C2 (de) | ||
DE2838757A1 (de) | Schnittstellenschaltung fuer zeitmultiplexleitungen von nachrichtenvermittlungsanlagen | |
DE2832855C3 (de) | Verfahren zum Übertragen von Daten | |
DE69229668T2 (de) | Synchrone Schaltung | |
DE2657365B1 (de) | Verfahren und Schaltungsanordnung zur Durchfuehrung des Verfahrens zur Rahmensynchronisierung eines Zeitmultiplexsystems | |
DE69031557T2 (de) | Zellensignalverarbeitungsschaltung und optische Vermittlungseinrichtung unter Anwendung dieser Schaltung | |
DE69631852T2 (de) | Synchronisierschaltung für ein Kompression/Expansionssystem eines digitalen Audiosignals | |
DE3782496T2 (de) | Multiplexverteilanordnung in einem synchronen multiplexiersystem. | |
DE3885489T2 (de) | Multiplexvorrichtung mit BSI-Codeverarbeitungs- und Bitverschachtelungsfunktionen. | |
DE69116494T2 (de) | Rahmensynchronisierungsanordnung | |
EP0680215A2 (de) | Verfahren zur Aufbereitung und Wiedergewinnung von Daten sowie Anordnungen hierzu | |
EP0085337A2 (de) | Digitales Nachrichtenübertragungssystem | |
DE2801870A1 (de) | Verfahren zur signalerkennung und vorrichtung zur durchfuehrung des verfahrens | |
DE69025101T2 (de) | Schaltung zur elastischen Speicherung | |
DE68918070T2 (de) | Digitales Übertragungssystem. | |
DE19809190C2 (de) | ATM-Zellsynchronisationsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |