JPS648504B2 - - Google Patents
Info
- Publication number
- JPS648504B2 JPS648504B2 JP58113349A JP11334983A JPS648504B2 JP S648504 B2 JPS648504 B2 JP S648504B2 JP 58113349 A JP58113349 A JP 58113349A JP 11334983 A JP11334983 A JP 11334983A JP S648504 B2 JPS648504 B2 JP S648504B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- response information
- memory
- transmission
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 34
- 238000004891 communication Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 description 43
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
この発明は複数のデータ通信回線とメモリとの
間のデータ転送をDMA（メモリ直接アクセス）
方式で行う通信制御装置に関するものである。
間のデータ転送をDMA（メモリ直接アクセス）
方式で行う通信制御装置に関するものである。
＜従来技術＞
一般にデータ通信回線を使用してデータの転送
を行う場合、送信側でデータブロツクの最後に付
加情報を加えて送出し、伝送路上でデータのビツ
ト誤りが発生した場合、受信側でその誤りを前記
付加情報を利用して検出できるようにしている。
受信側ではそのデータブロツクを正しく受信した
場合は肯定応答を、データの誤りを検出した場合
は否定応答をそれぞれ送信側に返却すると、送信
側では前者の場合は次データブロツクの送信を、
後者の場合は同一データブロツクの再送をそれぞ
れすることによりデータブロツクを正しく転送す
ることができる。
を行う場合、送信側でデータブロツクの最後に付
加情報を加えて送出し、伝送路上でデータのビツ
ト誤りが発生した場合、受信側でその誤りを前記
付加情報を利用して検出できるようにしている。
受信側ではそのデータブロツクを正しく受信した
場合は肯定応答を、データの誤りを検出した場合
は否定応答をそれぞれ送信側に返却すると、送信
側では前者の場合は次データブロツクの送信を、
後者の場合は同一データブロツクの再送をそれぞ
れすることによりデータブロツクを正しく転送す
ることができる。
一方データの転送方式には、送信と受信を交互
に行う半二重通信方式と、送信と受信が同時に可
能な全二重通信方式とがある。全二重通信方式で
は伝送効率を向上させるため、前記応答情報を相
手に送信するデータブロツクの文字列にうめ込ん
で送出することが可能である。
に行う半二重通信方式と、送信と受信が同時に可
能な全二重通信方式とがある。全二重通信方式で
は伝送効率を向上させるため、前記応答情報を相
手に送信するデータブロツクの文字列にうめ込ん
で送出することが可能である。
第１図は全二重通信方式における応答情報の送
出例であり、端末がセンタからのデータブロツク
１１に誤りを検出すると、次にセンタに向けて送
出するデータブロツク１２中に否定応答情報１３
（DLE、NAK）をうめ込んで送出している。
出例であり、端末がセンタからのデータブロツク
１１に誤りを検出すると、次にセンタに向けて送
出するデータブロツク１２中に否定応答情報１３
（DLE、NAK）をうめ込んで送出している。
従来この種の装置ではデータブロツク中に応答
情報を挿入しようとした場合、応答情報（最大４
文字等）分のバツフアを回線毎にもつ必要があつ
たためハードウエア量が増加する欠点があつた。
またバツフアを回線毎にもたず、応答情報文字の
送出毎にプログラムの介入を要する方式では通信
制御装置の処理能力（回線収容能力）を低下させ
てしまうという欠点があつた。
情報を挿入しようとした場合、応答情報（最大４
文字等）分のバツフアを回線毎にもつ必要があつ
たためハードウエア量が増加する欠点があつた。
またバツフアを回線毎にもたず、応答情報文字の
送出毎にプログラムの介入を要する方式では通信
制御装置の処理能力（回線収容能力）を低下させ
てしまうという欠点があつた。
＜発明の概要＞
この発明はこれらの欠点を除去するため複数の
回線に共通に多数の応答情報の組合せを保持する
メモリを設け、データブロツク送出中にプログラ
ムから指定された応答情報を自動的に送出するよ
うにしたものである。
回線に共通に多数の応答情報の組合せを保持する
メモリを設け、データブロツク送出中にプログラ
ムから指定された応答情報を自動的に送出するよ
うにしたものである。
＜実施例＞
第２図はこの発明の実施例を示し、通信制御プ
ログラムが走行するプロセツサ２０、プログラム
及び送受信データ等が格納されるメモリ２１にバ
ス１４を介して、複数回線のデータ転送を制御す
る通信制御装置２２が接続される。通信制御装置
２２において２２０は送信制御部、２２１は回線
毎のDMA転送用のメモリアドレス２２１ａ、応
答情報有効ビツト２２１ｂ、応答情報メモリアド
レス２２１ｃ等の回線状態語を保持する回線状態
語保持部２２２は応答情報メモリアドレスレジス
タ２２３は応答情報アドレス更新用のデクリメン
タ、２２４は複数の応答情報の組合せを保持する
読出し専用又は読書き可能な応答情報保持メモリ
部２３１1〜２３１oは送受信文字の直並列変換等
を行うキヤラクタバツフア部、２４1〜２４oはデ
ータ通信回線である。
ログラムが走行するプロセツサ２０、プログラム
及び送受信データ等が格納されるメモリ２１にバ
ス１４を介して、複数回線のデータ転送を制御す
る通信制御装置２２が接続される。通信制御装置
２２において２２０は送信制御部、２２１は回線
毎のDMA転送用のメモリアドレス２２１ａ、応
答情報有効ビツト２２１ｂ、応答情報メモリアド
レス２２１ｃ等の回線状態語を保持する回線状態
語保持部２２２は応答情報メモリアドレスレジス
タ２２３は応答情報アドレス更新用のデクリメン
タ、２２４は複数の応答情報の組合せを保持する
読出し専用又は読書き可能な応答情報保持メモリ
部２３１1〜２３１oは送受信文字の直並列変換等
を行うキヤラクタバツフア部、２４1〜２４oはデ
ータ通信回線である。
この発明はデータの送信方式に特徴があるので
受信動作については省略する。まず通信制御プロ
グラムからデータブロツク送信指示が通信制御装
置２２に発行されると、送信制御部２２０はその
指示情報に従いDMA送信用のデータアドレス、
送信文字数等をメモリ２１から読出し、回線状態
語メモリ２２１の該当する回線番号域に設定した
のち、該当する回線番号ｉのキヤラクタバツフア
部２３１ｉに送信開始を指示する。以後キヤラク
タバツフア部２３１ｉからの次送信文字要求信号
を受領すると回線状態語保持部２２１から該当す
る回線の回線状態語を読出し、その回線状態語内
のDMA送信データアドレスが示すメモリ２１上
のデータを読出してキヤラクタバツフア部２３１
ｉに設定したのち、送信データアドレス及び送信
文字数カウンタを更新する。以降送信文字数カウ
ンタが“０”になるまで前記送信処理を継続す
る。
受信動作については省略する。まず通信制御プロ
グラムからデータブロツク送信指示が通信制御装
置２２に発行されると、送信制御部２２０はその
指示情報に従いDMA送信用のデータアドレス、
送信文字数等をメモリ２１から読出し、回線状態
語メモリ２２１の該当する回線番号域に設定した
のち、該当する回線番号ｉのキヤラクタバツフア
部２３１ｉに送信開始を指示する。以後キヤラク
タバツフア部２３１ｉからの次送信文字要求信号
を受領すると回線状態語保持部２２１から該当す
る回線の回線状態語を読出し、その回線状態語内
のDMA送信データアドレスが示すメモリ２１上
のデータを読出してキヤラクタバツフア部２３１
ｉに設定したのち、送信データアドレス及び送信
文字数カウンタを更新する。以降送信文字数カウ
ンタが“０”になるまで前記送信処理を継続す
る。
さて上記DMA（メモリ直接アクセス方式）に
よるデータ送信中に通信制御装置２２がプログラ
ムからｉ番回線に対する応答情報の送信指示を受
けると、送信制御部２２０は回線状態語保持部２
２１内のｉ番回線用の回線状態語に応答情報有効
ビツト及びプログラムから指示された応答情報メ
モリアドレスをセツトしておく。送信制御部２２
０はｉ番回線のキヤラクタバツフア部２３１ｉか
ら次送信文字要求信号を受けると、回線状態語保
持部２２１内のｉ番回線用の回線状態語を読出し
応答情報有効ビツトが“１”であればDMA送信
処理は行わず、その回線状態語内の応答情報メモ
リアドレスにより応答情報保持メモリ部２２４か
ら１文字読出し、キヤラクタバツフア部２３１ｉ
に設定したのち、その応答情報メモリアドレスの
下２ビツトをデクリメント（−１）する。そのデ
クリメントした結果下２ビツトが“０”であれば
応答情報有効ビツトをリセツトすると共に、プロ
グラムに対し応答情報の送信終了を報告する。そ
ののちキヤラクタバツフア部から次送信文字要求
を受領すると応答情報有効ビツトが“０”なの
で、通常のDMA送信処理を継続する。
よるデータ送信中に通信制御装置２２がプログラ
ムからｉ番回線に対する応答情報の送信指示を受
けると、送信制御部２２０は回線状態語保持部２
２１内のｉ番回線用の回線状態語に応答情報有効
ビツト及びプログラムから指示された応答情報メ
モリアドレスをセツトしておく。送信制御部２２
０はｉ番回線のキヤラクタバツフア部２３１ｉか
ら次送信文字要求信号を受けると、回線状態語保
持部２２１内のｉ番回線用の回線状態語を読出し
応答情報有効ビツトが“１”であればDMA送信
処理は行わず、その回線状態語内の応答情報メモ
リアドレスにより応答情報保持メモリ部２２４か
ら１文字読出し、キヤラクタバツフア部２３１ｉ
に設定したのち、その応答情報メモリアドレスの
下２ビツトをデクリメント（−１）する。そのデ
クリメントした結果下２ビツトが“０”であれば
応答情報有効ビツトをリセツトすると共に、プロ
グラムに対し応答情報の送信終了を報告する。そ
ののちキヤラクタバツフア部から次送信文字要求
を受領すると応答情報有効ビツトが“０”なの
で、通常のDMA送信処理を継続する。
第３図は応答情報保持メモリ部２２４の内容例
を示し、アドレスX′02′には「DLE」文字が、ア
ドレスX′01′には「ACK」文字が、アドレス
X′07′及びX′06′にはそれぞれ「DLE」文字が、ア
ドレスX′05′には「NAK」文字がそれぞれ設定さ
れている。アドレスX′00′、X′03′、X′04′の内容
は不定である。例えば第３図の応答情報保持メモ
リ部において、プログラムから応答情報メモリア
ドレスとしてX′07′が設定されると、先に述べた
ように下２ビツトが“０”になるまで読出すから
回線上へは「DLE」、「DLE」、「NAK」の順で３
文字が送信される。またX′08′を設定すると
「DLE」、「ACK」、「DLE」、「NAK」の４文字が
送信される。応答情報メモリアドレスのデクリメ
ント幅を変えることにより、任意文字数の応答情
報の送信が可能である。なお当然のことながらこ
の装置はデータ中に挿入することなく、応答情報
単独の送信も可能である。
を示し、アドレスX′02′には「DLE」文字が、ア
ドレスX′01′には「ACK」文字が、アドレス
X′07′及びX′06′にはそれぞれ「DLE」文字が、ア
ドレスX′05′には「NAK」文字がそれぞれ設定さ
れている。アドレスX′00′、X′03′、X′04′の内容
は不定である。例えば第３図の応答情報保持メモ
リ部において、プログラムから応答情報メモリア
ドレスとしてX′07′が設定されると、先に述べた
ように下２ビツトが“０”になるまで読出すから
回線上へは「DLE」、「DLE」、「NAK」の順で３
文字が送信される。またX′08′を設定すると
「DLE」、「ACK」、「DLE」、「NAK」の４文字が
送信される。応答情報メモリアドレスのデクリメ
ント幅を変えることにより、任意文字数の応答情
報の送信が可能である。なお当然のことながらこ
の装置はデータ中に挿入することなく、応答情報
単独の送信も可能である。
＜効果＞
以上説明したようにこの発明はプログラムの介
入なしにデータブロツク中に応答情報を自動的に
挿入するようにしたものであり、データの送信を
すべてDMA転送化することができる利点があ
る。また回線単位に保持すべき情報は１ビツトの
応答情報有効ビツト及び応答情報メモリアドレス
（応答情報の組合せが４文字以下で８組必要なら
ば５ビツト幅でよい）であり、回線毎に応答情報
を保持する方式に比べ、複数回線収容時のハード
ウエア量を削減できる利点がある。またこの発明
は応答情報の送信のみならず、固定的なパターン
のデータの送信が必要な場合、プログラムで
DMA送信用のデータを作らなくても簡単に送信
できる。更に応答情報メモリをプログラムから任
意に設定可能とすることによりシステムより必要
な応答情報の種類を限定して設定できるので、応
答情報メモリ容量を最少化することができる。
入なしにデータブロツク中に応答情報を自動的に
挿入するようにしたものであり、データの送信を
すべてDMA転送化することができる利点があ
る。また回線単位に保持すべき情報は１ビツトの
応答情報有効ビツト及び応答情報メモリアドレス
（応答情報の組合せが４文字以下で８組必要なら
ば５ビツト幅でよい）であり、回線毎に応答情報
を保持する方式に比べ、複数回線収容時のハード
ウエア量を削減できる利点がある。またこの発明
は応答情報の送信のみならず、固定的なパターン
のデータの送信が必要な場合、プログラムで
DMA送信用のデータを作らなくても簡単に送信
できる。更に応答情報メモリをプログラムから任
意に設定可能とすることによりシステムより必要
な応答情報の種類を限定して設定できるので、応
答情報メモリ容量を最少化することができる。
第１図はデータ通信における全二重通信のデー
タ送受信例を示す図、第２図はこの発明の一実施
例を示すブロツク図、第３図は応答情報保持メモ
リ部２２４の内容の例を示す図である。 １１：センタからの送信データブロツク、１
２：端末からの送信データブロツク、１３：送信
データブロツクに挿入された否定応答情報、２
０：プロセツサ、２１：メモリ、２２：通信制御
装置、２２０：送信制御部、２２１：回線状態語
保持部、２２２：応答情報メモリアドレスレジス
タ、２２３：デクリメンタ、２２４：応答情報保
持メモリ部、２３１1〜２３１o：キヤラクタバツ
フア部、２４1〜２４o：データ通信回線。
タ送受信例を示す図、第２図はこの発明の一実施
例を示すブロツク図、第３図は応答情報保持メモ
リ部２２４の内容の例を示す図である。 １１：センタからの送信データブロツク、１
２：端末からの送信データブロツク、１３：送信
データブロツクに挿入された否定応答情報、２
０：プロセツサ、２１：メモリ、２２：通信制御
装置、２２０：送信制御部、２２１：回線状態語
保持部、２２２：応答情報メモリアドレスレジス
タ、２２３：デクリメンタ、２２４：応答情報保
持メモリ部、２３１1〜２３１o：キヤラクタバツ
フア部、２４1〜２４o：データ通信回線。
Claims (1)
- １ 複数のデータ通信回線とメモリとの間のデー
タ転送をDMA方式により行う通信制御装置にお
いて、複数の回線に共通に設けられ、情報保持メ
モリ部、各回線対応に設けた情報有効ビツト、情
報保持メモリアドレスを含む回線状態語保持部
と、前記各回線とのデータの送受信を行う回線ご
とのキヤラクタバツフア部と、前記キヤラクタバ
ツフア部からの次送信文字要求時、当該回線の前
記情報有効ビツトが有意であれば、前記メモリと
前記キヤラクタバツフア部との間でのDMA送信
処理を行わず、当該回線の前記情報保持メモリア
ドレスにより前記情報保持メモリ部の内容を読出
し、その読出した内容を前記キヤラクタバツフア
部に設定する送信制御部とを有することを特徴と
する通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113349A JPS604353A (ja) | 1983-06-22 | 1983-06-22 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113349A JPS604353A (ja) | 1983-06-22 | 1983-06-22 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604353A JPS604353A (ja) | 1985-01-10 |
| JPS648504B2 true JPS648504B2 (ja) | 1989-02-14 |
Family
ID=14609997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113349A Granted JPS604353A (ja) | 1983-06-22 | 1983-06-22 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604353A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0671697B2 (ja) * | 1986-01-28 | 1994-09-14 | マツダ株式会社 | 内面研削盤 |
| JPH0241862A (ja) * | 1988-07-30 | 1990-02-13 | Mazda Motor Corp | 非真円形状の加工装置 |
| EP3661019B1 (en) * | 2017-07-28 | 2022-03-09 | Panasonic Intellectual Property Management Co., Ltd. | Motor, fan, and refrigerator |
-
1983
- 1983-06-22 JP JP58113349A patent/JPS604353A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS604353A (ja) | 1985-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866609A (en) | Byte count handling in serial channel extender with buffering for data pre-fetch | |
| US5155857A (en) | Communication processing system in which communication by terminals is controlled according to a terminal management table | |
| JPS63255759A (ja) | 制御システム | |
| US4637015A (en) | Packet transmission and reception via a shared DMA channel | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| EP0242634B1 (en) | Byte count handling in serial channel extender with buffering for data pre-fetch | |
| JPS648504B2 (ja) | ||
| JPH0744567B2 (ja) | 通信インタ−フエイス装置 | |
| JPS6246025B2 (ja) | ||
| US5430853A (en) | Update of control parameters of a direct memory access system without use of associated processor | |
| JP2859178B2 (ja) | プロセッサ間データ転送方式及びプロセッサ間データ転送用リングバッファメモリ | |
| JPS6335139B2 (ja) | ||
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPH0234518B2 (ja) | ||
| JPH0115100B2 (ja) | ||
| JP3227273B2 (ja) | プログラマブルコントローラのリンク処理方式 | |
| KR950001513B1 (ko) | 미니맵(Mini-MAP) 네트워크의 데이타 링크 계층에서 도착통지(acknowledgement) 전송방법 | |
| EP1459191B1 (en) | Communication bus system | |
| JP3457084B2 (ja) | パケットバス制御装置 | |
| JPH077969B2 (ja) | 通信制御方法 | |
| JP2552025B2 (ja) | データ転送方式 | |
| JP2751879B2 (ja) | プロセッサ間通信方式 | |
| JPH0471224B2 (ja) | ||
| JPS6165649A (ja) | 通信制御方式 |