JPS604353A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPS604353A JPS604353A JP58113349A JP11334983A JPS604353A JP S604353 A JPS604353 A JP S604353A JP 58113349 A JP58113349 A JP 58113349A JP 11334983 A JP11334983 A JP 11334983A JP S604353 A JPS604353 A JP S604353A
- Authority
- JP
- Japan
- Prior art keywords
- character
- line
- response information
- section
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は複数のデータ通信回線とメモリとの間のデー
タ転送をＤＭＡ （メモリ直接アクセス）方式で行う通
信制御装置に関するものである。
タ転送をＤＭＡ （メモリ直接アクセス）方式で行う通
信制御装置に関するものである。
〈従来技術〉
一般にデータ通信回線を使用してデータの転送を行う場
合、送信側でデータブロックの最後に伺加情報を加えて
送出し、伝送路上でデータのビット誤りが発生ｌ−だ場
合、受信側でその誤りを前記付加情報を利用して検出で
きるようにしている。
合、送信側でデータブロックの最後に伺加情報を加えて
送出し、伝送路上でデータのビット誤りが発生ｌ−だ場
合、受信側でその誤りを前記付加情報を利用して検出で
きるようにしている。
受信側ではそのデータブロックを正しく受信した場合は
肯定応答を、データの誤りを検出した場合は否定応答を
それぞれ送信側に返却すると、送信側では前者の場合は
次データブロックの送信を、後者の場合は同一データブ
ロックの再送をそれぞれすることによりデータブロック
を正しく転送することができる。
肯定応答を、データの誤りを検出した場合は否定応答を
それぞれ送信側に返却すると、送信側では前者の場合は
次データブロックの送信を、後者の場合は同一データブ
ロックの再送をそれぞれすることによりデータブロック
を正しく転送することができる。
一方データの転送方式には、送信と受信を交１７に行う
半二重通信方式と、送信と受信が同時に可能な全二重通
信方式とがある。全二重通信方式では（云送効率を向上
させるため、前記応答情報を相手に送信するデータブロ
ックの文字列にうめ込んで送出することが可能である。
半二重通信方式と、送信と受信が同時に可能な全二重通
信方式とがある。全二重通信方式では（云送効率を向上
させるため、前記応答情報を相手に送信するデータブロ
ックの文字列にうめ込んで送出することが可能である。
第１図は全二重通信方式における応答情報の送出口であ
り、端末がセンタからのデータブロック１］、に誤りを
検出すると、次にセンタに向けて送出するデータブロッ
ク１２中に否定応答情報１３（ＤＩｌｉＥ、ＮＡＫ）を
うめ込んで送出している。
り、端末がセンタからのデータブロック１］、に誤りを
検出すると、次にセンタに向けて送出するデータブロッ
ク１２中に否定応答情報１３（ＤＩｌｉＥ、ＮＡＫ）を
うめ込んで送出している。
従来この種の装置でｈデータブロック中に応答情報を挿
入しようとした場合、応答情報（最大４文字等）分のバ
ッファを回線毎にもつ必要があったためハードウェア量
が増加する欠点があった。
入しようとした場合、応答情報（最大４文字等）分のバ
ッファを回線毎にもつ必要があったためハードウェア量
が増加する欠点があった。
またバッファを回線毎にもたず、応答情報文字の送出毎
にプログラムの介入を要する方式では通信制御装置の処
理能力（回線収容能力）を低下させてしまうという欠点
があった。
にプログラムの介入を要する方式では通信制御装置の処
理能力（回線収容能力）を低下させてしまうという欠点
があった。
〈発明の概要〉
この発明はこれらの欠点を除去するため複数の回線に共
通に多数の応答情報の組合せを保持するメモリを設け、
データブロック送出中にプログラムから指定された応答
情報を自動的に送出するようにしたものである。
通に多数の応答情報の組合せを保持するメモリを設け、
データブロック送出中にプログラムから指定された応答
情報を自動的に送出するようにしたものである。
〈実施例〉
第２図はこの発明の実施例を示し、通信ｉｉ＋１呻プロ
グラムが走行するブロセッｆ２ｏ、プログラノ、＆ Ｕ
送受信データ等が格納されるメモ！７２１ Ｋバス１
４を介して、複数回線のデータ転送を制御する通信制御
装置２２が接続される。通信制御装置２２において２２
０は送信制御部、２２１は回線毎のＤＭＡ転送用のメモ
リアドレス２２１ａ１応答清報有効ビツト２２１ｂ、応
答情報メモリアドレス２２１０等の回線状態語を保持す
る回線状態語保持部２２２は応答情報メモリアドレスレ
ジスタ２２３は応答情報アドレス更新用のデクリメンタ
、２２４は複数の応答情報の糾合せを保持する読出し専
用又は読書き可能な応答情報保持メモリ部、２３１、〜
２３１ｎは送受信文字の直並列変換等を行うキャラクタ
バッファ部、２４１〜２４ｎｉｄ、データ通信回線であ
る。
グラムが走行するブロセッｆ２ｏ、プログラノ、＆ Ｕ
送受信データ等が格納されるメモ！７２１ Ｋバス１
４を介して、複数回線のデータ転送を制御する通信制御
装置２２が接続される。通信制御装置２２において２２
０は送信制御部、２２１は回線毎のＤＭＡ転送用のメモ
リアドレス２２１ａ１応答清報有効ビツト２２１ｂ、応
答情報メモリアドレス２２１０等の回線状態語を保持す
る回線状態語保持部２２２は応答情報メモリアドレスレ
ジスタ２２３は応答情報アドレス更新用のデクリメンタ
、２２４は複数の応答情報の糾合せを保持する読出し専
用又は読書き可能な応答情報保持メモリ部、２３１、〜
２３１ｎは送受信文字の直並列変換等を行うキャラクタ
バッファ部、２４１〜２４ｎｉｄ、データ通信回線であ
る。
この発明はデータの送信方式に特徴があるので受信動作
については省略する。まず通信制御プログラムからデー
タブロック送信指示が通信制御装置２２に発行されると
、送信制御部２２０はその指示情報に従いＤＭＡ送信用
のデータアドレス、送信文字数等をメモリ２１から読出
し、回線状態語メモリ２２１の該当する回線番号域に設
定したのち、該当する回線番号１のキャラクタバッファ
部２３１１に送信開始を指示する。以後キャラクタバッ
ファ部２３１１からの次送信文字要求信号を受領すると
回線状態語保持部２２１から該当する回線の回線状態語
を読出し、その回線状態語内のＤＭＡ送信データアドレ
スが示すメモリ２１上のデータを読出してキャラクタバ
ッファ部２３１１に設定したのち、送信データアドレス
及び送信文字数カウンタを更新する。以降送信文字数カ
ウンタが′０″になるまで前記送信処理を継続する。
については省略する。まず通信制御プログラムからデー
タブロック送信指示が通信制御装置２２に発行されると
、送信制御部２２０はその指示情報に従いＤＭＡ送信用
のデータアドレス、送信文字数等をメモリ２１から読出
し、回線状態語メモリ２２１の該当する回線番号域に設
定したのち、該当する回線番号１のキャラクタバッファ
部２３１１に送信開始を指示する。以後キャラクタバッ
ファ部２３１１からの次送信文字要求信号を受領すると
回線状態語保持部２２１から該当する回線の回線状態語
を読出し、その回線状態語内のＤＭＡ送信データアドレ
スが示すメモリ２１上のデータを読出してキャラクタバ
ッファ部２３１１に設定したのち、送信データアドレス
及び送信文字数カウンタを更新する。以降送信文字数カ
ウンタが′０″になるまで前記送信処理を継続する。
さて上記ＤＭＡ （メモリ直接アクセス方式）によるデ
ータ送信中に通信制御装置２２がプログラムから１番回
線に対する応答情報の送信指示を受けると、送信制御部
２２０は回線状態語保持部２２１内の１番回線用の回線
状態語に応答情報有効ビット及びプログラムから指示さ
れた応、−答情報メモリアドレスをセットしておく。送
信側［師部２２０ ｈｉ ｉ番回線のキャラクタバッフ
ァ部２３１１から次送信文字要求信号を受けると、回線
状態、ｉＡ保持部２２１内のｉ番回線用の回線状態１悟
を読出し応答情報有効ビットがｔｌ １ ｒ＋であれば
ＤＭＡ送信処理は行わず、その回線状態１悟内の応答情
報メモリアドレスにより応答情報（呆持メモリ部２２４
から１文字読出し、キャラクタバッファ部２３１１に設
定したのち、その応答情報メモリアドレスの下２ビット
をデクリメント（−１）する。そのデクリメントした結
果下２ビットがＩＩ Ｏｒ＋であれば応答情報文字ビッ
トをリセットすると共に、プログラムに対し応答情報の
送信終了を報告する。そののちキャラクタバッファ部か
ら次送信文字要求を受領すると応答情報有効ビットがＩ
ｔ Ｏ″′なので、通常のＤＭＡ送信処理を継続する。
ータ送信中に通信制御装置２２がプログラムから１番回
線に対する応答情報の送信指示を受けると、送信制御部
２２０は回線状態語保持部２２１内の１番回線用の回線
状態語に応答情報有効ビット及びプログラムから指示さ
れた応、−答情報メモリアドレスをセットしておく。送
信側［師部２２０ ｈｉ ｉ番回線のキャラクタバッフ
ァ部２３１１から次送信文字要求信号を受けると、回線
状態、ｉＡ保持部２２１内のｉ番回線用の回線状態１悟
を読出し応答情報有効ビットがｔｌ １ ｒ＋であれば
ＤＭＡ送信処理は行わず、その回線状態１悟内の応答情
報メモリアドレスにより応答情報（呆持メモリ部２２４
から１文字読出し、キャラクタバッファ部２３１１に設
定したのち、その応答情報メモリアドレスの下２ビット
をデクリメント（−１）する。そのデクリメントした結
果下２ビットがＩＩ Ｏｒ＋であれば応答情報文字ビッ
トをリセットすると共に、プログラムに対し応答情報の
送信終了を報告する。そののちキャラクタバッファ部か
ら次送信文字要求を受領すると応答情報有効ビットがＩ
ｔ Ｏ″′なので、通常のＤＭＡ送信処理を継続する。
第３図は応答情報保持メモリ部２２４の内容例を示し、
アドレスＸ’０２°にはｒＤＬＥＪ文字が、アドレスＸ
’０１’にはｒＡｃＫＪ文字が、アドレスＸ“０７゛及
びＸ°０６“にはそれぞれｒＤＬＥｊ文字が、アドレス
Ｘ゛０５°には［ＮＡＫＪ文字がそれぞれ設定されてい
る。アドレスＸ’ＯＯ” 、 Ｘ’０３’ 、 Ｘ’０
４’の内容は不定である。例えば第３図の応答情報保持
メモリ部において、プログラムから応答情報メモリアド
レスとしてＸ“０７′が設定されると、先に述べたよう
に下２ビットがＩＴ ＯＩＴになるまで読出すから回線
上へは「Ｄ″ＬＥ」 、ｒＤＬＥｊ、ｒＮＡＫＪのｌ１
ｌｆｆｉで３文字が送信される。またＸ゛０８“を設定
するとｒＤＬＦｌ 、ｒＡｃＫＪ 、ｒＤＬＥ」、ｒＮ
ＡＫＪの４文字が送信される。応答情報メモリアドレス
のデクリメント幅を変えることにより、任意文字数の応
答情報の送信が可能である。なお当然のこと々からこの
装置はデータ中に挿入すること々く、応答情報単独の送
信も可能である。
アドレスＸ’０２°にはｒＤＬＥＪ文字が、アドレスＸ
’０１’にはｒＡｃＫＪ文字が、アドレスＸ“０７゛及
びＸ°０６“にはそれぞれｒＤＬＥｊ文字が、アドレス
Ｘ゛０５°には［ＮＡＫＪ文字がそれぞれ設定されてい
る。アドレスＸ’ＯＯ” 、 Ｘ’０３’ 、 Ｘ’０
４’の内容は不定である。例えば第３図の応答情報保持
メモリ部において、プログラムから応答情報メモリアド
レスとしてＸ“０７′が設定されると、先に述べたよう
に下２ビットがＩＴ ＯＩＴになるまで読出すから回線
上へは「Ｄ″ＬＥ」 、ｒＤＬＥｊ、ｒＮＡＫＪのｌ１
ｌｆｆｉで３文字が送信される。またＸ゛０８“を設定
するとｒＤＬＦｌ 、ｒＡｃＫＪ 、ｒＤＬＥ」、ｒＮ
ＡＫＪの４文字が送信される。応答情報メモリアドレス
のデクリメント幅を変えることにより、任意文字数の応
答情報の送信が可能である。なお当然のこと々からこの
装置はデータ中に挿入すること々く、応答情報単独の送
信も可能である。
〈効 果〉
以上説明したようにこの発明はプログラムの介入なしに
データブロック中に応答情報を自動的に挿入するように
したものであり、データの送信をすべてＤＭＡ転送化す
ることができる利点がある。
データブロック中に応答情報を自動的に挿入するように
したものであり、データの送信をすべてＤＭＡ転送化す
ることができる利点がある。
また回線単位に保持すべき情報は１ビツトの応答情報有
効ビット及び応答情報メモリアドレス（応答１１１１報
の組合せが４文字以下で８組必要ならば５ビツト幅でよ
い）であり、回線毎に応答情報を（イニ持する方式に比
べ、複数回線収容時の・・−ドウエアＩ１１を削成でき
る利点がある。またこの発明は応答情報の送信のみなら
ず、固定的なパターンのデータの送信が必要な場合、プ
ログラムでＤＭＡ送信用のデータを作らなくても簡Φに
送信できる１、史に応答情報メモリをプログラムから仕
、■、に設定可能とすることによりシステムより必要な
お答情報の種類を限定して設定できるので、応答情報メ
モリ容宙を最少化することができる。
効ビット及び応答情報メモリアドレス（応答１１１１報
の組合せが４文字以下で８組必要ならば５ビツト幅でよ
い）であり、回線毎に応答情報を（イニ持する方式に比
べ、複数回線収容時の・・−ドウエアＩ１１を削成でき
る利点がある。またこの発明は応答情報の送信のみなら
ず、固定的なパターンのデータの送信が必要な場合、プ
ログラムでＤＭＡ送信用のデータを作らなくても簡Φに
送信できる１、史に応答情報メモリをプログラムから仕
、■、に設定可能とすることによりシステムより必要な
お答情報の種類を限定して設定できるので、応答情報メ
モリ容宙を最少化することができる。
第１図はデータ通信における全二重通信のデータ送受信
例を示す図、第２図はこの発明の一実施例を示すブロッ
ク図、第３図は応答情報１呆持メモリ部２２４の内容の
例を示す図である。 １１：センタからの送信データブロック、１２：端末か
らの送信データブロック、１３：送信データブロックに
挿入された否定応答情報、２０：プロセッサ、２１：メ
モリ、２２：通信制ｉｌｌ装置、２２０：送信制御部、
２２１：回線状態語ｆ！＋ｇ持部、２２２：応答情報メ
モリアドレスレジスタ、２２３：デクリメンタ、２２４
：応答情報保持メモリ部、２３１１〜２３１゜：キャラ
クタバツファ部、２４１〜２４゜：データＪｍ信−線。 特許出願人 日本電信電話公社 代 理 人 位 野 東
例を示す図、第２図はこの発明の一実施例を示すブロッ
ク図、第３図は応答情報１呆持メモリ部２２４の内容の
例を示す図である。 １１：センタからの送信データブロック、１２：端末か
らの送信データブロック、１３：送信データブロックに
挿入された否定応答情報、２０：プロセッサ、２１：メ
モリ、２２：通信制ｉｌｌ装置、２２０：送信制御部、
２２１：回線状態語ｆ！＋ｇ持部、２２２：応答情報メ
モリアドレスレジスタ、２２３：デクリメンタ、２２４
：応答情報保持メモリ部、２３１１〜２３１゜：キャラ
クタバツファ部、２４１〜２４゜：データＪｍ信−線。 特許出願人 日本電信電話公社 代 理 人 位 野 東
Claims (1)
- （１） 複数のデータ通信回線とメモリとの間のデータ
転送をＤＭＡ方式により行う通信制御装置において、複
数の回線に共通に設けられ、情報保持メモリ部、各回線
対応に幾けた情報有効ピッｌ−、情報保持メモリアドレ
スを含む回線状態語１呆持部と、前記各回線とのデータ
の送受信を行う回線ごとのキャラクタバッファ部と、前
記キャラクタノくツファ部からの次送信文字要求時、当
該回線の前記情報有効ビットが有意であれば、前記メモ
リと前記キャラクタバッファ部との間でのＤＭＡ送信処
理を行わず、当該回線の前記情報保持メモリアドレスに
より前記情報保持メモリ部の内容を読出し、その読出し
た内容を前記キャラクタバッファ部に設定する送信制御
部とを有することを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113349A JPS604353A (ja) | 1983-06-22 | 1983-06-22 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113349A JPS604353A (ja) | 1983-06-22 | 1983-06-22 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS604353A true JPS604353A (ja) | 1985-01-10 |
| JPS648504B2 JPS648504B2 (ja) | 1989-02-14 |
Family
ID=14609997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113349A Granted JPS604353A (ja) | 1983-06-22 | 1983-06-22 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS604353A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176759A (ja) * | 1986-01-28 | 1987-08-03 | Mazda Motor Corp | 内面研削盤 |
| JPH0241862A (ja) * | 1988-07-30 | 1990-02-13 | Mazda Motor Corp | 非真円形状の加工装置 |
| WO2019021854A1 (ja) * | 2017-07-28 | 2019-01-31 | パナソニックＩｐマネジメント株式会社 | モータ、送風機及び冷蔵庫 |
-
1983
- 1983-06-22 JP JP58113349A patent/JPS604353A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62176759A (ja) * | 1986-01-28 | 1987-08-03 | Mazda Motor Corp | 内面研削盤 |
| JPH0671697B2 (ja) * | 1986-01-28 | 1994-09-14 | マツダ株式会社 | 内面研削盤 |
| JPH0241862A (ja) * | 1988-07-30 | 1990-02-13 | Mazda Motor Corp | 非真円形状の加工装置 |
| WO2019021854A1 (ja) * | 2017-07-28 | 2019-01-31 | パナソニックＩｐマネジメント株式会社 | モータ、送風機及び冷蔵庫 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS648504B2 (ja) | 1989-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0120889B1 (en) | Direct memory access peripheral unit controller | |
| US5420988A (en) | Establishing logical paths through a switch between channels and control units in a computer I/O system | |
| JPS6250862B2 (ja) | ||
| JPS639786B2 (ja) | ||
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| JPS604353A (ja) | 通信制御装置 | |
| JPH0744567B2 (ja) | 通信インタ−フエイス装置 | |
| JPH0458215B2 (ja) | ||
| US5479582A (en) | Message-oriented bank controller interface | |
| EP0060535A2 (en) | Multiprocessor network | |
| US4751698A (en) | Serial link adapter for a communication controller | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JPS5816376B2 (ja) | ル−プデンソウセイギヨホウシキ | |
| EP1459191B1 (en) | Communication bus system | |
| JPH0234518B2 (ja) | ||
| JPH0115100B2 (ja) | ||
| KR950001513B1 (ko) | 미니맵(Mini-MAP) 네트워크의 데이타 링크 계층에서 도착통지(acknowledgement) 전송방법 | |
| JPH077969B2 (ja) | 通信制御方法 | |
| JPS59226962A (ja) | デ−タ交換装置 | |
| JPS6058747A (ja) | 蓄積交換機における同報通信方式 | |
| JPH0354497B2 (ja) | ||
| JPS6191755A (ja) | デ−タ伝送制御方式 | |
| JPS6075149A (ja) | プロセツサ制御方式 | |
| JPH02131066A (ja) | ファクシミリ応答装置 |