CN212364992U - 接口转换电路及接口转换装置 - Google Patents

Abstract

本实用新型公开了一种接口转换电路及接口转换装置。本实用新型提供的接口转换电路包括FPGA芯片，FPGA芯片包括SDIO接口模块、SPI接口模块及UART接口模块，SDIO接口模块用于按照SDIO接口协议接收第一数据；SPI接口模块与SDIO接口模块电连接，用于按照SPI接口协议发送第一数据；UART接口模块与SDIO接口模块电连接，用于按照UART接口协议发送第一数据。根据本实用新型提供的接口转换电路，能够实现将SDIO接口传输的数据格式转换为支持SPI接口及UART接口协议的数据格式，进而满足不同接口的设备间的数据通信需求。

Description

接口转换电路及接口转换装置

技术领域

本实用新型涉及工业控制技术领域，尤其涉及一种接口转换电路及接口转换装置。

背景技术

近年来，随着工业控制技术的不断进步和提升，各种设备的接口也越来越多样化。例如，具有安全数字输入输出(Secure Digital Input and Output，SDIO)接口的设备，具有串行外设接口(Serial Peripheral Interface，SPI)的设备，具有通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)接口的设备等。

SDIO接口一般用于主端设备，SPI接口及UART接口一般用于从端设备，为了满足不同接口的设备间的数据通信，需要利用接口转换电路把SDIO接口传输的数据格式转换为支持SPI接口及UART接口协议的数据格式。

但是，目前的接口转换电路无法实现将SDIO接口传输的数据格式转换为支持SPI接口及UART接口协议的数据格式，不能满足不同接口的设备间的数据通信需求。

实用新型内容

本实用新型实施例提供一种接口转换电路及接口转换装置，能够满足不同接口的设备间的数据通信需求。

第一方面，本实用新型实施例提供一种接口转换电路，包括现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)芯片，FPGA芯片包括安全数字输入输出SDIO接口模块、SPI接口模块、通用异步收发传输器UART接口模块；

SDIO接口模块用于按照SDIO接口协议接收第一数据；

SPI接口模块与SDIO接口模块电连接，用于按照SPI接口协议发送第一数据；

UART接口模块与SDIO接口模块电连接，用于按照UART接口协议发送第一数据。

在第一方面一种可能的实施方式中，FPGA芯片还包括调度控制模块；

调度控制模块与SDIO接口模块、SPI接口模块及UART接口模块电连接，调度控制模块用于将从SDIO接口模块接收的第一数据发送至SPI接口模块和/或UART接口模块，以及将从SPI接口模块和/或UART接口模块接收的反馈数据发送至SDIO接口模块。

在第一方面一种可能的实施方式中，FPGA芯片还包括第一缓存模块；

第一缓存模块与调度控制模块电连接，第一缓存模块用于缓存从SDIO接口模块接收的第一数据。

在第一方面一种可能的实施方式中，FPGA芯片还包括第二缓存模块；

第二缓存模块与调度控制模块电连接，第二缓存模块用于缓存从SPI接口模块和/或UART接口模块接收的反馈数据。

在第一方面一种可能的实施方式中，第一缓存模块及第二缓存模块均为先进先出(First Input First Output，FIFO)存储器。

在第一方面一种可能的实施方式中，FPGA芯片还包括中断控制模块；

中断控制模块与SDIO接口模块及调度控制模块电连接，中断控制模块用于通过调度控制模块向SPI接口模块、UART接口模块、第一缓存模块和第二缓存模块中的一者或多者发送中断控制信号。

在第一方面一种可能的实施方式中，FPGA芯片还包括参数配置模块；

参数配置模块与SDIO接口模块及调度控制模块电连接，参数配置模块用于从SDIO接口模块接收参数配置信息，并通过调度控制模块将参数配置信息发送至SPI接口模块、UART接口模块、第一缓存模块、第二缓存模块和中断控制模块中的一者或多者。

在第一方面一种可能的实施方式中，参数配置信息包括第一缓存模块的存储阈值信息、第二缓存模块的存储阈值信息、中断控制模块的中断使能信息、接口转换电路的工作速率信息、SPI接口模块的通道控制信息和UART接口模块的通道控制信息中的至少一种或多种。

在第一方面一种可能的实施方式中，FPGA芯片还包括时钟模块，用于为FPGA芯片提供驱动时钟。

第二方面，本实用新型实施例提供一种接口转换装置，其包括如第一方面任一实施方式中的接口转换电路。

本实用新型提供的接口转换电路及接口转换装置包括FPGA芯片，FPGA芯片包括SDIO接口模块、SPI接口模块及UART接口模块。根据本实用新型提供的接口转换电路，同时将SDIO接口模块、SPI接口模块及UART接口模块集成在同一FPGA芯片上，从而能够实现将SDIO接口传输的数据格式转换为支持SPI接口及UART接口协议的数据格式，进而满足不同接口的设备间的数据通信需求。另外，相较于常用的专用集成电路(Application SpecificIntegrated Circuit，ASIC)桥接芯片，FPGA芯片具有低功耗和低成本优势。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对本实用新型实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本实用新型一种实施例提供的接口转换电路的结构示意图；

图2示出了本实用新型另一种实施例提供的接口转换电路的结构示意图。

具体实施方式

下面将详细描述本实用新型的各个方面的特征和示例性实施例，为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本实用新型进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本实用新型，并不被配置为限定本实用新型。对于本领域技术人员来说，本实用新型可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本实用新型的示例来提供对本实用新型更好的理解。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

SDIO总线有两端，其中一端连接主机(HOST)端，另一端连接设备端(DEVICE)，采用HOST-DEVICE这样的设计是为了简化DEVICE的设计，通信可以由HOST端发出命令开始，在DEVICE端只要能解析HOST的命令，就可以同HOST进行通信。

目前随着市场各种产品接口多样化，为了满足设备间不同接口间的数据通信，需要设计一些接口转换电路来满足其需要，基于SDIO总线的扩展出SPI接口/UART接口的接口电路就是其中一种。

本实用新型提供了一种驱动控制电路及显示设备。图1示出了本实用新型一个实施例提供的驱动控制电路的结构示意图。如图1所示，该驱动控制电路100包括FPGA芯片1，FPGA芯片1包括SDIO接口模块2、SPI接口模块3、UART接口模块4。

SDIO接口模块2用于按照SDIO接口协议接收第一数据。示例性的，SDIO接口模块2与主端设备21电连接，可以从主端设备21接收第一数据。应当理解的是，SDIO接口模块2可以实现数据的收发控制，不仅可以从主端设备21接收数据，还可以向主端设备发送数据。SDIO接口模块2能够实现与主端设备21之间上电初始化和数据交互功能。

SPI接口模块3与SDIO接口模块2电连接，SPI接口模块3用于按照SPI接口协议发送第一数据。示例性的，SPI接口模块3可以与第一从端设备31电连接，向第一从端设备31发送来自主端设备21的第一数据。应当理解的是，SPI接口模块3可以实现数据的收发控制，不仅可以从SDIO接口模块2接收数据，还可以向SDIO接口模块2发送来自第一从端设备31的反馈数据。具体的，SPI接口模块3按照SPI接口协议及时序要求完成与第一从端设备31间的数据收发。

另外，SPI接口模块3的数据通道可以有M个，M为大于或等于1的正整数。进而SPI接口模块3可以与M个第一从端设备31电连接。SPI接口模块3与M个第一从端设备31之间的数据收发可以并行进行。

UART接口模块4与SDIO接口模块2电连接，UART接口模块4用于按照UART接口协议发送第一数据。示例性的，UART接口模块4可以与第二从端设备41电连接，向第二从端设备41发送来自主端设备21的第一数据。应当理解的是，UART接口模块4可以实现数据的收发控制，不仅可以从SDIO接口模块2接收数据，还可以向SDIO接口模块2发送来自第二从端设备41的反馈数据。具体的，UART接口模块4按照UART接口协议及时序要求完成与第二从端设备41间的数据收发。

另外，UART接口模块4的数据通道可以有N个，N为大于或等于1的正整数。进而UART接口模块4可以与N个第二从端设备41电连接。UART接口模块4与N个第二从端设备41之间的数据收发可以并行进行。

示例性的，FPGA芯片自带内嵌伪静态随机存储器(Pseudo static random accessmemory，PSRAM)资源或者内嵌同步动态随机存取内存(synchronous dynamic random-access memory，SDRAM)，具备双启动(Dualboot)功能，能够实现帧数据缓存及在线升级功能。同时具备可编程性、输入/输出(Input/Output，I/O)接口资源丰富、电路灵活、寄存器转换级电路(Register Transfer Level，RTL)代码可灵活移植等特点。

根据本实用新型提供的接口转换电路100，同时将SDIO接口模块2、SPI接口模块3及UART接口模块4集成在同一FPGA芯片1上，从而能够实现将SDIO接口传输的数据格式转换为支持SPI接口及UART接口协议的数据格式，进而满足不同接口的设备间的数据通信需求。另外，以FPGA芯片为硬件平台实现基于SDIO总线扩展SPI/UART接口电路，可很好地利用FPGA芯片低功耗、低成本优势、可编程性、资源丰富、移植性好等优点。

在一些可选的实施例中，如图2所示，FPGA芯片1还可以包括调度控制模块5。调度控制模块5与SDIO接口模块2、SPI接口模块3及UART接口模块4电连接。调度控制模块5用于将从SDIO接口模块2接收的第一数据发送至SPI接口模块3和/或UART接口模块4，以及将从SPI接口模块3和/或UART接口模块4接收的反馈数据发送至SDIO接口模块2。

示例性的，调度控制模块5用于调度控制整个接口转换电路100。调度控制模块5可以对从主端设备21发送来的各种指令数据进行分析，根据SPI接口模块3及UART接口模块4的端口状态把要发送的各通道数据发送出去。并且，调度控制模块5可以对从SPI接口模块3及UART接口模块4的各通道数据进行接收。

根据本实用新型实施例，通过设置调度控制模块5，扩展了接口转换电路的功能。

在一些可选的实施例中，如图2所示，FPGA芯片还包括第一缓存模块6。第一缓存模块6与调度控制模块5电连接。第一缓存模块6用于缓存从SDIO接口模块2接收的第一数据。

示例性的，调度控制模块5可以对从主端设备21发送来的各种指令数据进行分析，并根据相应指令把要发送的各通道数据先存入对应的第一缓存模块6中，然后SPI接口模块3及UART接口模块4的端口状态把要发送的各通道数据发送出去。

在一些可选的实施例中，如图2所示，FPGA芯片还包括第二缓存模块7。第二缓存模块7与调度控制模块5电连接。第二缓存模块7用于缓存从SPI接口模块3和/或UART接口模块4接收的反馈数据。

示例性的，调度控制模块5可以对从SPI接口模块3及UART接口模块4的各通道数据进行接收，将接收的数据缓存至第二缓存模块7。

根据本实用新型实施例，通过第一缓存模块6及第二缓存模块7分别对从SDIO接口模块2、SPI接口模块3及UART接口模块4接收的数据做临时缓存，扩展了接口转换电路的功能。

在一些可选的实施例中，第一缓存模块6及第二缓存模块7均为FIFO存储器。FIFO寄存器具有灵活、方便、高效的特性，适用于高速数据采集、高速数据处理、高速数据传输。能够提高接口转换电路的功能性。

在一些可选的实施例中，如图2所示，FPGA芯片还包括中断控制模块8。中断控制模块8与SDIO接口模块2及调度控制模块5电连接。中断控制模块8用于通过调度控制模块5向SPI接口模块3、UART接口模块4、第一缓存模块6和第二缓存模块7中的一者或多者发送中断控制信号。中断控制模块8可以从SDIO接口模块2接收中断控制信息，并基于接收的中断控制信息向各模块发送中断控制信号。

示例性的，中断控制模块8根据SPI接口模块3、UART接口模块4、第一缓存模块6、第二缓存模块7的状态按照优先级依次触发和调度中断。最高优先级是线路状态中断，即中断SPI接口模块3及UART接口模块4；次之为第一缓存模块6中断，最低级第二缓存模块7中断。

示例性的，调度控制模块5可以对从SPI接口模块3及UART接口模块4的各通道数据进行接收，将接收的数据缓存至第二缓存模块7，然后中断控制模块8来通知SDIO接口模块2进行接收数据读取操作。

根据本实用新型实施例，通过中断控制模块8中断各工作模块的工作状态，扩展了接口转换电路的功能。

在一些可选的实施例中，如图2所示，FPGA芯片还包括参数配置模块9。参数配置模块9与SDIO接口模块2及调度控制模块5电连接。参数配置模块9用于从SDIO接口模块2接收参数配置信息，并通过调度控制模块5将参数配置信息发送至SPI接口模块2、UART接口模块3、第一缓存模块6、第二缓存模块7和中断控制模块8中的一者或多者。

示例性的，参数配置信息来自主端设备21。

在一些可选的实施例中，参数配置信息包括第一缓存模块6的存储阈值信息、第二缓存模块7的存储阈值信息、中断控制模块8的中断使能信息、接口转换电路100的工作速率信息、SPI接口模块3的通道控制信息和UART接口模块4的通道控制信息中的至少一种或多种。

根据本实用新型实施例，通过设置参数配置模块9，接口转换电路100可以根据需求做灵活改变。

在一些可选的实施例中，如图2所示，FPGA芯片还包括时钟模块10。时钟模块10用于为FPGA芯片1提供驱动时钟。

示例性的，可以将外部晶振模块11的输出的晶振信息输入时钟模块10，时钟模块10通过FPGA芯片内嵌PLL进行倍频和分频功能，实现整个接口转换电路(SDIO、SPI及UART各接口模块)所需时钟频率。

至此，本实用新型提供的接口转换电路，很好地利用FPGA芯片的低功耗和低成本优势，利用FPGA可编程性、资源丰富、移植性好等特点，实现SDIO转SPI及UART的接口转换电路。另外，SDIO、SPI及UART接口速度也可以根据需求做灵活改变。相对于以ASIC芯片为硬件平台的接口转换电路，本实用新型提供的接口转换电路在功耗、成本、功能扩展、接口性能和灵活性等方面都具有明显的优势。

另外，本实用新型还提供一种接口转换装置，其包括上述任一项实施例所述的接口转换电路。本实用新型实施例提供的接口转换装置，具有本实用新型实施例提供的接口转换电路的有益效果，具体可以参考上述实施例对于接口转换电路的具体说明，本实施例在此不再赘述。

以上所述，仅为本实用新型的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的系统、模块和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。应理解，本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。

Claims (10)

1.一种接口转换电路，其特征在于，包括现场可编程逻辑门阵列FPGA芯片，所述FPGA芯片包括安全数字输入输出SDIO接口模块、串行外设接口SPI接口模块、通用异步收发传输器UART接口模块；

所述SDIO接口模块用于按照SDIO接口协议接收第一数据；

所述SPI接口模块与所述SDIO接口模块电连接，用于按照SPI接口协议发送所述第一数据；

所述UART接口模块与所述SDIO接口模块电连接，用于按照UART接口协议发送所述第一数据。

2.根据权利要求1所述的接口转换电路，其特征在于，所述FPGA芯片还包括调度控制模块；

所述调度控制模块与所述SDIO接口模块、所述SPI接口模块及所述UART接口模块电连接，所述调度控制模块用于将从所述SDIO接口模块接收的第一数据发送至所述SPI接口模块和/或所述UART接口模块，以及将从所述SPI接口模块和/或所述UART接口模块接收的反馈数据发送至所述SDIO接口模块。

3.根据权利要求2所述的接口转换电路，其特征在于，所述FPGA芯片还包括第一缓存模块；

所述第一缓存模块与所述调度控制模块电连接，所述第一缓存模块用于缓存从所述SDIO接口模块接收的所述第一数据。

4.根据权利要求3所述的接口转换电路，其特征在于，所述FPGA芯片还包括第二缓存模块；

所述第二缓存模块与所述调度控制模块电连接，所述第二缓存模块用于缓存从所述SPI接口模块和/或所述UART接口模块接收的所述反馈数据。

5.根据权利要求4所述的接口转换电路，其特征在于，所述第一缓存模块及所述第二缓存模块均为先进先出FIFO存储器。

6.根据权利要求4所述的接口转换电路，其特征在于，所述FPGA芯片还包括中断控制模块；

所述中断控制模块与所述SDIO接口模块及所述调度控制模块电连接，所述中断控制模块用于通过所述调度控制模块向所述SPI接口模块、所述UART接口模块、所述第一缓存模块和所述第二缓存模块中的一者或多者发送中断控制信号。

7.根据权利要求6所述的接口转换电路，其特征在于，所述FPGA芯片还包括参数配置模块；

所述参数配置模块与所述SDIO接口模块及所述调度控制模块电连接，所述参数配置模块用于从所述SDIO接口模块接收参数配置信息，并通过所述调度控制模块将所述参数配置信息发送至所述SPI接口模块、所述UART接口模块、所述第一缓存模块、所述第二缓存模块和所述中断控制模块中的一者或多者。

8.根据权利要求7所述的接口转换电路，其特征在于，所述参数配置信息包括所述第一缓存模块的存储阈值信息、所述第二缓存模块的存储阈值信息、所述中断控制模块的中断使能信息、所述接口转换电路的工作速率信息、所述SPI接口模块的通道控制信息和所述UART接口模块的通道控制信息中的至少一种或多种。

9.根据权利要求1-8任一项所述的接口转换电路，其特征在于，所述FPGA芯片还包括时钟模块，用于为所述FPGA芯片提供驱动时钟。

10.一种接口转换装置，其特征在于，包括如权利要求1-9任一项所述的接口转换电路。

Images