KR900007704B1

KR900007704B1 - 전전자 교환기의 주변기기 제어버스의 통신방법

Info

Publication number: KR900007704B1
Application number: KR1019870014080A
Authority: KR
Inventors: 오문규; 이윤주; 황승희; 오창환
Original assignee: 재단법인 한국전자통신연구소; 경상연; 한국전기통신공사; 이우재
Priority date: 1987-12-10
Filing date: 1987-12-10
Publication date: 1990-10-18
Also published as: KR890011298A

Abstract

내용 없음.

Description

전전자 교환기의 주변기기 제어버스의 통신방법

제1도는 일반적인 전전자 교환기의 백플레인 버스로 주변기기 정합블럭도.

제2도는 일반적인 전전자 교환기의 입출력버스 장치의 상호블럭도.

제3도는 본 발명의 주변기기 제어버스를 사용한 전전자 교환기의 주변기기 정합블럭도.

제4도는 본 발명의 주변기기 제어버스 타이밍 다이어그램.

제5도는 본 발명의 주변기기 제어버스 백플레인 콘넥터 핀 할당표시도.

* 도면의 주요 부분에 대한 부호의 설명

BP-BUS : 주변기기 제어 백플레이 버스 SCSI : 소용량 컴퓨터 정합방식

PP : 주변기기 제어 프로세서 MP : 모드패리 비트

본 발명은 전전자 교환기의 주변기기 정합제어에 사용되는 주변기기 정합버스(Telephony Device Bus)에 관한 것으로, 특히 전전자 교환기에서 각기 다른 기능을 가지는 주변기기(Telephony)를 공통으로 제어할수 있고 주변기기의 호환성 및 확정성을 가진 구조에서 주변기기 정합버스는 다양한 선택모드와 제어주소(Access Point)를 제공하며 데이타 전송은 RS 485방식인 차동직렬(Differential Serial)방식으로 전전자 교환기에서 주변기기 제어를 능률적으로 수행할 수 있을 뿐만 아니라 클럭속도(Clock Rate)에 따라서 먼 거리까지 제어가 가능한 전전자 교환기의 주변기기 제어버스의 통신방법에 관한 것이다.

종래 전전자 교환기의 주변기기 제어버스는 제1도 및 제2도에 도시한 바와같이 백플레인버스(Back Plane Bus) 및 SCSI(Small Computer Interface)버스와 같이 입출력장치에 따라서 각기 다른 제어기와 다른 정합버스로 구성되어 있는바 각 입력출력장치의 특성에 따라 제어방식 및 제어버스를 독립적으로 구성할수 있다는 장점은 있으나 각 입출력장치에 따라 제어버스 구조가 독립적이기 때문에 전전자 교환기에서의 주변기기 제어버스는 일반적인 컴퓨터버스와는 달리 기기들의 특성에 적합한 구조로서 서로 특성이 상이한 기기들에 대해 공통으로 사용되어야 한다는 제약성을 만족하지 못하는 단점이 있으며, 또한 제1도에 도시한 백플레인 버스(BP-BUS)는 프로세서와 주변기기사이의 병렬 버스(Parallel Bus) 및 백플레인 버스(BP-Bus)이기 때문에 통신거리가 길어지면 통신상의 에러가 빈발하고 잡음을 유발하는 등 많은 문제점이 발생하며, 제2도는 전전자 교환기의 입출력버스(I/O Bus)인 SCSI버스로서 병렬 버스이고 프로세서와 입출력 컨트롤러 사이에는 서로 주고받는 (Hand-shake)방식에 의하여 데이타를 전송하므로 각 신호마다 접지(GND)신호가 부가되어 사용되므로 전체 50편의 할당을 필요로 하는 단점이 있었다.

본 발명은 상기와 같은 문제점과 단점들을 해결하고 주변기기를 공통으로 제어하도록 하며 클럭속도(Clock Rate)에 따라서 거리의 제약성도 극복할 수 있도록 하는 전전자 교환기의 주변기기 제어버스의 통신방법을 제공하는 것을 그 목적으로 한다.

이하 첨부된 도면에 의하여 본 발명을 상세히 설명하면 다음과 같다.

제3도에 도시한 바와같이 하나의 마스터(Master : PP)에서 제공한 정합버스(TD-Bus)에는 하나의 슬레이브(Slave)인 하드웨어 유니트(HW Unit)가 연결되고 상기 슬레이브(HW Unit)에는 여러 장치(Device 0∼Device n)들이 연결되어 있으며 상기 정합버스(TD-Bus)는 멀티포인트 토폴로지(Multipoint Topology)로 동기 (Synchronous) 및 비동기(Asynchronous)방식을 혼합하여 차동직렬(Differential Serial)방식으로 데이타를 송수신 하도록 구성한다.

이하 이들의 작용효과를 설명하면 다음과 같다.

제3도와 제4도에 도시한 바와같이 마스터(PP)에 연결된 정합버스(TD-BUS)는 프레임 동기신호(

)의 어써트(Assert)에 의하여 동작이 시작되고 상기 마스터(PP)는 상기 프레임 동기신호(

)를 어써트한후 클럭(CLK)의 반주기 뒤에, 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 원하는 전송모드(M0∼M3)를 제공하며, 클럭(CLK)의 한주기 뒤에 어드레스(A0∼A3)를 상기 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 제공하고, 이렇게 반복하여 어드레스(A4∼A7) 및 어드레스(A8∼A11) 어드레스(A12∼A15)를 동일한 형태로 상기 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 제공한다.

이와같이 프레임 동기신호(

)어써트 후 클럭(CLK)의 5주기 반뒤에는 어드레스(A12∼A15)를 수회 반복해서 상기 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 제공하도록 구성되어 있으나 슬레이브(Slave)에서는 상기 어드레스(A12∼A15)를 반복해서 사용하지 않아도 무방하다.

상기 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)를 수신한 슬레이브(HW Unit)의 해당장치(Device)를 데이타 송수신 준비완료신호(

)를 마스터(PP)에 제공하며, 상기 마스터(PP)는 상기 데이타 송수신 준비완료신호(

)를 수신후 처음부터 나타나는 클럭(CLK)의 낮은 전위이동(Falling Edge)에서 데이타(D7)∼(D0)를 각각 한주기 동안에 송신하고, 데이타(D7)∼(D0)를 수신할때는 클럭의 높은 전위이동(Rising Edge)에서 데이타(D7) ∼ (D0)를 래치 (Latch)한다.

즉 프레임 동기신호(

) 및 데이타 송수신 준비완료신호(

)와 같은 컨트롤신호는 클럭의 높은 전위이동(Rising Edge)에서 발생하며, 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)와 데이타(D7∼D0) 클럭(CLK)의 낮은 전위이동(Falling Edge)에서 래치하는 스킴(Scheme)을 취하고 있고, 이와같은 스킴은 마스터(PP) 및 스레이브(HW Unit)에서 동일하게 적용하고 있으며 모드 및 해당 어드레스를 수신한 장치(Device)에서 더미 어드레스(Dummy Address : A12∼A15의 반복) 및 어드레스(A15)까지 필요하지 않을경우에는 상기 프레임 동기신호(

)의 어써트동안에 데이타 송수신 준비완료신호(

)를 제공하면 상기 마스터(PP)는 더이상 어드레스를 제공하지 않고 데이타 송수신이 가능하도록 한다.

주변기기 제어버스 선택신호(TB-SEL)는 하이액티브(High Active)나 로우액티브(Low Active)로 구성할 수 있으며, 사용자 선택신호(USER IRQ)는 하이에서 로우(High to Low)나 로우에서 하이(Low to High)에서 사용할 수 있고, 패리티(PARITY)의 모드 패리티비트(MP)와 어드레스 래리티(AP0∼AP3)는 모드 및 어드레스를 종(Column)으로 체크한 패리티 비트(Parity Bit)이며, 데이타 패리트(Data Parity)는 송신할 때 송신데이타에 대한 패리티와 수신할 때 수신데이타에 대한 패리티 비트이고, 상기 패리티(PARITY)는 양방향(Bidirection)으로 사용한다.

주변기기 제어버스에서 (

)는 주변기기 제어버스인 정합버스(TD-Bus)상의 버스에러를 슬레이브(HW-Unit)에서 검출하여 마스터로 보내는 신호이다.

상기 마스터(PP)에서 장치(Device)로 제공하는 신호는 클럭신호(CLK), 프레임동기신호(

), 모드 및 어드레스신호(MOD/ADR 0∼MOD/ADR 3), 송신데이타신호(TXD), 주변기기 제어버스 선택신호(TB-SEL)이며, 상기 장치(Device)에서 마스터(PP)로 제공하는 신호는 데이타 송수신 준비완료신호(

), 수신데이타신호(RXD)사용자 선택신호(USER TRQ), 주변기기 제어버스 여러신호(TBERR)이고, 상기 패리티(PARITY)는 주변기기 제어버스인 정합버스(TD-Bus)에서 양방향으로 사용한다.

이때 마스터(PP)에서 제공하는 프레임동기신호(FS)의 어써트(assert) 및 슬레이브(HW Unit)에서 제공하는 송수신 준비완료신호(

)의 발생이 마스터(PD)에서 발생하는 클럭(CLK)에 의하여 동작하므로 정합버스(TD-Bus) 케이블 및 버스 드라이버(bus-driver)에서의 딜레이(delay)로 인하여 케이블 길이가 길어지면 높은 클럭(high clock rate)에서는 에러(error)가 발생할 수 있다.

대략적인 계산에 의하면 마스터(PP)에서 제공하는 정합버스 클럭(CLK)이 2.5Mbps에서 정합버스 케이블(cable) 길이가 약 3m, 1.25Mbps에서 약 20m, 100Kbps에서는 100m까지 가능하나, 실험 결과에 의하면 2.5Mbps에서 약, 1.25Mbps에서 약 40m까지 가능하다.

제5도는 전전자교환기에서 사용한 96편 DIN콘넥터의 주변기기 제어버스(TD-Bus) 할당핀을 도시한 것이며 PI콘넥터는 사용자 선택(option)으로 제공한다.

상기한 바와같이 본 발명은 전전자 교환기의 주변기기 제어버스의 통신방법으로서 주변기기제어를 능률적으로 수행하며 서로 특성이 다른 주변기기에 대하여 공통으로 사용할 수 있도록 구성된 장점을 갖고, 주변기기 제어버스인 정합버스(TD-Bus)의 일반적인 버스구조를 충족시키므로 프로세서와 주변기기의 기종 변화에도 버스구조의 수정 및 보완을 최소화 할 수 있는 장점이 있으며, 또한 주변기기 제어버스는 통신방식(BS485) 형태의 균형모드로 2.5Mbps에서 약 3m까지 통신이 가능하며 100Kbps에서 100m까지 통신이 가능하기 때문에 클럭속도에 따라 먼거리 제어가 가능하도록 한 장점이 있는 것이다.

Claims

정합버스(TD-BUS)의 동작이 마스터(PP)에서 프레임 동기신호(
)의 어써트에 의해 시작되고, 마스터(PP)에서 프레임 동시신호(
)를 어써트한후 클럭(CLK)의 반주기 뒤에 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 원하는 전송모드(M0∼M3)를 제공하는 단계와, 클럭(CLK)의 한 주기 뒤에 어드레스(A0∼A3)를 상기의 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 제공하는 단계와, 계속해서어드레스(A4∼A7)과 어드레스(A8∼A11) 및 어드레스(A12∼A15)를 반복하여 상기의 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 제공하는 단계와, 클럭(CLK)의 5주기 반 뒤에 어드레스(A12∼A15)를 수회 반복하여 상기 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)에 제공하는 단계와, 상기의 모드 및 어드레스(MOD/ADR 0∼MOD/ADR 3)를 수신한 슬레이브(HW Unit)의 해당되는 장치(Device)가 데이타송수신 완료신호(
)를 클럭(CLK)의 높은 전위이동에서 마스터(PP)에 제공하는 단계와, 데이타 송수신 완료신호(
)를 수신한 마스터(PP)에서 처음 나타나는 클럭(CLK)의 낮은 전위이동에 데이타(D7)∼(D0)를 각각 한 주기 동안에 송신데이타신호(TXD)에 송신하는 단계들에 의해 제어버스스킴(Scheme)이 수행되도록 함을 특징으로 하는 전전자 교환기의 주변기기 제어버스의 통신방법.
제2항에 있어서, 상기 정합버스(TD-BUS)는 동기 및 비동기 방식을 혼합하여 차동직렬방식으로 데이타(D7)∼(D0)를 송수신하도록 한 전전자 교환기의 주변기기 제어버스의 통신방법.
제2항에 있어서, 마스터(PP)에서 데이타(D7)∼(D0)를 수신할 때에는 데이타 송수신 완료신호(
)를 수신한 뒤 처음으로 나타나는 높은 전위이동에서 데이타(D7)∼(D0)를 각각 한주기 동안에 수신데이타 신호(RXD)에서 래치하도록 한 전전자 교환기의 주변기기 제어버스의 통신방법.