JPH06223037A - 高速同期式データ転送方法 - Google Patents
高速同期式データ転送方法Info
- Publication number
- JPH06223037A JPH06223037A JP5012061A JP1206193A JPH06223037A JP H06223037 A JPH06223037 A JP H06223037A JP 5012061 A JP5012061 A JP 5012061A JP 1206193 A JP1206193 A JP 1206193A JP H06223037 A JPH06223037 A JP H06223037A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- master device
- clock signal
- data
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】マスタ装置１とスレーブ装置２間でプリント基
板上の信号伝達遅れ時間に左右されぬ高速同期式データ
転送を可能にする。 【構成】平行のバスラインの一端にマスタ装置１を、バ
スライン上にスレーブ装置２−１〜２−３を夫々設け、
マスタ装置がクロック信号を送信する信号線３１と受信
する信号線３２と２本設け、この２本をマスタ装置と逆
側の端で結合し、信号線３１で送られたクロック信号が
信号線３２側に折返すようにする。そしてマスタは送信
側のクロック信号を用いデータ転送要求ＲＥＱをスレー
ブに送る。スレーブは受信側のクロック信号を用い応答
信号ＡＣＫと共にデータ信号Ｄａｔａをマスタに送る。
マスタは受信側のクロック信号を用いこのデータ信号を
ラッチする。この場合先に送信されたクロック信号がマ
スタへ折返してデータ信号と共に戻りデータラッチを可
能とするので送信クロック周期を高めることができる。
板上の信号伝達遅れ時間に左右されぬ高速同期式データ
転送を可能にする。 【構成】平行のバスラインの一端にマスタ装置１を、バ
スライン上にスレーブ装置２−１〜２−３を夫々設け、
マスタ装置がクロック信号を送信する信号線３１と受信
する信号線３２と２本設け、この２本をマスタ装置と逆
側の端で結合し、信号線３１で送られたクロック信号が
信号線３２側に折返すようにする。そしてマスタは送信
側のクロック信号を用いデータ転送要求ＲＥＱをスレー
ブに送る。スレーブは受信側のクロック信号を用い応答
信号ＡＣＫと共にデータ信号Ｄａｔａをマスタに送る。
マスタは受信側のクロック信号を用いこのデータ信号を
ラッチする。この場合先に送信されたクロック信号がマ
スタへ折返してデータ信号と共に戻りデータラッチを可
能とするので送信クロック周期を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明はプリント基板上での信号
伝達遅れ時間に左右されない高速同期式のデータ転送方
法に関する。なお以下各図において同一の符号は同一も
しくは相当部分を示す。
伝達遅れ時間に左右されない高速同期式のデータ転送方
法に関する。なお以下各図において同一の符号は同一も
しくは相当部分を示す。
【０００２】
【従来の技術】図５はプリント基板上に設けられたデー
タ転送を行うシステムの従来のバスの構成例を示す。同
図において１はデータ転送の要求を行うマスタ装置（マ
スタとも略す）、２（２−１，２−２，２−３）はマス
タ装置１からの要求に従ってデータの送出や受取を行う
スレーブ装置（スレーブとも略す）である。またＣＬＯ
ＣＫはバス上のデータ転送用の同期化信号、３０はその
信号線、ＲＥＱは同じくバス上でマスタ１がスレーブ２
に向かって出力するデータ転送要求又はその信号線、Ａ
ＣＫは同じくバス上でスレーブ２がマスタ１に向かって
出力する信号ＲＥＱに対する応答又はその信号線、Ｄａ
ｔａは同じくバス上でマスタ１とスレーブ２間で転送さ
れるデータ信号又はその信号線である。
タ転送を行うシステムの従来のバスの構成例を示す。同
図において１はデータ転送の要求を行うマスタ装置（マ
スタとも略す）、２（２−１，２−２，２−３）はマス
タ装置１からの要求に従ってデータの送出や受取を行う
スレーブ装置（スレーブとも略す）である。またＣＬＯ
ＣＫはバス上のデータ転送用の同期化信号、３０はその
信号線、ＲＥＱは同じくバス上でマスタ１がスレーブ２
に向かって出力するデータ転送要求又はその信号線、Ａ
ＣＫは同じくバス上でスレーブ２がマスタ１に向かって
出力する信号ＲＥＱに対する応答又はその信号線、Ｄａ
ｔａは同じくバス上でマスタ１とスレーブ２間で転送さ
れるデータ信号又はその信号線である。
【０００３】図６は図５の動作説明用のタイムチャート
である。なお図６において、 ｔ１＝信号がマスタ装置からスレーブ装置に到達するま
での伝達遅れ時間、 ｔ２＝ＲＥＱ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔ３＝ＡＣＫ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔｓ＝ＡＣＫ信号をラッチする素子のセットアップ時間 である。次に図５を参照しつつ図６を説明する。マスタ
装置１はＡ点（ＣＬＯＣＫの立上り）からデータの読出
し要求信号ＲＥＱの出力を開始する。このＲＥＱ信号は
マスタ装置１内の図外の出力素子の出力遅延ｔ２後にマ
スタ装置１の出力端子に現れ、プリント基板のパターン
上での伝達遅れｔ１後にスレーブ装置２の入力端子に到
達する。スレーブ装置２は、ＲＥＱ信号をＢ点（ＣＬＯ
ＣＫの入力端での立上り）でラッチする。なおＣＬＯＣ
Ｋもクロック信号線３０を介しプリント基板のパターン
上での伝達遅れｔ１後にスレーブ装置２の入力端に到達
する。
である。なお図６において、 ｔ１＝信号がマスタ装置からスレーブ装置に到達するま
での伝達遅れ時間、 ｔ２＝ＲＥＱ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔ３＝ＡＣＫ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔｓ＝ＡＣＫ信号をラッチする素子のセットアップ時間 である。次に図５を参照しつつ図６を説明する。マスタ
装置１はＡ点（ＣＬＯＣＫの立上り）からデータの読出
し要求信号ＲＥＱの出力を開始する。このＲＥＱ信号は
マスタ装置１内の図外の出力素子の出力遅延ｔ２後にマ
スタ装置１の出力端子に現れ、プリント基板のパターン
上での伝達遅れｔ１後にスレーブ装置２の入力端子に到
達する。スレーブ装置２は、ＲＥＱ信号をＢ点（ＣＬＯ
ＣＫの入力端での立上り）でラッチする。なおＣＬＯＣ
Ｋもクロック信号線３０を介しプリント基板のパターン
上での伝達遅れｔ１後にスレーブ装置２の入力端に到達
する。
【０００４】スレーブ装置２はラッチしたＲＥＱ信号に
よりデータの用意を開始する。スレーブ装置２は用意が
できると、Ｃ点（ＣＬＯＣＫの立上り）から応答信号Ａ
ＣＫを出力する。ＡＣＫ信号はスレーブ装置２内の図外
の出力素子の出力遅延ｔ３後にスレーブ装置２の端子に
現れ、プリント基板のパターン上での伝達遅れｔ１後に
マスタ装置１の入力端子に到達する。マスタ装置１は、
Ｄ点（ＡＣＫ信号が“１”の時のＣＬＯＣＫの立上り）
でデータをラッチするとともにＲＥＱ信号を“０”にす
る。ここで、ＡＣＫ信号をマスタ装置１が確実に取り込
める最小クロック周期ｔｗは以下の（１）式で表され
る。
よりデータの用意を開始する。スレーブ装置２は用意が
できると、Ｃ点（ＣＬＯＣＫの立上り）から応答信号Ａ
ＣＫを出力する。ＡＣＫ信号はスレーブ装置２内の図外
の出力素子の出力遅延ｔ３後にスレーブ装置２の端子に
現れ、プリント基板のパターン上での伝達遅れｔ１後に
マスタ装置１の入力端子に到達する。マスタ装置１は、
Ｄ点（ＡＣＫ信号が“１”の時のＣＬＯＣＫの立上り）
でデータをラッチするとともにＲＥＱ信号を“０”にす
る。ここで、ＡＣＫ信号をマスタ装置１が確実に取り込
める最小クロック周期ｔｗは以下の（１）式で表され
る。
【０００５】
【数１】ｔｗ＞２ｔ１＋ｔ３＋ｔｓ………（１）
【０００６】
【発明が解決しようとする課題】上述した従来のデータ
転送システムではマスタ１から出力されるＣＬＯＣＫ信
号は、同時にスレーブ２から送信されるＤａｔａ信号を
ラッチするためにも用いられて時間的な拘束を受け、Ｃ
ＬＯＣＫ信号の最小周期ｔｗは（１）式のようになる。
このように従来の方式においては、プリント基板上の伝
送遅れ時間ｔ１により、同期信号（ＣＬＯＣＫ）の周波
数を上げることができない欠点がある。
転送システムではマスタ１から出力されるＣＬＯＣＫ信
号は、同時にスレーブ２から送信されるＤａｔａ信号を
ラッチするためにも用いられて時間的な拘束を受け、Ｃ
ＬＯＣＫ信号の最小周期ｔｗは（１）式のようになる。
このように従来の方式においては、プリント基板上の伝
送遅れ時間ｔ１により、同期信号（ＣＬＯＣＫ）の周波
数を上げることができない欠点がある。
【０００７】そこで本発明はプリント基板での信号伝達
遅れ時間ｔ１に左右されない高速同期式データ転送方法
を提供することを課題とする。
遅れ時間ｔ１に左右されない高速同期式データ転送方法
を提供することを課題とする。
【０００８】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のデータ転送方法では、平行の信号線か
らなるバスラインの一端にマスタ装置（１など）を設
け、このバスライン上に１または複数のスレーブ装置
（２など）を設け、マスタ装置とスレーブ装置との間ま
たはスレーブ装置同士の間のバスライン内の各信号線の
長さがほぼ等しくなるように構成し、マスタ装置とスレ
ーブ装置がこのバスラインを介してデータを転送するシ
ステムにおいて、前記バスライン内に２本のクロック信
号線（３１，３２など）を設け、このクロック信号線の
マスタ装置と逆側の端部を相互に接続してマスタ装置か
らこのクロック信号線の一方を介して送信された送信側
クロック信号が、このクロック信号線の他方を介し受信
側クロック信号として折返しマスタ装置に受信されるよ
うにし、マスタ装置は送信側クロック信号（ＣＬＯＣＫ
ａなど）を用いて（信号ＲＥＱなどを介し）スレーブ装
置にデータ送信を要求したのち、受信側クロック信号
（ＣＬＯＣＫｄなど）を用いてスレーブ装置からの送信
データ（Ｄａｔａ信号など）をラッチするようにする。
めに、請求項１のデータ転送方法では、平行の信号線か
らなるバスラインの一端にマスタ装置（１など）を設
け、このバスライン上に１または複数のスレーブ装置
（２など）を設け、マスタ装置とスレーブ装置との間ま
たはスレーブ装置同士の間のバスライン内の各信号線の
長さがほぼ等しくなるように構成し、マスタ装置とスレ
ーブ装置がこのバスラインを介してデータを転送するシ
ステムにおいて、前記バスライン内に２本のクロック信
号線（３１，３２など）を設け、このクロック信号線の
マスタ装置と逆側の端部を相互に接続してマスタ装置か
らこのクロック信号線の一方を介して送信された送信側
クロック信号が、このクロック信号線の他方を介し受信
側クロック信号として折返しマスタ装置に受信されるよ
うにし、マスタ装置は送信側クロック信号（ＣＬＯＣＫ
ａなど）を用いて（信号ＲＥＱなどを介し）スレーブ装
置にデータ送信を要求したのち、受信側クロック信号
（ＣＬＯＣＫｄなど）を用いてスレーブ装置からの送信
データ（Ｄａｔａ信号など）をラッチするようにする。
【０００９】また請求項２のデータ転送方法では、請求
項１に記載のデータ転送方法において、スレーブ装置は
送信側クロック信号を用いてマスタ装置からのデータ送
信要求を受付け、受信側クロック信号を用いて（信号Ａ
ＣＫなどと共に）マスタ装置への送信データを出力する
ものであるようにする。
項１に記載のデータ転送方法において、スレーブ装置は
送信側クロック信号を用いてマスタ装置からのデータ送
信要求を受付け、受信側クロック信号を用いて（信号Ａ
ＣＫなどと共に）マスタ装置への送信データを出力する
ものであるようにする。
【００１０】
【作用】図１は本発明の一実施例としてのバスの配線パ
ターンを示す。バスを構成するＣＬＯＣＫ信号線，デー
タ転送要求信号線ＲＥＱ，応答信号線ＡＣＫ，データ信
号線（Ｄ００〜Ｄ０５，─）の各信号線は全てほぼ平行
に配列され、このバスの一端にはマスタ１が配置され、
このバス上にはマルチドロップ状にスレーブ２−１〜２
−３が配置されている。なおＣＬＯＣＫ信号線は３１と
３２の２本設けられ、ＣＬＯＣＫ信号は送信側クロック
信号線３１を介してマスタ１から出力され、受信側クロ
ック信号線３２を介してマスタに戻るように構成されて
いる。各スレーブ装置はＣＬＯＣＫ信号を信号線３１，
３２の２箇所から取り込む。送信側と受信側の２つのＣ
ＬＯＣＫ信号は、出力信号用の同期化と入力信号のラッ
チ用として使い分ける。以上の構成は、ＣＬＯＣＫ信号
とそれ以外の信号の送信端から受信端までの配線パター
ン長を等しくするものであり、ＣＬＯＣＫ信号とその他
の信号の伝達遅れ時間ｔ１を等しくするためのものであ
る。
ターンを示す。バスを構成するＣＬＯＣＫ信号線，デー
タ転送要求信号線ＲＥＱ，応答信号線ＡＣＫ，データ信
号線（Ｄ００〜Ｄ０５，─）の各信号線は全てほぼ平行
に配列され、このバスの一端にはマスタ１が配置され、
このバス上にはマルチドロップ状にスレーブ２−１〜２
−３が配置されている。なおＣＬＯＣＫ信号線は３１と
３２の２本設けられ、ＣＬＯＣＫ信号は送信側クロック
信号線３１を介してマスタ１から出力され、受信側クロ
ック信号線３２を介してマスタに戻るように構成されて
いる。各スレーブ装置はＣＬＯＣＫ信号を信号線３１，
３２の２箇所から取り込む。送信側と受信側の２つのＣ
ＬＯＣＫ信号は、出力信号用の同期化と入力信号のラッ
チ用として使い分ける。以上の構成は、ＣＬＯＣＫ信号
とそれ以外の信号の送信端から受信端までの配線パター
ン長を等しくするものであり、ＣＬＯＣＫ信号とその他
の信号の伝達遅れ時間ｔ１を等しくするためのものであ
る。
【００１１】
【実施例】図２は本発明の一実施例としてのバスの構成
図であり、図３は図１の動作説明用のタイムチャートで
ある。また図４はマスタ装置とスレーブ装置の内部回路
を示す。なお図４において１２はマスタ装置１内のクロ
ック信号の発振器、１３は同じくクロックドライバ、１
１は同じくデータ転送要求信号ＲＥＱをラッチするため
のフリップフロップ、１４は同じくデータ信号Ｄａｔａ
をラッチするためのデータラッチである。また２２はス
レーブ装置２内のデータ転送要求信号ＲＥＱを受付ける
ラッチ、２１は同じく応答信号ＡＣＫをラッチするため
のフリップフロップである。
図であり、図３は図１の動作説明用のタイムチャートで
ある。また図４はマスタ装置とスレーブ装置の内部回路
を示す。なお図４において１２はマスタ装置１内のクロ
ック信号の発振器、１３は同じくクロックドライバ、１
１は同じくデータ転送要求信号ＲＥＱをラッチするため
のフリップフロップ、１４は同じくデータ信号Ｄａｔａ
をラッチするためのデータラッチである。また２２はス
レーブ装置２内のデータ転送要求信号ＲＥＱを受付ける
ラッチ、２１は同じく応答信号ＡＣＫをラッチするため
のフリップフロップである。
【００１２】また図３において、 ｔ１＝信号がマスタ装置からスレーブ装置に到達するま
での伝達遅れ時間、 ｔｓｋ＝受信クロックと送信クロック間のスキュー、 ｔ１’＝ｔ１＝信号がスレーブ装置からマスタ装置に到
達するまでの伝達遅れ時間、 ｔ２＝ＲＥＱ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔ３＝ＡＣＫ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔｓ＝ＡＣＫ信号をラッチする素子のセットアップ時間 である。
での伝達遅れ時間、 ｔｓｋ＝受信クロックと送信クロック間のスキュー、 ｔ１’＝ｔ１＝信号がスレーブ装置からマスタ装置に到
達するまでの伝達遅れ時間、 ｔ２＝ＲＥＱ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔ３＝ＡＣＫ信号を出力する素子のＣＬＯＣＫに対する
出力遅れ時間、 ｔｓ＝ＡＣＫ信号をラッチする素子のセットアップ時間 である。
【００１３】次に図２，図４を参照しつつ図３を説明す
る。マスタ装置１はＡ点（送信側クロック信号ＣＬＯＣ
Ｋａの立上り）からデータの読出し要求信号ＲＥＱの出
力を開始する。ＲＥＱ信号は出力素子（フリップフロッ
プ）１１の出力遅延ｔ２後にマスタ装置１の出力端子に
現れ、プリント基板のパターン上での伝達遅れｔ１後に
スレーブ装置２の入力端子に到達する。
る。マスタ装置１はＡ点（送信側クロック信号ＣＬＯＣ
Ｋａの立上り）からデータの読出し要求信号ＲＥＱの出
力を開始する。ＲＥＱ信号は出力素子（フリップフロッ
プ）１１の出力遅延ｔ２後にマスタ装置１の出力端子に
現れ、プリント基板のパターン上での伝達遅れｔ１後に
スレーブ装置２の入力端子に到達する。
【００１４】スレーブ装置２は、ＲＥＱ信号をＢ点（Ｃ
ＬＯＣＫｂの立上り）でフリップフロップ２２によりラ
ッチする。スレーブ装置２は、ラッチしたＲＥＱ信号に
よりデータの用意を開始する。スレーブ装置２は、用意
ができると、Ｃ点（ＣＬＯＣＫｃの立上り）から応答信
号ＡＣＫを出力する。ＡＣＫ信号は出力素子（フリップ
フロップ）２１の出力遅延ｔ３後にスレーブ装置２の端
子に現れ、プリント基板のパターン上での伝達遅れｔ
１’＝ｔ１後にマスタ装置１の入力端子に到達する。
ＬＯＣＫｂの立上り）でフリップフロップ２２によりラ
ッチする。スレーブ装置２は、ラッチしたＲＥＱ信号に
よりデータの用意を開始する。スレーブ装置２は、用意
ができると、Ｃ点（ＣＬＯＣＫｃの立上り）から応答信
号ＡＣＫを出力する。ＡＣＫ信号は出力素子（フリップ
フロップ）２１の出力遅延ｔ３後にスレーブ装置２の端
子に現れ、プリント基板のパターン上での伝達遅れｔ
１’＝ｔ１後にマスタ装置１の入力端子に到達する。
【００１５】マスタ装置１はＤ点（ＡＣＫ信号が“１”
の時の受信側クロック信号ＣＬＯＣＫｄの立上り）でデ
ータラッチ１４を介してデータをラッチするとともにＲ
ＥＱ信号を“０”にする。ここで、ＡＣＫ信号をマスタ
装置１が確実に取り込める最小クロック周期ｔｗは以下
の（２）式になり、配線パターン上での伝達遅れ時間ｔ
１は無視できる。
の時の受信側クロック信号ＣＬＯＣＫｄの立上り）でデ
ータラッチ１４を介してデータをラッチするとともにＲ
ＥＱ信号を“０”にする。ここで、ＡＣＫ信号をマスタ
装置１が確実に取り込める最小クロック周期ｔｗは以下
の（２）式になり、配線パターン上での伝達遅れ時間ｔ
１は無視できる。
【００１６】
【数２】ｔｗ＞ｔ３＋ｔｓ………（２）
【００１７】
【発明の効果】本発明によれば各信号線が平行のバスラ
インの一端にマスタ装置を設け、このバスライン上に１
または複数のスレーブ装置をマルチドロップ状に設け、
マスタ装置とスレーブ装置が前記バスラインを介してデ
ータを転送するシステムにおいて、前記バスライン内に
マスタ装置がクロック信号を夫々送信及び受信するため
の２本のクロック信号線を設け、このクロック信号線の
マスタ装置と逆側の端部を相互に接続して送信側クロッ
ク信号が受信側クロック信号として折返すようにし、マ
スタ装置が送信側のクロック信号を用いてスレーブ装置
にデータ送信を要求したのち、受信側のクロック信号を
用いてスレーブ装置からの送信データをラッチするよう
にしたので、プリント配線板上での信号遅延時間によら
ない高速のデータ転送が可能になる。
インの一端にマスタ装置を設け、このバスライン上に１
または複数のスレーブ装置をマルチドロップ状に設け、
マスタ装置とスレーブ装置が前記バスラインを介してデ
ータを転送するシステムにおいて、前記バスライン内に
マスタ装置がクロック信号を夫々送信及び受信するため
の２本のクロック信号線を設け、このクロック信号線の
マスタ装置と逆側の端部を相互に接続して送信側クロッ
ク信号が受信側クロック信号として折返すようにし、マ
スタ装置が送信側のクロック信号を用いてスレーブ装置
にデータ送信を要求したのち、受信側のクロック信号を
用いてスレーブ装置からの送信データをラッチするよう
にしたので、プリント配線板上での信号遅延時間によら
ない高速のデータ転送が可能になる。
【図面の簡単な説明】
【図１】本発明の一実施例としてのバス配線パターンの
構成図
構成図
【図２】同じくデータ転送システムのバスの構成図
【図３】図２の動作説明用のタイムチャート
【図４】図２のマスタおよびスレーブの内部回路の要部
の構成図
の構成図
【図５】図２に対応する従来のシステムのバスの構成図
【図６】図５の動作説明用のタイムチャート
１ マスタ装置（マスタ） ２（２−１〜２−３） スレーブ装置（スレーブ） １１ フリップフロップ（ＦＦ） １２ 発振器 １３ クロックドライバ １４ データラッチ ２１，２２ フリップフロップ（ＦＦ） ３１ 送信側クロック信号線 ３２ 受信側クロック信号線 ＲＥＱ データ転送要求信号（またはその信号線） ＡＣＫ 応答信号（またはその信号線） Ｄａｔａ データ信号（またはその信号線）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 29/08
Claims (2)
- 【請求項１】平行の信号線からなるバスラインの一端に
マスタ装置を設け、このバスライン上に１または複数の
スレーブ装置を設け、マスタ装置とスレーブ装置との間
またはスレーブ装置同士の間のバスライン内の各信号線
の長さがほぼ等しくなるように構成し、マスタ装置とス
レーブ装置がこのバスラインを介してデータを転送する
システムにおいて、 前記バスライン内に２本のクロック信号線を設け、この
クロック信号線のマスタ装置と逆側の端部を相互に接続
してマスタ装置からこのクロック信号線の一方を介して
送信された送信側クロック信号が、このクロック信号線
の他方を介し受信側クロック信号として折返しマスタ装
置に受信されるようにし、 マスタ装置は送信側クロック信号を用いてスレーブ装置
にデータ送信を要求したのち、受信側クロック信号を用
いてスレーブ装置からの送信データをラッチするように
したことを特徴とする高速同期式データ転送方法。 - 【請求項２】請求項１に記載のデータ転送方法におい
て、 スレーブ装置は送信側クロック信号を用いてマスタ装置
からのデータ送信要求を受付け、受信側クロック信号を
用いてマスタ装置への送信データを出力するものである
ことを特徴とする高速同期式データ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012061A JPH06223037A (ja) | 1993-01-28 | 1993-01-28 | 高速同期式データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012061A JPH06223037A (ja) | 1993-01-28 | 1993-01-28 | 高速同期式データ転送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06223037A true JPH06223037A (ja) | 1994-08-12 |
Family
ID=11795089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012061A Pending JPH06223037A (ja) | 1993-01-28 | 1993-01-28 | 高速同期式データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06223037A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926837A (en) * | 1996-11-13 | 1999-07-20 | Mitsubishi Denki Kabushiki Kaisha | Memory system capable of reducing timing skew between clock signal and data |
| US6768346B2 (en) | 1996-06-07 | 2004-07-27 | Hitachi, Ltd. | Signal transmission system |
| US6810454B2 (en) * | 1998-09-04 | 2004-10-26 | Renesas Technology Corp. | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system |
| WO2015076009A1 (ja) * | 2013-11-25 | 2015-05-28 | 株式会社村田製作所 | 高周波装置及び該高周波装置の制御方法 |
-
1993
- 1993-01-28 JP JP5012061A patent/JPH06223037A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768346B2 (en) | 1996-06-07 | 2004-07-27 | Hitachi, Ltd. | Signal transmission system |
| US5926837A (en) * | 1996-11-13 | 1999-07-20 | Mitsubishi Denki Kabushiki Kaisha | Memory system capable of reducing timing skew between clock signal and data |
| US6810454B2 (en) * | 1998-09-04 | 2004-10-26 | Renesas Technology Corp. | Information processing apparatus having a bus using the protocol of the acknowledge type in the source clock synchronous system |
| WO2015076009A1 (ja) * | 2013-11-25 | 2015-05-28 | 株式会社村田製作所 | 高周波装置及び該高周波装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432823A (en) | Method and circuitry for minimizing clock-data skew in a bus system | |
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| JPH082055B2 (ja) | データ処理装置 | |
| US5291529A (en) | Handshake synchronization system | |
| EP3327579A1 (en) | Serial data communications using a uart module and method therefor | |
| JPH06223037A (ja) | 高速同期式データ転送方法 | |
| US5550533A (en) | High bandwidth self-timed data clocking scheme for memory bus implementation | |
| US6618816B1 (en) | System for compensating delay of high-speed data by equalizing and determining the total phase-shift of data relative to the phase of clock signal transmitted via separate path | |
| US4918331A (en) | Logic circuits with data resynchronization | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| KR0158902B1 (ko) | 마스터/슬레이브 보드간의 직렬데이타 송수신 장치 및 방법 | |
| US11855800B1 (en) | One-line synchronous interface | |
| KR900007704B1 (ko) | 전전자 교환기의 주변기기 제어버스의 통신방법 | |
| US20230238975A1 (en) | Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system | |
| JP2719734B2 (ja) | シリアル通信装置 | |
| JP3413894B2 (ja) | シリアル伝送装置 | |
| KR100222041B1 (ko) | 신호 처리 장치 | |
| JPH0795738B2 (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| JPS6411980B2 (ja) | ||
| JP2000286386A (ja) | クロック同期遅延制御回路 | |
| KR960020147A (ko) | 시리얼버스 네트워크에서의 버스중재 콘트롤 장치 | |
| KR0122879Y1 (ko) | 캐스케이드에서의 직렬데이타 송수신 장치 | |
| KR970006410B1 (ko) | 핸드 쉐이킹방법을 이용한 어레이 프로세서간의 데이타 통신회로 | |
| JPH02162860A (ja) | 主局対複数従局間の交信方法 |