CN111026691B - 基于apb总线的owi通讯设备 - Google Patents
基于apb总线的owi通讯设备 Download PDFInfo
- Publication number
- CN111026691B CN111026691B CN201911269809.3A CN201911269809A CN111026691B CN 111026691 B CN111026691 B CN 111026691B CN 201911269809 A CN201911269809 A CN 201911269809A CN 111026691 B CN111026691 B CN 111026691B
- Authority
- CN
- China
- Prior art keywords
- owi
- data
- module
- apb
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
Abstract
本发明公开了基于APB总线的OWI通讯设备，所述OWI装置包括APB总线接口模块和OWI通讯接口模块；本设计为实现基于APB总线上的单线通讯方法，通过APB总线模块对OWI模块进行控制，解决了APB总线上多线的通讯方式，将TX和RX合并在一根线上，从而实现了APB总线上单线通讯。本设计中在片选信号拉高后，APB接口模块通过控制模块控制OWI接口接收或发送数据，将TX与RX都通过一根线进行传输数据，实现一种单线的通讯方式。
Description
技术领域
本发明涉及嵌入式系统安全通信领域，具体来说是一个挂载在APB总线上的OWI装置。
背景技术
OWI通信协议是可以在不增加任何额外引线的情况下在0-5V，0-10V，4-20mA等各种输出模式下完成数据读取和芯片配置。OWI通讯协议在每次OWI总线的上升沿识别数据，每个上升沿到上升沿的周期代表一个数据位，数值由当前周期的高电平和低电平的时间比例决定(高电平在前，低电平在后)，占空比大于1/8周期且小于3/8周期代表数据‘0’，占空比大于5/8周期小于7/8周期的代表数据‘1’。
发明内容
本发明提供了一种基于OWI的通信方法，目的在于解决如何在APB总线上实现单线通讯的问题。本设计中在片选信号拉高后，APB接口模块通过控制模块控制OWI接口接收或发送数据，将TX与RX都通过一根线进行传输数据，实现一种单线的通讯方式。
为实现上述目的，本发明采用的技术方案为基于APB总线OWI装置，所述OWI装置包括：
APB总线接口模块，包括一根中断申请信号以及AMBA APB总线定义的所有信号线，负责与APB主机通信，将APB总线上传来的要发送数据交给OWI的接收缓存模块，负责将OWI接收到的数据传到APB总线上。
OWI通讯接口模块，包括用以接收RXD与发送TXD一根信号线，支持与其他OWI主机通信；每帧数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1～2位的停止位，其中起始位为低电平，停止位为高电平。
如图1所示，本设计包含APB总线接口模块与OWI通讯模块，其中OWI模块包含了OWI控制模块，接收发送缓存模块，波特率发生器模块，接收发送模块，APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线，负责与APB主机通信，APB模块通过控制信号和数据通道将APB总线上传来的控制命令与要发送的数据交给OWI控制模块或将收到的数据交给APB总线接口模块，之后OWI控制模块控制波特率发生器模块产生接收发送发送模块和接收发送模块所需的时钟，同时接收发送缓存模块和接收发送缓存模块开始工作，接收数据时接收发送模块将接收到的数据放入接收缓存模块，发送数据时读取发送缓存模块中数据发送给从机。
APB总线接口模块通过使能信号控制OWI通讯模块接收、发送数据，同时APB通过专门的接收、发送通道实现进行数据交换与OWI模块。其中OWI控制模块用于接收APB模块的控制信号和控制波特率发生器工作模式，以及控制OWI模块接收还是发送数据并将接收数据上传到APB模块或将要发送的数据存入发送缓存模块；OWI接收发送缓存模块受控制模块控制，用于将接收或发送的数据暂时放在缓存模块内，缓存模块使用FIFO存储器结构可以对连续数据流进行缓存；波特率发生器作用是从输入时钟转换出需要的波特率clk，即波特率时钟频率，为接收发送模块提供时钟；接收发送模块用于与其他设备连接，接收控制模块控制信号实现与其他设备进行数据交换。
本设计为实现基于APB总线上的单线通讯方法，通过APB总线模块对OWI模块进行控制，解决了APB总线上多线的通讯方式，将TX和RX合并在一根线上，从而实现了APB总线上单线通讯。
附图说明
图1为整体框图。
图2为APB读时序图。
图3为APB写时序图。
图4为OWI接收数据格式。
图5为OWI发送数据格式。
具体实施方式
下面结合附图1～5对本发明作进一步描述。
一种基于APB总线的OWI通讯装置，包含APB总线模块，OWI总线模块，控制模块。
APB总线接口模块拥有一根中断申请信号以及AMBAAPB总线定义的所有信号线，负责与APB主机通信，将APB总线上传来的控制命令与要发送的数据交给OWI控制模块负责将控制模块的状态信号与接收到的数据传到APB总线上。中断申请信号在没有中断请求时保持低电平，当发生中断请求时保持高电平。
下面结合图2、图3，简要描述APB总线读写具体工作原理，具体可参见ARM公司AMBA总线规范。空闲时选通信号(PSEL)与使能信号(PENABLE)均为低，数据(PDATA)与地址(PADDR)无效。发生一次APB写操作时，如图，在准备周期主机将数据(PDATA)，地址(PADDR)准备好，同时置位选通信号(PSEL)，在使能周期置位使能信号(PENABLE)。这些信号必须保持到使能周期末的上升沿，在此上升沿，数据将根据地址写入相应寄存器。
发生一次APB读操作时，如图2所示，在准备周期主机将地址(PADDR)准备好，同时置位选通信号(PSEL)，在使能周期置位使能信号(PENABLE)，同时APB接口模块根据地址将数据(PRDATA)准备好。这些信号必须保持到使能周期末的上升沿，在此上升沿，主机将读走数据。
OWI总线接口模块通过一根信号线实现接收RXD与发送TXD，支持与其OWI主机通信。具体通信格式如图4、图5所示，每帧数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1～2位的停止位，其中起始位为低电平，停止位为高电平。
具体实现时可采用以下方案：
芯片上电或soft reset后的10ms至20ms为OWI进入窗口，在此窗口内通过OWI引脚连续输入特定的OWI进入命令可以使芯片进入OWI通讯模式。
进入OWI通讯模式后，没有任何通信正在进行时，OWI总线处于空闲状态。空闲状态时，OWI脚处于输入状态，由外部上拉电阻上拉至高电平。
在OWI总线处于空闲状态时，OWI主机发送一个20us的低电平脉冲标志一次OWI通讯的开始。任何OWI通信必须由一个开始条件引导，且OWI主机只能在OWI总线处于空闲状态时发送开始脉冲。
OWI主机在发送开始条件后需要发送寻址和读写控制信息，包含n位的寄存器地址，字节数控制位和1位读写控制位。寄存器地址指示读写寄存器的首地址。字节数控制位指示连续读写的字节数。读写控制位指示是读操作还是写操作，0:写操作，1:读操作。
在写操作中，OWI主机发送完读写控制位后，继续发送n个字节(由字节数控制位决定)，数据将被依次写入指定的寄存器地址及其后续地址，如图5所示。
在读操作中，OWI主机发送完读写控制位后，将OWI线拉高一段时间后(2bit)，再将引脚设为输入状态。芯片会在OWI为高后，开始连续发送指定寄存器地址开始的(由字节数控制位决定)字节的内容及其1位奇偶校验码(C1)，OWI主机在接收到全部数据后重新获得总线控制权，如图4所示。OWI主机可以根据该奇偶校验位判断读取的数据是否正确。
Claims (8)
1.一种基于APB总线的OWI装置，其特征在于：所述OWI装置包括APB总线接口模块和OWI总线接口模块；
APB总线接口模块，包括一根中断申请信号线以及AMBA APB总线定义的所有信号线，负责与APB主机通信，将APB总线上传来的要发送数据交给OWI总线接口模块的接收缓存模块，还负责将OWI总线接口模块接收到的数据传到APB总线上；
OWI总线接口模块，包括用以接收RXD与发送TXD一根信号线，即OWI总线，支持与其他OWI主机通信；每帧数据有起始位、5到8位的数据位和可选择的奇偶校验位以及1～2位的停止位，其中起始位为低电平，停止位为高电平；
芯片装置上电或soft reset后的10ms至20ms为OWI进入窗口，在此窗口内通过OWI引脚连续输入特定的OWI进入命令可以使芯片装置进入OWI通讯模式；
进入OWI通讯模式后，没有任何通信正在进行时，OWI总线处于空闲状态；空闲状态时，OWI引脚处于输入状态，由外部上拉电阻上拉至高电平；
在OWI总线处于空闲状态时，OWI主机发送一个20us的低电平脉冲，标志一次OWI通讯的开始；任何OWI通信必须由一个开始条件引导，且OWI主机只能在OWI总线处于空闲状态时发送开始脉冲。
2.根据权利要求1所述的基于APB总线的OWI装置，其特征在于：OWI总线接口模块包含了OWI控制模块，接收缓存模块，发送缓存模块，波特率发生器，接收/发送模块，APB总线接口模块通过控制信号和数据通道将APB总线上传来的控制命令与要发送的数据交给OWI控制模块或OWI总线接口模块将收到的数据交给APB总线接口模块，之后OWI控制模块控制波特率发生器产生接收/发送模块所需的时钟，同时接收缓存模块、发送缓存模块开始工作，接收数据时接收/发送模块将接收到的数据放入接收缓存模块，发送数据时读取发送缓存模块中的数据。
3.根据权利要求2所述的基于APB总线的OWI装置，其特征在于：APB总线接口模块通过使能信号控制OWI总线接口模块接收、发送数据；其中OWI控制模块用于接收APB总线接口模块的控制信号和控制波特率发生器工作模式，以及控制OWI总线接口模块接收或者发送数据； 接收缓存模块和发送缓存模块受OWI控制模块控制；波特率发生器作用是从输入时钟转换出需要的波特率clk，即波特率时钟频率，为接收/发送模块提供时钟；接收/发送模块用于与其他设备连接以进行数据交换。
4.根据权利要求1所述的基于APB总线的OWI装置，其特征在于：中断申请信号在没有中断请求时保持低电平，当发生中断请求时保持高电平。
5.根据权利要求1所述的基于APB总线的OWI装置，其特征在于：APB总线读写具体工作原理是发生一次APB写操作时，在准备周期主机将数据PDATA，地址PADDR准备好，同时置位选通信号PSEL，在使能周期置位使能信号PENABLE；这些信号必须保持到使能周期末的上升沿，在此上升沿，数据将根据地址写入相应寄存器。
6.根据权利要求1所述的基于APB总线的OWI装置，其特征在于：APB总线读写具体工作原理是发生一次APB读操作时，在准备周期主机将地址PADDR准备好，同时置位选通信号PSEL，在使能周期置位使能信号PENABLE，同时APB总线接口模块根据地址将数据PRDATA准备好；这些信号必须保持到使能周期末的上升沿，在此上升沿，主机将读走数据。
7.根据权利要求1所述的基于APB总线的OWI装置，其特征在于：OWI主机在发送开始条件后需要发送寻址和读写控制信息，包含n位的寄存器地址，字节数控制位和1位读写控制位；寄存器地址指示读写寄存器的首地址；字节数控制位指示连续读写的字节数；读写控制位指示是读操作还是写操作，0代表写操作，1代表读操作。
8.根据权利要求1所述的基于APB总线的OWI装置，其特征在于：在写操作中，OWI主机发送完读写控制位后，继续发送n个字节，数据将被依次写入指定的寄存器地址及其后续地址；
在读操作中，OWI主机发送完读写控制位后，将OWI总线拉高一段时间后，再将引脚设为输入状态；芯片装置会在OWI总线为高后，开始连续发送指定寄存器地址开始的字节的内容及其1位奇偶校验码，OWI主机在接收到全部数据后重新获得总线控制权；OWI主机可以根据该奇偶校验码判断读取的数据是否正确。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911269809.3A CN111026691B (zh) | 2019-12-11 | 2019-12-11 | 基于apb总线的owi通讯设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911269809.3A CN111026691B (zh) | 2019-12-11 | 2019-12-11 | 基于apb总线的owi通讯设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111026691A CN111026691A (zh) | 2020-04-17 |
| CN111026691B true CN111026691B (zh) | 2021-05-25 |
Family
ID=70206016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911269809.3A Active CN111026691B (zh) | 2019-12-11 | 2019-12-11 | 基于apb总线的owi通讯设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111026691B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112564882B (zh) * | 2020-11-26 | 2023-06-20 | 北京工业大学 | 一种基于ahb总线的单线数字通讯接口 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102739393B (zh) * | 2012-05-23 | 2015-07-22 | 浙江大学 | 基于apb总线的硬件加密uart装置 |
| US9367490B2 (en) * | 2014-06-13 | 2016-06-14 | Microsoft Technology Licensing, Llc | Reversible connector for accessory devices |
| CN106383801A (zh) * | 2016-09-29 | 2017-02-08 | 浙江方大智控科技有限公司 | 一种单线式uart通讯电路 |
-
2019
- 2019-12-11 CN CN201911269809.3A patent/CN111026691B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111026691A (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104811273B (zh) | 一种高速单总线通信的实现方法 | |
| CN106874224B (zh) | 自动搬运且适应器件的多线SPI-Flash控制器 | |
| CN106951388B (zh) | 一种基于PCIe的DMA数据传输方法及系统 | |
| EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| US6256687B1 (en) | Managing data flow between a serial bus device and a parallel port | |
| US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
| JPH02227765A (ja) | デジタル・コンピユータのデータ転送装置 | |
| WO2008083541A1 (fr) | Appareil et procédé de réalisation de communication entre une carte de service et une carte de contrôle principale | |
| US20100064083A1 (en) | Communications device without passive pullup components | |
| CN105677598B (zh) | 基于i2c接口快速读取多个mems传感器数据的模块和方法 | |
| CN102073611B (zh) | 一种i2c总线控制系统及方法 | |
| US11573919B2 (en) | Multi-slave serial communication | |
| CN112564882A (zh) | 一种基于ahb总线的单线数字通讯接口 | |
| CN111026691B (zh) | 基于apb总线的owi通讯设备 | |
| US10684981B2 (en) | Fast termination of multilane single data rate transactions | |
| CN116049054B (zh) | 一种spi从设备在跨时钟域中的数据读写方法及系统 | |
| US20210173808A1 (en) | Early parity error detection on an i3c bus | |
| CN107608927B (zh) | 一种支持全功能的lpc总线主机端口的设计方法 | |
| CN115934614A (zh) | 基于apb总线带有fifo缓存功能的uart通讯接口 | |
| CN104156336A (zh) | 一种usb2.0接口芯片的控制方法 | |
| CN113722261A (zh) | Spi扩展片选数目和增强读写响应时间灵活性的方法 | |
| CN115202257B (zh) | 一种lpc总线协议转换及设备并行控制装置及方法 | |
| CN216697258U (zh) | 一种数字接口转换装置 | |
| KR0178588B1 (ko) | I2c 프로토콜 통신 장치 | |
| JPH09237248A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Chen Zhijie Inventor after: Xie Long Inventor after: Wan Peiyuan Inventor after: Yang Zicong Inventor after: Bai Tao Inventor before: Wan Peiyuan Inventor before: Xie Long Inventor before: Chen Zhijie Inventor before: Yang Zicong Inventor before: Bai Tao |