CN116049054B - 一种spi从设备在跨时钟域中的数据读写方法及系统 - Google Patents

Abstract

本发明提供了一种SPI从设备在跨时钟域中的数据读写方法，应用在SPI主从设备之间，主设备发送串行数据到从设备，从设备解析串行数据中包含的是写命令还是读命令，若是写命令，则将串行数据中的地址与数据做同步处理，根据同步后的信号将数据写入对应地址的寄存器中；若是读命令，则从设备在获取地址时，先将高位地址进行同步处理，根据同步后的信号预先读取高位地址对应的所有数据，在收到低位地址时再从预先读取的数据中获取低位地址对应的数据，并将获取的数据发送给主设备。本发明能够有效的解决跨时钟采样造成的数据错误问题，提前获取SPI的高位地址，然后通过寻址获得对应的数据，当SPI的低位地址到来之后能立马取得正确的数据。

Description

一种SPI从设备在跨时钟域中的数据读写方法及系统

技术领域

本发明涉及SPI通信领域，特别涉及一种SPI从设备在跨时钟域中的数据读写方法及系统。

背景技术

SPI，是串行外围设备接口，是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。

SPI的通信原理，是以主从方式工作，这种模式通常有一个主机，一个或多个从机，需要4根或者3根线，也是所有基于SPI设备共有的，它们是SDI(数据输入)，SDO(数据输出)，SCLK(串行时钟)，CS(片选)。master接口设计，比较简单因为SPI自己是发起方，数据发送和接收的SPI SCLK是自主可控的，但是，当SPI作为slave接口时，spi_sclk来自芯片外部的master。因此，对系统时钟sysclk和spi_sclk有要求，一般的做法是让spi slave跑在一个比较低的速度，这样就有sysclk>12*spi_sclk的一个要求，因为对于系统时钟sysclk来说，spi slave所在spi_sclk时钟域存在异步关系，所以存在一个同步的操作，当sysclk>12*spi_sclk这个条件成立时，直接用系统时钟去采样spi slave接收的数据或者发送数据，都是来得及的，这样是不会出错的。

不过，现实不会这么理想，现就有一个SPI slave接口电路，要求系统时钟sysclk在25～54MHz，而spi_sclk最大速率可达20MHz，其中更有当系统时钟sysclk为25MHz，而spislave时钟spi_sclk为20MHz，这种极限接近的频率时，即sysclk≈spi_sclk，这种情况就会导致数据处理出错。

发明内容

针对现有技术中存在的问题，提供了一种SPI从设备在跨时钟域中的数据读写方法及系统，通过提前获取SPI的高位地址，然后通过寻址预取数据的方法来实现SPI从设备的数据采样时序正确，数据不出错。

本发明采用的技术方案如下：一种SPI从设备在跨时钟域中的数据读写方法，应用在SPI主从设备之间，主设备发送串行数据到从设备，从设备解析串行数据中包含的是写命令还是读命令，若是写命令，则将串行数据中的地址与数据做同步处理，根据同步后的信号将数据写入对应地址的寄存器中；若是读命令，则从设备在获取地址时，先将高位地址进行同步处理，根据同步后的信号预先读取高位地址对应的所有数据，在收到低位地址时再从预先读取的数据中获取低位地址对应的数据，并将获取的数据发送给主设备；其中，高位地址与低位地址按地址位长度对半划分。

进一步的，所述串行数据的总包大小为24位，依次为8位读/写命令、8位地址以及8位数据。

进一步的，主设备在执行写操作时，主设备将写命令、地址和数据组合在SPI时钟的下降沿进行传输；从设备在SPI时钟的上升沿捕获相同的数据。

进一步的，主设备在执行读操作时，主设备将读命令、地址组合在SPI时钟的下降沿进行传输，从设备在SPI时钟的上升沿捕获相同的地址；在第16个SPI时钟的下降沿到来时，从设备发送第一个获取到的数据，主机在SPI时钟的第17个上升沿捕获，后续的7个时钟用于剩余的7个数据传输。

进一步的，主设备在执行读操作时，从设备获取地址时，将高4位地址作为高位地址，低4位地址作为低位地址。

本发明还提供了一种SPI从设备在跨时钟域中的数据读写系统，包括通过串行口连接的SPI主设备与SPI从设备，SPI主设备用于发送串行数据到SPI从设备，以及接收从设备返回的数据；SPI从设备，解析串行数据中包含的是写命令还是读命令，若是写命令，则直接将数据存入到对应地址的寄存器中；若是写命令，则先获取高位地址，通过高位地址预先读取对应的所有数据，在低位地址到来时，再从预先读取的数据中寻址到对应的数据，并发送给主设备。

进一步的，所述SPI从设备包括移位寄存器、异步处理模块、控制模块、寄存器以及解析模块，

移位寄存器用于接收SPI主设备发送的串行数据；

控制解析模块用于解析串行数据中的读/写命令、地址以及数据；在解析到写命令时，将地址与数据输出至异步处理模块；在解析到读命令，将高位地址输出值异步处理模块，并根据低位地址在异步处理模块获取对应预先读取的数据；

异步处理模块用于对解析模块解析的地址/数据进行同步处理以及存储预先读取的数据；

读写控制模块，用于根据异步处理模块输出的同步信号，将数据存入对应地址寄存器或从对应地址寄存器中读取数据。

进一步的，所述SPI从设备在接收到写命令时的工作过程为：

SPI从设备接收到SPI主设备发送的串行数据，通过移位寄存器接收串行数据，由控制解析模块解析到串行数据中包含的写命令、地址和数据，输出地址和数据至异步处理模块；异步处理模块进行同步处理后，输出到读写控制模块，由读写控制模块将数据写入到对应地址的寄存器中。

进一步的，所述SPI从设备在接收到读命令的工作过程为：

SPI从设备接收到SPI主设备发送的串行数据，通过移位寄存器接收串行数据，由控制解析模块解析到串行数据中的读命令时，先获取高位地址，并将高位地址发送至异步处理模块，经异步处理模块同步处理后输出至读写控制模块，读写控制模块根据读取高位地址对应的所有数据，并将读取的数据返回至异步处理模块；控制解析模块在低位地址到来时，在异步处理模块中读取对应地址的数据，将该数据返回给SPI主设备。

与现有技术相比，采用上述技术方案的有益效果为：本发明能够有效的解决当sysclk>12*spi_clk条件不满足，且sysclk和spi_clk极限接近但又不相等时，存在的跨时钟采样造成的数据错误问题，提前获取SPI的高位地址，然后通过寻址获得对应的数据，当SPI的低位地址到来之后能立马取得正确的数据。

附图说明

图1为SPI数据传输示意图。

图2为SPI时序图。

图3为本发明提出的SPI从设备及系统框图。

图4为本发明一实施例中的SPI写操作流程图。

图5为本发明一实施例中的SPI写操作时序图。

图6为本发明一实施例中的SPI读操作流程图。

图7为本发明一实施例中的SPI读操作时序图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的模块或具有相同或类似功能的模块。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。相反，本申请的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

实施例1

由于现有的SPI接口电路存在跨时钟数据采样错误的问题，因此，本实施例提出了一种SPI从设备在跨时钟域中的数据读写方法，通过提前获取SPI的高位地址，然后通过寻址预取数据的方法来实现SPI从设备的数据采样时序正确，数据不出错。

在介绍该方法之前，本实施例先对SPI数据传输过程进行简单说明，具体的：

如图1所示，SPI是一个环形总线结构，由CS，SCLK，SDI，SDO构成，在SCLK的控制下，两个双向移位寄存器进行数据交换。主设备需要根据从设备的工作模式等来配置控制寄存器并产生相应的时钟信号，从而保证数据在两个设备之间是同步传输的。

如图2所示，SPI整体传输可以包括以下几个过程：

主设备先将CS信号拉低，这样保证可以开始接收数据；

当接收端检测到时钟的边沿信号时，它将立即读取数据线上的信号，这样就得到了1比特数据；

主设备发送到从设备时：主设备产生相应的时钟信号，然后数据一位地将从SDI信号线上进行发送到从设备；

主设备接收从设备数据：如果从设备需要将数据发送回主设备，则主机将继续生成预定数量的时钟信号，并且从设备会将数据通过SDO信号发送至主设备。

本实施例提出的一种SPI从设备在跨时钟域中的数据读写方法，应用在如图4所示的SPI主从设备之间，主设备发送串行数据到从设备，从设备解析串行数据中包含的是写命令还是读命令，若是写命令，则将串行数据中的地址与数据做同步处理，根据同步后的信号将数据写入对应地址的寄存器中；若是读命令，则从设备在获取地址时，先将高位地址进行同步处理，根据同步后的信号预先读取高位地址对应的所有数据，在收到低位地址时再从预先读取的数据中获取低位地址对应的数据，并将获取的数据发送给主设备；其中，高位地址与低位地址按地址位长度对半划分。

在本实施例中，每个SPI传输的总包大小为24位，依次为8位读/写命令、8位地址以及8位数据。此时高位地址为高4位地址，低位地址为低4地址。

需要说明的是，主设备在执行写操作时，主设备将写命令、地址和数据组合在SPI时钟的下降沿进行传输；从设备在SPI时钟的上升沿捕获相同的数据。

主设备在执行读操作时，主设备将读命令、地址组合在SPI时钟的下降沿进行传输，从设备在SPI时钟的上升沿捕获相同的地址；在第16个SPI时钟的下降沿到来时，从设备发送第一个获取到的数据，主机在SPI时钟的第17个上升沿捕获，后续的7个时钟用于剩余的7个数据传输。

基于此，对数据读写过程进行进一步的说明：

写操作：主设备通过发送串行数据至从设备，从设备接收数据，解析出写命令、地址和数据，得到8位地址和8位数据，对8位地址和8位数据同步处理后，由从设备的系统模块将数据写入到对应地址的寄存器中。

读操作：主设备通过发送串行数据至主设备，从设备接收数据，解析出读命令时，先获取高4位地址，并经同步处理后，由从设备的系统模块预先读取高4位地址对应的16字节数据，在低4位地址到来时，再在16字节数据中寻址获取8位数据，从设备将获取的8位数据发送给主设备。

本实施例提出的方法能够很好的解决当sysclk>12*spi_clk条件不满足，且sysclk和spi_clk极限接近但又不相等时，存在的跨时钟采样造成的数据错误问题，通过提前获取SPI的高4位地址，然后通过寻址获得对应的16字节数据，这样，当SPI的低4位地址到来之后能立马取得正确的数据。

实施例2

如图3所示，本发明还提供了一种SPI从设备在跨时钟域中的数据读写系统，包括通过串行口连接的SPI主设备与SPI从设备，SPI主设备用于发送串行数据到SPI从设备，以及接收从设备返回的数据；SPI从设备，解析串行数据中包含的是写命令还是读命令，若是写命令，则直接将数据存入到对应地址的寄存器中；若是写命令，则先获取高位地址，通过高位地址预先读取对应的所有数据，在低位地址到来时，再从预先读取的数据中寻址到对应的数据，并发送给主设备。

具体的，所述SPI从设备包括移位寄存器、异步处理模块、控制模块、寄存器以及解析模块，移位寄存器用于接收SPI主设备发送的串行数据；控制解析模块用于解析串行数据中的读/写命令、地址以及数据；在解析到写命令时，将地址与数据输出至异步处理模块；在解析到读命令，将高位地址输出值异步处理模块，并根据低位地址在异步处理模块获取对应预先读取的数据；异步处理模块用于对解析模块解析的地址/数据进行同步处理以及存储预先读取的数据；读写控制模块，用于根据异步处理模块输出的同步信号，将数据存入对应地址寄存器或从对应地址寄存器中读取数据。

在本实施例中，每个SPI传输的总包大小为24位，依次为8位读/写命令、8位地址以及8位数据。此时高位地址为高4位地址，低位地址为低4地址。

从图3可以看出，spi_clk与sysclk的逻辑是异步关系，正常来说，SPI的写操作是不用太担心异步处理时的时序问题；但在SPI读操作时，如果等SPI的8位地址到了再去采样数据，时序上是不够的，这样会导致采样到的数据是错的，所以本实施例的从设备采用先获取高4位地址，再用这4位地址去预取16字节的数据，等低4位地址到来之后，再从预取的数据寻址到正确的1字节数据。

如图4、图5所示，本实施例中，SPI从设备在接收到写命令时的工作过程为：

SPI从设备通过串行口SDI接收到SPI主设备发送的串行数据，通过移位寄存器接收串行数据，由控制解析模块解析到串行数据中包含的写命令、地址和数据，输出8位地址w_addr和8位数据data_out至异步处理模块；异步处理模块对w_addr和data_out同步处理后得到sync_addr和sync_data，并输出到读写控制模块，由读写控制模块将数据写入到对应地址的寄存器中。

如图6、图7所示，本实施例中，SPI从设备在接收到读命令的工作过程为：

SPI从设备通过串行口SDI接收到SPI主设备发送的串行数据，通过移位寄存器接收串行数据，由控制解析模块解析到串行数据中的读命令时，先获取高4位地址r_addrH，并将高4位地址r_addrH发送至异步处理模块，经异步处理模块同步处理后得到sync_addrH输出至读写控制模块，读写控制模块根据sync_addrH读取高位地址对应的16字节数据，输出reg_data[127:0]至异步处理模块；控制解析模块在低4位地址r_addrL到来时，在异步处理模块中读取对应地址的8位数据data_in，通过串行口SDO将数据data_in返回给SPI主设备。

本实施例提出的系统在SPI跨时钟域采样时，先获取SPI的高4位地址，通过高4位地址去寻址预取对应的16字节的数据，当SPI低4位地址接收完后，就能立马从预取的数据里面寻址到正确的1字节数据。能够有效的解决当sysclk>12*spi_clk条件不满足，且sysclk和spi_clk极限接近但又不相等时，存在的跨时钟采样造成的数据错误问题。

需要说明的是，在本发明实施例的描述中，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接连接，也可以通过中间媒介间接连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义；实施例中的附图用以对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (7)

1.一种SPI从设备在跨时钟域中的数据读写方法，应用在SPI主从设备之间，其特征在于，主设备发送串行数据到从设备，从设备解析串行数据中包含的是写命令还是读命令，若是写命令，则将串行数据中的地址与数据做同步处理，根据同步后的信号将数据写入对应地址的寄存器中；若是读命令，则从设备在获取地址时，先将高位地址进行同步处理，根据同步后的信号预先读取高位地址对应的所有数据，在收到低位地址时再从预先读取的数据中获取低位地址对应的数据，并将获取的数据发送给主设备；其中，高位地址与低位地址按地址位长度对半划分；

主设备在执行写操作时，主设备将写命令、地址和数据组合在SPI时钟的下降沿进行传输；从设备在SPI时钟的上升沿捕获相同的数据；

主设备在执行读操作时，主设备将读命令、地址组合在SPI时钟的下降沿进行传输，从设备在SPI时钟的上升沿捕获相同的地址；在第16个SPI时钟的下降沿到来时，从设备发送第一个获取到的数据，主机在SPI时钟的第17个上升沿捕获，后续的7个时钟用于剩余的7个数据传输。

2.根据权利要求1所述的SPI从设备在跨时钟域中的数据读写方法，其特征在于，所述串行数据的总包大小为24位，依次为8位读/写命令、8位地址以及8位数据。

3.根据权利要求2所述的SPI从设备在跨时钟域中的数据读写方法，其特征在于，主设备在执行读操作时，从设备获取地址时，将高4位地址作为高位地址，低4位地址作为低位地址。

4.一种SPI从设备在跨时钟域中的数据读写系统，其特征在于，包括通过串行口连接的SPI主设备与SPI从设备，SPI主设备用于发送串行数据到SPI从设备，以及接收从设备返回的数据；SPI从设备，解析串行数据中包含的是写命令还是读命令，若是写命令，则直接将数据存入到对应地址的寄存器中；若是读命令，则先获取高位地址，通过高位地址预先读取对应的所有数据，在低位地址到来时，再从预先读取的数据中寻址到对应的数据，并发送给主设备。

5.根据权利要求4所述的SPI从设备在跨时钟域中的数据读写系统，其特征在于，所述SPI从设备包括移位寄存器、异步处理模块、控制模块、寄存器以及解析模块，

移位寄存器用于接收SPI主设备发送的串行数据；

控制解析模块用于解析串行数据中的读/写命令、地址以及数据；在解析到写命令时，将地址与数据输出至异步处理模块；在解析到读命令，将高位地址输出值异步处理模块，并根据低位地址在异步处理模块获取对应预先读取的数据；

异步处理模块用于对解析模块解析的地址/数据进行同步处理以及存储预先读取的数据；

读写控制模块，用于根据异步处理模块输出的同步信号，将数据存入对应地址寄存器或从对应地址寄存器中读取数据。

6.根据权利要求5所述的SPI从设备在跨时钟域中的数据读写系统，其特征在于，所述SPI从设备在接收到写命令时的工作过程为：

SPI从设备接收到SPI主设备发送的串行数据，通过移位寄存器接收串行数据，由控制解析模块解析到串行数据中包含的写命令、地址和数据，输出地址和数据至异步处理模块；异步处理模块进行同步处理后，输出到读写控制模块，由读写控制模块将数据写入到对应地址的寄存器中。

7.根据权利要求5或6所述的SPI从设备在跨时钟域中的数据读写系统，其特征在于，所述SPI从设备在接收到读命令的工作过程为：

SPI从设备接收到SPI主设备发送的串行数据，通过移位寄存器接收串行数据，由控制解析模块解析到串行数据中的读命令时，先获取高位地址，并将高位地址发送至异步处理模块，经异步处理模块同步处理后输出至读写控制模块，读写控制模块根据读取高位地址对应的所有数据，并将读取的数据返回至异步处理模块；控制解析模块在低位地址到来时，在异步处理模块中读取对应地址的数据，将该数据返回给SPI主设备。