JPH03243042A - シリアル・リンクを介してコマンドを伝送する方法 - Google Patents

シリアル・リンクを介してコマンドを伝送する方法

Info

Publication number
JPH03243042A
JPH03243042A JP2268279A JP26827990A JPH03243042A JP H03243042 A JPH03243042 A JP H03243042A JP 2268279 A JP2268279 A JP 2268279A JP 26827990 A JP26827990 A JP 26827990A JP H03243042 A JPH03243042 A JP H03243042A
Authority
JP
Japan
Prior art keywords
character
play
detector
ordered set
data transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2268279A
Other languages
English (en)
Other versions
JP2549196B2 (ja
Inventor
Thomas A Gregg
トーマス、アンソニー、グレッグ
Leon Skarshinski
レオン、スカールシンスキー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH03243042A publication Critical patent/JPH03243042A/ja
Application granted granted Critical
Publication of JP2549196B2 publication Critical patent/JP2549196B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、シリアル・リンクを介してコマンドを伝送す
るための装置および方法、更に詳しくは、順次に伝送さ
れる2進キヤラクタからコマンドのシーケンスの形成法
および検出法に関わる。
[従来の技術およびその問題点] シリアル・インタフェースを介してデータ・キャラクタ
を伝送するためには、このデータ・キャラクタは、クロ
ッキングが回復および直流カップリングが可能なように
、伝送コードに変換される。
このコードはまた標準的には、キャラクタ同期、フレー
ム・デリミタ、アポート、リセット、アイドリング、診
断のような機能のデータ・アルファベットに属さない特
殊キャラクタを提供する。伝送コードは一般的には、伝
送回線をドライバ回路および受信回路から直流隔離する
ために直流分をまったく含まず、また、低周波数分もほ
とんど含ます、これによって回線上の信号歪を減少させ
、また、エラー検出を容易にする。
米国特許第4.486.739号は、2進コードおよび
、電磁気回線または光伝送回線を介して伝送するために
8ビツト/バイトの情報を10個の2進数字に変換する
エンコーダ回路を開示している。キャラクタ同期、フレ
ーム・デリミタ、アポート、リセット、アイドリング、
診断などに使用可能な特殊キャラクタには、Nビットと
呼ばれる制御ビットに反応してエンコーダによって生成
される。第1表および第11表に、データ・キャラクタ
の集結コーディングを示し、第1II表ににキャラクタ
のコーディングを示す。直流バランスを維持するために
、データ・ビットのA形態または相補B形態のサブブロ
ックを、伝送中のキャラクタの実行ディスパリティに従
って用いてもよい。
米国特許第4.620,311号は、形態へのコード・
ワードおよび形BBのコード・ワードが反転と逆転とに
よって互いに引出し得る、nビットの情報ワードを箇ビ
ットのコード・ワードに変換するための方法を開示して
いる。
米国特許第4.683.567号は、複数の一意のNビ
ットのディジタル・コード・ワードから、関連のシグナ
リング・メツセージに対応して選択された1つを連続的
に伝送する方法を開示している。同じ一意のワードを定
義する2つの同一の背面結合のNビット・ワードから個
々の隣接するNビットによって、異なった一意のワード
が定義される。
それらの背面結合対から採られた、むしろNビット・ワ
ード(コード・ワードと呼ばれる)が、そのうちの1つ
が、−意ワードと同一視される一時コード・ワードと呼
ばれ他のものは二次コード・ワードと呼ばれるNビット
のの同じ順序付けされたグループの順序付けされた順列
となる。
米国特許第4.698.809号は、エンコーディング
する回路およびエンコーディングされた2進ワードをデ
コーディングする回路だけでなく、2m個のエンコーデ
ィングされた2進ワード(11>口)を冗長にエンコー
ディングする方法を開示している。
l個のワードで、自身同土間のX個の不変ビットを表し
、n個のワードと(m −x )個のビットが、2進ワ
ードの残っている(n−ν)ビットに対してマツプされ
る。
[発明の構成および作用] 本発明は、2導体リンクの内1つの導体を介して送信さ
れる最小ビット数の遊びキャラクタを変化させることに
よって、リンク・レベルのコマンドを生成する方法を提
供する。遊びキャラクタおよび修正されたキャラクタは
、上述のリンク・レベルのコマンドまたはシーケンスを
形成するように順次に伝送される。シーケンスの2番目
のキャラクタを的確に修正することによって、シーケン
スの反応メツセージまたはコマンドが決定される。
シーケンス中の2番目のキャラクタは遊びキャラクタの
修正用であるから、このシーケンスはリンクの同期を維
持する。シーケンスは、コンピュータの110システム
のリンクを介して送信されるフレームの代わりにまたは
このフレームと組み合わせて用いてもよい。
従って、本発明の第1の目的は、その中でコマンドおよ
び反応がリンク同期機能の一部を形成するようなコンピ
ュータの110システムにおいて用いられるコマンドま
たは反応を生成する装置を提供することにある。
本発明の第2の目的は、2番目の遊びキャラクタが最初
の遊びキャラクタの修正であるような遊びキャラクタの
シーメンスによって、反応またはコマンド成っているコ
ンピュータの110システム中に用いられる反応または
コマンドを生成する装置を提供することにある。
本発明の第3の目的は、その中では、修正された遊びキ
ャラクタを形成するため必要な最小数のビットだけが変
更される、遊びキャラクタの列中における一つおきの遊
びキャラクタを修正するための装置を提供することにあ
る。
本発明の第4の目的は、個々のコード・ポイントが、分
離したコマンドまたは反応を表示し得る遊びキャラクタ
のシーケンスの2番目の修正された遊びキャラクタのコ
ード・ポイントを見分ける方法を提示することにある。
[実施例] 本発明の上述したものを含む目的、特徴および利点は、
図面中に図示された本発明の好ましい実施例をより特定
的に述べる以下の説明によって明がKなるであろう。
第1図は、データ処理システムのチャネル・サブシステ
ムとコントロール・ユニットとの間ダイナミック接続を
形成するためのデータ処理システムの110システムの
ブロック図です。I10システムには、複数のポートP
を持つスシッチlOが含まれ、個々のポートPは、複数
のリンク12から18まテノ一端に接続されている。リ
ンク18の1つは、ダイナミック・スイッチ・コントロ
ール・ユニット20に接続され、他のリンク12から1
7の個々は、22と指定されているチャネルAもしくは
24と指定されているチャネルBのようなチャネルに、
またはコントロール・ユニット26から29の内の1つ
に接続される。コントロール・ユニット26から29の
個々は、それぞれ、複数の周辺装置りを制御する。
チャネル22および24の個々は、システム/370ま
たは370−XAチャネル・サブシステム上の単一イン
タフェースである。チャネル22および24は、複数の
装置30から33のDのI10装置とデータ処理システ
ムのメイン・メモリ(示されていない)との間における
情報転送を指示し、チャネル・バス(まだ定義されてい
ない)を介しての異なるI10装置りの取り付けを共通
制御する。チャネル22および24は、後で説明するよ
うに、連続フォーマットでデータが電送、受信される連
続チャネルである。
リンク12から18の個々は、コノトロール・ユニット
とチャネル、チャネルとダイナミック・スイッチ(リン
ク12および13のような)、コントロール・ユニット
とダイナミック・スイッチ(リンク14から17のよう
な)、ダイナミック・ユニットとスイッチ・コノトロー
ル・ユニット(リンク18のような)、または場合によ
っては、ダイナミック・スイッチ同士とを物理的に互い
に接続する導体の2地点間対である。1つのリンクの2
つの導体によって、1つの導体が情報の電送に、そして
他の導体が情報の受信に用いられる、同時両方向通信バ
スが提供される。1つのリンクがチャネルまたはコノト
ロール・ユニットに取り付けられると、そのチャネルま
たはコントロール・ユニットの110インタフエースに
取り付けられたと言われる。
リンクがダイナミック・スイッチに取り付けられると、
そのダイナミック・スイッチ上のポートPに取り付けら
れたと言われる。ダイナミック・スイッチが、2つのダ
イナミックスイッチ・ポート間に接続を設けると、1つ
のポートに取り付けられているリンクは、だのポートに
取り付けられているリンクに物理的に接続されていると
考えられ、また、1つの連続リンクの等硬物が、この接
続の間に発生される。
コントロール・ユニット26から29は個々に、I10
装置りを操作し制御するに必要とされる論理機能を提供
し、また、チャネルによって提供される直列170イン
タフエースに個々の装置りの特徴を適用させる。チャネ
ル・コマンドを実行し、110装置のステータスに関す
る指示を提供し、チャネル・パスを介してのデータ転送
のタイミングを制御し、また、成るレベルの装置制御を
提供する共通機能が、コントロール・ユニットに含まれ
ている。
コントロール・ユニット26から29までの個々は、1
つ以上の直列110インタフエースを持つことがあるが
、これは、その個々が異なったチャネルまたは同じもし
くは異なったダイナミック・スイッチ上のポートから来
ている、1つ以上のリンクに接続することを可能にする
ためである。コントロール・ユニットが1つ以上の直列
110インタフエースを提供する時、これらのインタフ
ェースは、どんな順序でもそしてどんな構成においても
、チャネルおよびダイナミック・スイッチからリンクへ
接続することができる。第1図に示す構成においては、
コントロール・ユニットの直列110インタフエースの
内の1つが、ダイナミックスイッチ・ポートからリンク
に接続される時には、そのポートは、コントロール・ユ
ニットがそのチャネルに物理的に接続され得るように、
1つのチャネルからのリンクに接続されているポートに
接続しなければならない。コントロール・ユニットの直
列10インタフエースの内の1つが、チャネルからのリ
ンクに接続される時には、コントロールΦユニットおよ
びその110装置は、そのインタフェースを介してその
チャネルに対してのみアクセス可能である。コントロー
ル・ユニットの直列インクフェースの内の1つが、ダイ
ナミック・スイッチからのリンクに接続されると、コン
トロール・ユニットおよびそのI10装置は、そのダイ
ナミック・スイッチからのリンクに接続されている全て
のチャネルに対してもそのインタフェースを介して物理
的にアクセス可能であり得る。
ダイナミック・スイッチ10は、自身に接続されている
いかなる2つのリンクをも物理的に相互接続する能力を
提供する。ダイナミック・スイッチIO上にあるリンク
接続ポイントは、ダイナミックスイッチ・ポートPであ
る。2つのダイナミックスイッチ・ポートPのみが、単
独結合で相互接続されてもよい、しかし、多重物理接続
が同じダイナミック・スイッチ中に同時に存在し得る。
ヂアナミック・スイッチ10は、上述の米国特許第4.
605.928および同第4.630,045ならび以
下の参照に含まれる同第4.635.250中に開示さ
れているような構造にしてもよい。1つの好ましい実施
例において、ダイナミック・スイッチlOは、両面スイ
ッチであり、すなわち、上述の米国特許第4.635.
250の「背景」中に説明されているように、両面の交
差点スイッチである。ダイナミック・スイッチ10によ
って設立される2つのダイナミックスイッチ・ポートP
を相互接続しても、現存の他のいかなるダイナミックス
イッチ・ポートの対に対しても影響を与えることはなく
、また、これらの接続を取り除くダイナミック・スイッ
チの機能にも影響を与えない。
1つの接続が設立されると、2つのダイナミックスイッ
チ・ポートおよびそれらの個別の2点間リンクが、これ
ら2つのリンクは接続の間1つの連続リンクとして処理
され、また、そのように見えるダイナミック・スイッチ
IO内部のスイッチ・マトリックスによって相互接続さ
れる。接続された2つのスイッチ・ポートPによってフ
レームが受信されると、これらのフレームは通常は、1
つのポートから他のポートへと、他のポートのリンク上
における伝送のために通過される。
ダイナミック・スイッチlOは、次に示す2つの方法、
ダイナミックな方法およびスタティックな方法の内のい
ずれがKよって、2つのポート間において接続を形成す
ることができる。従って、このような接続は、ダイナミ
ック接続またはスタティック接続と呼ばれる。
ダイナミック・スイッチは、成るフレーム・デリミタが
提供した情報およびリンクを介して伝送された直列フレ
ーム中に含まれるだの情報に基づいて、さらにポートP
の個々に存在する条件に基づいて、2つのポー62間に
おけるダイナミック接続を設立したり取り除いたりでき
る。
ダイナミック・スイッチ10は、ダイナミックスイッチ
・コノトロール・ユニット20のローカル機能またはリ
モート機能によってコマンドが受信された結果、2つの
ポー62間においてスタティック接続を設立したり取り
除いたりできる。ポートPにおいて受信されたフレーム
・デリミタおよび他のシーケンス(後で説明する)は、
スタティック接続にはなんら影響を与えない。
2つのポー62間にスタティック接続が存在する時には
、これらのポートはスタティックな状態にある。スタテ
ィック状態は、リンクからまたはスタティックに接続さ
れたポートから受信されたいかなる情報によっても影響
されない。シーケンスが、スタティックに接続された2
つのポートの内の1つによって受信されると、この受信
されたシーケンスは通常には、接続されたポートのリン
ク上で再伝送される。フレームは、スタティックに接続
されたポートによって同時に受信されたり伝送されたり
されることがある。
第1の実施例においては、ダイナミック・スイッチIO
は、最大254個のポートPを持ち得る。1つの接続を
成すには2つのポートが必要であるから、可能な同時接
続の最大数は、実現されたポートPの数の半分に等しい
。もしポートPの量が奇数である場合、最大値は、ポー
トPの最大数から1つ引いた数の半分である、というこ
とが理解される。ポートPは、リンク・アドレスを持た
ず、従って一意にアドレス指定されることはない。しか
し、ポートPと宛先リンクのアドレスまたはソース・リ
ンクのアドレス間の結合は、ダイナミック・スイッチに
よって提供される。ダイナミック・スイッチlOは、第
2図と関連して以下に論じられるが、ポート2間におけ
る接続をオン/オフするのに使用される情報を持ってい
る。
ダイナミック・スイッチ10は1つのダイナミックスイ
ッチ・コントロール・ユニット20を持っているが、こ
れにはそのリンク18の一意なリンク・アドレスが割り
当てられる。ダイナミックスイッチ−コントロール・ユ
ニット20は、あたかもポートPによってダイナミック
・スイッチに接続されているかのようにダイナミック・
スイッチlOに接続され、ダイナミック・スイッチlO
に接続されている他のいかなるコントロール・ユニット
と同様にダイナミック接続のために利用可能となる。ダ
イナミックスイッチ・コントロール・ユニット20によ
って提供される機能を通して、変更用の情報を、個別の
ポートが持つ他のポートとダイナミックに接続され得る
という能力を変更するこの個別のポートPのために、ダ
イナミック・スイッチIOのマトリックス・コントロー
ラに対して作成することができる。
ダイナミック・スイッチ10中のポートPの接続および
断続は、本発明の譲受人に与えられ、以下の参照に含ま
れる、P、J、ブラウンその他の弁理士の事件番号PO
988011rスイッチおよびダイナミック接続を形成
するためのそのプロトコル」というタイトルを持つ同時
係属出願中に全て説明されている。
チャネル・バスを介しての通信が発生し得る以前に、ま
た、I10動作が実行し得るようになる以前に、ある携
帯の初期化を、システムの用件に従って完了させなけれ
ばならない。
第2図は、第1図のダイナミック・スイッチIOのブロ
ック図である。ポートPA150およびPB151は、
両面マトリックス152を通じて接続されている。マト
リックス152は、複数の並列な水平導体AからDおよ
び複数の並列な垂直導体A°からDoから成っている。
導体AとB゛との交差点に存在するスイッチ154およ
び導体BとA゛との交差点に存在するスイッチ155は
、前に述べたように、ポート150と151との両方向
接続を形成するために接続開始コントロールによって閉
じられている。マトリックス152の実際の接続は、マ
トリックス・アドレス出力バス158を介してマトリッ
クス・コントローラ15Bによって制御される。マトリ
ックス・コントローラ156には、ダイナミックであろ
うとスタティックであろうと、ダイナミック・スイッチ
lOのポートの可能な限りの接続およびダイナミック・
スイッチIOの操作のための情報をストアする記憶装置
が含まれている。
マトリックス・コノトローラ156は、上述のマトリッ
クス・アドレス出力バス158によってマトリックス1
52に接続され、ポート入力バス160を介してポート
150および151からデータを受信し、また、ポート
出力バス162を介してポート150および151にデ
ータを送信する。バス158上の制御信号によって、ス
イッチ154や155のような、マトリックス152の
交差点スイッチが制御される。
ダイナミック接続を要求するのに必要とされる情報は、
ポートPによってばす160を介してマトリックス・コ
ントローラに送られ、マトリックス・コントローラ15
Bは、その場に応じて、要求された接続が拒否されたか
許可されたかを告げる情報をもってポートPに反応する
。個々のポートPには、初期化の時にポートに割り当て
られたポート番号およびそのポートのステータスをスト
アするための記憶装置が含まれている。従って、ポート
は、ポートがビジーであれば要求元に拒否フレムを送り
返し、ポートがビジーでなければ、マトリックス・コノ
トローラ156に、要求が許可されたかを確認するため
に要求された接続について告げることができる。ポート
Pがマトリックス・コントローラ156に要求を送信す
ると、どのポートが要求を送信したかマトリックス・コ
ントローラに分かるように、ポートP内の記憶装置18
Bからのポート番号が要求に含まれる。
ダイナミック・スイッチ・コントロール・ユニット20
は、マトリックス152中にスタティック接続したり、
ポートPが同じパーティション内の他のポートに接続さ
れ得るだけのパーティション中にポートを一緒に分類し
たりする目的のために、ダイナミック・スイッチ・コン
トロール・ユニット入力バス16gによってマトリック
ス争コントローラ15Bに接続される。オペレータ・コ
ンソール170は、上述の情報を入力するためのダイナ
ミック・スイッチ・コントロール争ユニット20の一部
分であり、また、この情報は、第1図と関連して討議し
たように、ダイナミック・スイッチ10のポートPの内
の1つに接続されている、リンク18を介してダイナミ
ック・スイッチ・コントロール・ユニット20に送信さ
れることがある。
第3図は、第1図のI10システムの一部の略図であり
、チャネル22、コントロール・ユニットおよびチャネ
ル22とコントロール・ユニット26とを接続するダイ
ナミック・スイッチ10を示す。接続は、上述のように
、ポートPAおよびPBを介してマトリックス152を
通じて設立される。リンク12は送信導体12aおよび
受信導体12bを有し、リンク14は、ポートPAおよ
びPBとのデータの送受信のための送信導体14aおよ
び受信導体14bを有する。
チャネル22は、上述した特許節4.486,739号
において説明したように、10ビツトの伝送キャラクタ
を8ビツトのデータ・キャラクタからエンコーディング
したり前者を校舎にデコーディングしたりするためのエ
ンコード回路300およびデコード回路301有する。
コントロール・ユニット26は類似のエンコード回路お
よびデコード回路を有する。
フレームが、導体12a 、 12b 、 14aまた
は14bを介して送信されていない時はいつでも、米国
特許節4,486.739号の第111表のにキャラク
タに、28.5のような遊びキャラクタが、リンクを動
機状態に保つために伝送される。遊びキャラクタに、2
8.5には2つの形態があり、最初の形態は正のディス
パリティ (0011111010)を餅、第2の、」
すなわち代替の形態は負のディスパリティ (1100
000101)を持つ。これらの形態は以下、それぞれ
、K2S、5+とK28.5−と呼ばれる。
リンクコントロールのフレーム中に含まれるリンクレベ
ルのコマンドに加えて、リンクレベルのコマンドが、以
下に説明されるように連続シーケンスの順序付けされた
キャラクタ・セットによってリンクレベルの機能に送信
されることがある。
第3図に示すリンクレベルの機構には、チャネル22、
ダイナミック・スイッチのポートPAおよびPBならび
にコントロール・ユニット26が含まれる。
リンクレベルのコマンドは、チャネル22とその接続さ
れたポートPAまたはコントロール・ユニット26とそ
のポートPB間において、順序付けされたセット(集合
)によって送信されることがある。このような順序付け
されたセットはまた、接続がマトリックス152を通じ
て前もって成されている場合には、ポートPAとPB間
において送信されることもある。
以下に説明するように、リンク・レベルの通信は、導体
12a 、 12b 、 14aおよび14bのような
リンク導体を介して伝送される順序付けされた遊びキャ
ラクタのセットを用いて、I10システムのリンクを介
して送信してもよい。これらの順序付けされたセットは
、最初のキャラクタが遊びキャラクタ(K2S、5+ま
たは28.5− )であり、第2のキャラクタが修正さ
れた遊びキャラクタである、交代キャラクタによって成
り立っている。このようにして、リンクは、順序付けさ
れたリンル・レベルのコマンドのセットが送信されてい
る間、動機状態に維持され得る。チャネル22およびコ
ントロール・ユニット26は、それぞれそのエンコーダ
回路300および302に適切な8ビツトのキャラクタ
を送信することによって、所望の順序付けされたセット
を生成し得る。チャネル22およびコントロール・ユニ
ット26もまた、必要に応じて、ビットKを処理する。
個々のポート中にはシーケンス・ゼネレータ回路305
が設けられ、順序付けされたセットを生成する。また、
認識回路306が個々のポートに設けられており、ポー
トが受信した順序付けされたセットを認識する。認識回
路306が認識した順序付けされたセットによって、P
UNCTION OUTメツセージがバス160を介し
てマトリックス・コノトローラ156に伝送され、認識
された機能が実行され、次にマトリックス・コントロー
ラ156が、バス162を介してFUNCTION I
Nメツセージをシーケンス・ゼネレータ305に送信し
、ポートが送信した所望の順序付けされたセットを生成
する。
FUNCTION OUTメツセージは、例えば、希望
に応じては、ポートに対する切断命令、すなわちポート
を使用から外すディスエーブル・コマンドであり得る。
FUNCTION INメツセージは、例えばポートの
リンク内の導体中のブレークやデータのエラーが検出さ
れた時に、ポートが故障していることを示すために使用
され得る。
第4図は、K2S、5−aびキャラクタを順序付けされ
たセットの2番目のキャラクタに変更するシーケンス・
ゼネレータ305の略図である。第4図のシーケンス・
ゼネレータ305は、K2S、5遊びキャラクタをスト
アするためのレジスタ310を含む。
レジスタ310は、レジスタ310からのに28.5遊
びキャラクタを受信し、修正された遊びキャラクタを形
成するために必要最小限の数のビットを変更するるビッ
ト・モディファイ回路312に接続されている。変更さ
れたに、28.5遊びキャラクタのビットの数は、必要
に応じて、選択された異なったキャラクタが、異なった
リンクレベルのコマンドを生成するためにビット・モデ
ィファイ回路312によって構成され得るように、バス
162を介して!’UNcTION INメツセージに
反応する。
遊びレジスタ310およびモディファイ回路312は、
最初にレジスタ310からのに28.5遊びキャラクタ
を多重化し次にビット・モディファイ回路312からの
変更済みの遊びキャラクタを出力導体316上に多重化
するマルチプレクサ315に接続されている。31B上
のキャラクタのシーケンスはこのようにして、順序付け
された交代キャラクタのセットを形成するが、その中で
最初のキャラクタはK28.5キヤラクタであり、2番
目のキャラクタはビット・モディファイカイロ312か
らの変更された遊びキャラクタである。
好ましい実施例において、ラッチ310は、クロックで
オンされると、自身がストアしている全てのビットを反
転させ、次にこの反転したビットをモディファイ回路3
12およびマルチプレクサ315に送信する。最初のク
ロック上で、K28.5+aびキャラクタは順序付けさ
れたセットの最初のキャラクタとして導体31B上に位
置付けされるようにマルチプレクサ315に送信され、
次のクロック上で、K2S、5−がモディファイ回路3
12に送信され、そこで変更され次に順序付けされたセ
ットの2番目のキャラクタとして導体316上で多重化
される。このように、この実施例においては、生成され
た変更済みの遊びキャラクタが常に負のディスパリティ
を持ち、正のディスパリティを持つ変更された遊びキャ
ラクタは生成される必要がないという点で、回路が単純
化されている。以下に説明するように、認識回路306
は、最初のキャラクタがK2g、5+またはに28.5
−の遊びキャラクタであり得て、さらに、2番目のキャ
ラクタがゼロのディスパリティを持つ順序付けされたセ
ットを形成するために、対応する負のまたは正のディス
パリティを持ち得る順序付けされたセットを検出する。
ビット・モディファイ回路312によって変更されるK
28.5 aびキャラクタのビットは、その結果として
の変更済み遊びキャラクタが、特許第4,48G、73
9号の8B/1013コード変更ルールに従うように選
択される。変更済み遊びキャラクタは、好ましい実施例
においては、上述の特許第4,486,739号に説明
され、また、その特許明細書中の第1図および11図に
示されているように、データ◆キャラクタである。図示
された実施例においては、負のディスパリティまたはに
、28.5−の遊びキャラクタのみが変更され、上述し
たように、負のディスパリティのデータ・キャラクタが
生成される。表Aに、K、211.5− 遊びキャラク
タのN個のビットが不変のままであり、また、示されて
いるように、X個のビットがパターンにおいて変更され
ている場合の結果として生じるキャラクタを示す。ここ
で、表への°’ToLak Avail”列は、結果と
して生じたデータ・キャラクタを用いて使用可能な順序
付けされたセットの数を示す。キャラクタ列の表にされ
た略字は、特許第4.488.739号の表1 (最初
の6ビツト)および表I+(最後の4ビツト)に使用さ
れたキャラクタの略字と同じである。ここで、表Aにお
いて、遊びキャラクタに、28.5−は、1つの使用可
能な順序付けされたセットとしてカウントされている。
第5図は、第3図の認識回路306の略図である。
第5図の実施例は、ポートによって受信された順序付け
されたセットをデコードするのに用いられる。認識回路
30Gは、直並列変換器回路322を含み、この人力3
22は、チャネル22またはコントロール・ユイット2
6からの順序付けされた連続したセットを受信するため
の、12aまたは14aのような連続リンクに接続され
ている。直並列変換器322の出力は、上述の米国特許
第4,4116,739号の表1またはIIのコーディ
ングされたキャラクタのラベルに対応するラベルabc
dej rghjを持つ。最初の多重人力のANDゲー
ト324は、K2S、5+キヤラクタを検出し、2番目
の多重入力ANDゲート326は、K2S、5−キャラ
クタを検出する。同期回路327は、に28.5+また
はK28.5−キャラクタが認識されるまで、ANDゲ
ート324および326によるデータ・ビットの受信を
同期させるために、ANDゲート324および326の
首位つ力に接続されている。
3番目の多重入力ANDゲート328は、キャラクタの
不変ビットを検出するために、直並列変換器322から
のキャラクタのLSBを検出する。表Aを参照すると、
ビットf’ghjがり、X、2−キャラクタ(0101
)に対して監視されると、合計14のキャラクタが使用
可能であり、個々のキャラクタは、リンク・レベルのコ
マンドの分離した機能を表示することが理解されるだろ
う。このことは、さらに、D、X、2エントリが「gh
jビットの交換パターンを持たない米国特許第4.48
6,739号の表11にも見ることができる。ANDゲ
ート324.326および328の出力は、自身の出力
が導体334を会してラッチ332に接続されている状
態マシン330に接続されている。ラッチ332の入力
は、直並列交換器322の出力のMSBに接続されてお
り、また、バス160を介してのマトリックス・コノト
ローラ156へのFUNCTION OUTメツセージ
としてラッチ332によってラッチされる。
第6図は、第5図の状態マシン330の状態略図である
。状態マシン330は、状態0にあり、ANDゲート3
24によって検出されるようにに28.5+を受信する
と、状態lに移行する。状態マシン330が状態1にあ
り、ANDゲート326によって検出されるようにに2
8.5−を受信すると、状態0に移行する。
状態マシン330がが状態0にあり、K2S、5−キャ
ラクタが検出される(2つのに28.5−キャラクタが
連続して検出される)か、または、状態1にあり、K2
S、5+キヤラクタが検出される(2つのK28.5+
キヤラクタが連続して検出される)と、エラーが示され
る。状態マシンが状!!0またはlにあり、サブブロッ
クがANDゲー)322  (本実施例中におけるり、
X、2 )によって検出されると、データ・キャラクタ
のMSBは、PUNCTION OUTメツセージをし
てラッチされる。
[発明の効果] 注目されることは、PUNCTIOLN OUTが検出
されると、状態マシン330の状態は、エラーを報告す
ることなく次の遊びキャラクタを受信する状態に自身が
あるように、変化する。D、X、2キヤラクタ以外のキ
ャラクタが検出されると、更にデコーディングを実施し
て、フレーム(SOF )シーケンスのスタートがすで
に開始されたか、または、エラーが発生したかを判断し
なければならない。SOFシーケンスは、本発明の範囲
外であり、従って以下には説明されることはない。
状態マシン330は、技術上よく理解されるように、ハ
ードウェアまたはマイクロプロセッサによって制御され
るソフトウェア中に実現されてもよいことが理解される
【図面の簡単な説明】
第1図は、ダイナミック・スイッチを通じてコノトロー
ル・ユニットに接続されているチャネルを有する110
システムのブロック図、第2図は、ダイナミック・スイ
ッチがポート、マトリックスおよびコントローラを持つ
、ダイナミック・スイッチ・コノトロール・ユニットな
らびにダイナミック・スイッチのブロック図、第3図は
、チャネル、ダイナミック・スイッチの一部およびコン
トロール・ユニットを示す第1図のI10システムの一
部の線図、第4図は、第3図のダイナミック・スイッチ
のシーケンス・ゼネレータのブロック図、第5図は、第
3図のダイナミック・スイッチの認識回路のブロック図
、第6図は、第5図の認識回路の状態マシンの状態線図
。 10、、、、  ダイナミック−スイッチ20、、、、
  スイッチ争コントロール・ユニット2B、 、 、
 、  コントロール争ユニット158、、、  マト
リックスやコントローラ170、、、  オペレータ・
コンソール310、、、  ラッチ 315、、、  マルチプレクサ 322、、、  直並列変換器 327、、、  同期回路 330、、、  状態マシン。

Claims (1)

  1. 【特許請求の範囲】 1、キャラクタの同期を取るために送信側から受信側に
    連続的に多重ビットのキャラクタが送信されるシステム
    中でコマンドを生成する装置において、 多重ビットの遊びキャラクタを提供するためのレジスタ
    手段と; 前記多重ビットの遊びキャラクタの修正であるコマンド
    ・キャラクタを形成するために前記多重ビット遊びキャ
    ラクタの選択されたビットを変更するために、前記レジ
    スタ手段に接続された修正手段と; 順序付けされたキャラクタ・セットが、前記多重ビット
    遊びキャラクタを最初のキャラクタとして、また、前記
    コマンド・キャラクタを2番目のキャラクタとして持つ
    ような、前記順序付けされたキャラクタ・セットを形成
    するための多重手段と; を有することをと特徴とする装置。 2、前記レジスタ手段が、前記順序付けされたセットの
    最初のキャラクタが最初のディスパリテイを持ち前記順
    序付けされたセットの前記2番目のキャラクタが2番目
    の、すなわち逆のディスパリテイを持つように、個々の
    連続する多重ビット遊びキャラクタが前に提供された多
    重ビット遊びキャラクタから反転されることを特徴とす
    る請求項1記載の装置。 3、前記順序付けされたセットの最初のキャラクタがK
    28.5+遊びキャラクタであり、前記順序付けされた
    前記2番目が修正されたK28.5−遊びキャラクタで
    あることを特徴とする請求項2記載の装置。 4、同期多重ビット・キャラクタを送信、受信するため
    の装置において、前記装置が、 認識回路が、順序付けされたセットを受信するための入
    力およびFUNCTION OUTメッセージを提供す
    るための出力を持ち、前記認識回路が、前記受信された
    順序付けされたセット中の最初の遊びキャラクタを検出
    するための検出手段およに前記受信され順序付けされた
    セット中の2番目のキャラクタに反応して前記FUNC
    TION OUTメッセージを提供するためのラッチ手
    段を有することを特徴とする装置。 5、前記検出手段が、最初のディスパリテイを持つ遊び
    キャラクタを検出するための最初の検出器および2番目
    の逆のディスパリテイを持つ遊びキャラクタを検出する
    ための2番目の検出器を有することを特徴とする請求項
    4記載の装置。 6、前記最初の検出器がK28.5+遊びキャラクタを
    検出し、前記2番目の検出器がK28.5−遊びキャラ
    クタを検出することを特徴とする請求項5記載の装置。 7、前記最初の検出器および前記2番目の検出器が出力
    を持ち、前記認識回路がさらに、最初の検出器および2
    番目の検出器の出力に接続されている同期手段を有し、
    前記同期手段が、前記最初および2番目の検出器の内の
    1つが前記順序付けされたセットの内の1つの最初の遊
    びキャラクタを検出するまで前記最初と2番目の検出器
    とを同期されることを特徴とする請求項5記載の装置。 8、前記認識回路がさらに、前記最初および2番目の検
    出器の出力に接続されている状態マシンを有し、前記状
    態マシンが、連続して検出されている同じディスパリテ
    イを持つ2つの遊びキャラクタを表示するエラー状態を
    持つことを特徴とする請求項7記載の装置。 9、前記ラッチ手段が、前記FUNCTION OUT
    メッセージとして前記2番目のキャラクタのMSBの内
    の選択されたいくつかのビットをラッチする請求項8記
    載の装置。 10、前記検出手段がさらに、前記2番目のキャラクタ
    のLSBの選択されたサブブロックを検出するための3
    番目の検出器を有し、LSBの前記選択されたサブブロ
    ックが前記2番目のキャラクタの選択された使用可能な
    キャラクタ中において不変であるように選択されること
    を特徴とする請求項9記載の装置。 11、前記3番目の検出器が前記状態マシンに接続され
    ている出力を持ち、 前記状態マシンが、前記検出手段によって検出されてい
    る遊びキャラクタを表示する遊び検出状態と; 前記3番目の検出器によって検出されている延期サブブ
    ロックのFUNCTION OUT状態と;を有し、 前記状態マシンが、前記順序付けされたセットが検出さ
    れると、FUNCTION OUTメッセージが提供さ
    れるように、前記遊び検出状態から前記 FUNCTION OUT状態への状態移動を許可する
    のみであることを特徴とする請求項10記載の装置。 12、装置がさらに、入力および出力を持つシーケンス
    生成手段を有し、 前記シーケンス生成手段が、個々の順序付けされたセッ
    トの最初のキャラクタが遊びキャラクタであり、個々の
    順序付けされたセットの2番目のキャラクタが前記遊び
    キャラクタの修正であって、自身の出力上において順序
    付けされたキャラクタ・セットを生成することを特徴と
    する請求項4記載の装置。 13、多重ビット・キャラクタの連続伝送によって同期
    されるデータ伝送装置において、少なくとも2つのポー
    トを持つスイッチと;前記ラッチによって前記ポート間
    におけるスイッチングを制御するためのスイッチと; を持ち、 前記ポートの個々が、前記ポートに伝送されるデータ・
    キャラクタwqo受信するための週力および前記ポート
    から伝送されるデータ・キャラクタを送信するための出
    力を含み、 前記ポートの個々がさらに、自身が取り付けられている
    リンクから前記多重ビット・キャラクタの順序付けされ
    たセットを受信するための入力およびFUNCTION
     OUTメッセージを前記スイッチ・コントローラに提
    供するための前記スイッチ・コントローラに接続されて
    いる出力を有し、前記認識回路が前記受信された順序付
    けされたセット中の最初の遊びキャラクタを検出するた
    めの検出回路を有し、また、ラッチ手段が前記受信され
    た順序付けされたセット中の2番目のキャラクタに反応
    して前記FUNCVTION OUTメッセージを提供
    することを特徴とするデータ伝送装置。 14、前記検出手段が、 最初のデイススパリティを持つ遊びキャラクタを検出す
    るための最初の検出器と; 2番目の逆のディスパリテイを持つ遊びキャラクタを検
    出するための2番目の検出器と; を有することを特徴とする請求項13記載のデータ伝送
    システム。 15、前記最初の検出器がK28.5+遊びキャラクタ
    を検出し、前記2番目の検出器がK28.5−遊びキャ
    ラクタを検出することを特徴とする請求項14記載のデ
    ータ伝送装置。 16、前記最初の検出器および前記2番目の検出器が出
    力を持ち、前記認識回路がさらに、前記最初および2番
    目の検出器の出力に接続されている同期手段を有し、ま
    た、前記順序付けされたセットの内の1つの最初の遊び
    キャラクタを前記最初のおよび2番目の検出器の内の1
    つが検出するまで、前記最初の検出器と2番目の検出器
    を、前記同期手段が同期させることを特徴とする請求項
    15記載のデータ伝送装置。 17、前記認識回路がさらに、前記最初の検出器および
    2番目の検出器の出力に接続されている状態マシンを有
    し、前記状態マシンが、連続して検出されている同じデ
    ィスパリテイを持つ2つの遊びキャラクタを表示するエ
    ラー状態を持つことを特徴とする請求項16記載のデー
    タ伝送装置。 18、前記ラッチ手段が、前記2番目のキャラクタのM
    SBの内の選択されたビットをFUNCTIONOUT
    メッセージとしてラッチする請求項17記載のデータ伝
    送装置。 19、前記検出手段がさらに、前記2番目のキャラクタ
    のLSBの内の選択されたサブブロックを検出するため
    の3番目の検出器を有し、LSBの前記選択されたサブ
    ブロックが、前記2番目のキャラクタの選択された使用
    可能なキャラクタ中において不変であることを特徴とす
    る請求項18記載のデータ伝送装置。 20、前記3番目の検出器が前記状態マシンに接続され
    ている出力を持ち、前記状態マシンが前記検出手段によ
    って検出されている遊びキャラクタを表示する遊び検出
    状態および前記3番目の検出器によって検出されている
    前記サブブロックを表示するFUNCTION OUT
    状態を持ち、また、前記状態マシンが、前記順序付けさ
    れたセットが検出されるとFUNCTION OUTメ
    ッセージが提供されるような、前記遊び検出状態から前
    記FUNCTION OUT状態への状態移動を許可す
    るのみであることを特徴とする請求項19記載のデータ
    伝送装置。 21、請求項20記載のデータ伝送装置において、前記
    装置がさらに、入力および出力を持つシーケンス生成手
    段を有し、前記シーケンス生成手段が、個々の順序付け
    されたセットの最初のキャラクタが遊びキャラクタであ
    り、個々の順序付けされたセットの2番目のキャラクタ
    が前記遊びキャラクタの修正であるような、自身の出力
    上において順序付けされたキャラクタ・セットを生成す
    ることを特徴とするデータ伝送装置。 22、その個々が2つのデータ伝送導体、取り付けられ
    たポートにデータを伝送するための取り付けられたポー
    トの入力に接続された1つのデータ伝送導体および取り
    付けられたポートからデータを伝送するための取り付け
    られたポートの出力に接続されたもう1つのデータ伝送
    導体を持つ、個々のポートに取り付けられたリンクと; 自身と取り付けられたポート間でデータの送受信を実行
    するための個々のリンクに取り付けられたリンクレベル
    の機能と; を有することを特徴とする請求項13記載のデータ伝送
    装置。 23、前記順序付けされたセットの最初のキャラクタが
    遊びキャラクタであり、2番目のキャラクタがコマンド
    ・キャラクタであるような順序付けされたセットの2番
    目のキャラクタを選択する方法において、 a、前記遊びキャラクタをベース・キャラクタとして設
    立するステップと; b、最初の8B/10Bデータ・キャラクタがベース・
    キャラクタと同じパターン中にその最大個のLDBを持
    ち、また、シーケンス内の最後の8B/10Bデータ・
    キャラクタがベース・キャラクタと同じパターン中にそ
    のLSBをまったく持たないような、シーケンス内に全
    ての有効な8B/10Bデータ・キャラクタを配列する
    ステップと; c、コマンド・キャラクタのLSBの最大数がベース・
    キャラクタから不変であるような、希望のコマンド・キ
    ャラクタとしてシーケンス中の8B/10Bデータ・キ
    ャラクタの数を選択するステップと;を有することを特
    徴とする方法。
JP26827990A 1989-10-30 1990-10-05 シリアル・リンクを介してコマンドを伝送する方法 Expired - Lifetime JP2549196B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/429,268 US5048062A (en) 1989-10-30 1989-10-30 Transmitting commands over a serial link
US429268 1989-10-30

Publications (2)

Publication Number Publication Date
JPH03243042A true JPH03243042A (ja) 1991-10-30
JP2549196B2 JP2549196B2 (ja) 1996-10-30

Family

ID=23702533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26827990A Expired - Lifetime JP2549196B2 (ja) 1989-10-30 1990-10-05 シリアル・リンクを介してコマンドを伝送する方法

Country Status (4)

Country Link
US (1) US5048062A (ja)
EP (1) EP0425779B1 (ja)
JP (1) JP2549196B2 (ja)
DE (1) DE69029189T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU650242B2 (en) * 1989-11-28 1994-06-16 International Business Machines Corporation Methods and apparatus for dynamically managing input/output (I/O) connectivity
US5151977A (en) * 1990-08-31 1992-09-29 International Business Machines Corp. Managing a serial link in an input/output system which indicates link status by continuous sequences of characters between data frames
US5235592A (en) * 1991-08-13 1993-08-10 International Business Machines Corporation Dynamic switch protocols on a shared medium network
DE4202341A1 (de) * 1992-01-29 1993-08-05 Siemens Nixdorf Inf Syst Verfahren zur synchronisierung von schaltungsteilen einer telekommunikationsanlage
US5357608A (en) * 1992-02-20 1994-10-18 International Business Machines Corporation Configurable, recoverable parallel bus
US5548623A (en) * 1992-02-20 1996-08-20 International Business Machines Corporation Null words for pacing serial links to driver and receiver speeds
US5352294A (en) * 1993-01-28 1994-10-04 White John M Alignment of a shadow frame and large flat substrates on a support
GB9408574D0 (en) * 1994-04-29 1994-06-22 Newbridge Networks Corp Atm switching system
US5577069A (en) * 1994-08-02 1996-11-19 National Semiconductor Corporation Signalling method and structure suitable for out-of-band information transfer in communication network
US5784387A (en) * 1994-10-31 1998-07-21 International Business Machines Corporation Method for detecting start-of-frame, end of frame and idle words in a data stream
DE69819129T2 (de) * 1998-02-19 2004-07-29 International Business Machines Corp. Flusssteuerungsverfahren unter Verwendung eines Ausserband-Flusssteurungkanals
US20060013135A1 (en) * 2004-06-21 2006-01-19 Schmidt Steven G Flow control in a switch
US8201071B2 (en) * 2006-11-15 2012-06-12 Qimonda Ag Information transmission and reception
US9270411B2 (en) * 2014-02-03 2016-02-23 Valens Semiconductor Ltd. Indicating end of idle sequence by replacing certain code words with alternative code words
US9270403B2 (en) * 2014-02-03 2016-02-23 Valens Semiconductor Ltd. Indicating end of idle sequence by replacing expected code words while maintaining running disparity
CN109905199B (zh) * 2017-12-08 2021-07-09 中国科学院上海高等研究院 一种非对称k码编解码的串行通信数据极性恢复方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910056A (ja) * 1982-06-30 1984-01-19 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン コ−ド生成方法
JPS60130244A (ja) * 1983-12-19 1985-07-11 Nec Corp 随伴信号伝送方式
JPS60206223A (ja) * 1984-03-29 1985-10-17 Nec Corp 符号化回路
JPS6180917A (ja) * 1984-09-28 1986-04-24 Nec Corp 符号化回路
US4698809A (en) * 1986-03-31 1987-10-06 Northern Telecom Limited Method and apparatus for the channelized serial transmission of redundantly encoded binary data
JPS63209325A (ja) * 1987-02-26 1988-08-30 Hitachi Cable Ltd nビツトmビツト符号変換制御方式
US4859815A (en) * 1988-12-19 1989-08-22 International Business Machines Corporation Serial link transparent mode disparity control

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205200A (en) * 1977-10-04 1980-05-27 Ncr Corporation Digital communications system utilizing controllable field size
FR2535135B1 (fr) * 1982-10-21 1988-03-25 Servel Michel Systeme de synchronisation de multiplex numeriques de paquets
US4531210A (en) * 1983-06-22 1985-07-23 Gte Automatic Electric Incorporated Digital span reframing circuit
US4517669A (en) * 1983-07-11 1985-05-14 Motorola, Inc. Method and apparatus for coding messages communicated between a primary station and remote stations of a data communications system
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
NL8402444A (nl) * 1984-01-20 1986-03-03 Philips Nv Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze.
US4635250A (en) * 1984-04-13 1987-01-06 International Business Machines Corporation Full-duplex one-sided cross-point switch
DE3426047A1 (de) * 1984-07-14 1986-03-06 Standard Elektrik Lorenz Ag, 7000 Stuttgart Codefehlererkennungsschaltung fuer ein digitales nachrichtenuebertragungssystem
US4683567A (en) * 1985-07-30 1987-07-28 British Columbia Telephone Company Asynchronous signaling system for digital communication channel
US4719624A (en) * 1986-05-16 1988-01-12 Bell Communications Research, Inc. Multilevel multiplexing
WO1988001815A1 (en) * 1986-08-30 1988-03-10 Fujitsu Limited Multiplex dividing apparatus in a synchronous multiplexing system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910056A (ja) * 1982-06-30 1984-01-19 インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン コ−ド生成方法
JPS60130244A (ja) * 1983-12-19 1985-07-11 Nec Corp 随伴信号伝送方式
JPS60206223A (ja) * 1984-03-29 1985-10-17 Nec Corp 符号化回路
JPS6180917A (ja) * 1984-09-28 1986-04-24 Nec Corp 符号化回路
US4698809A (en) * 1986-03-31 1987-10-06 Northern Telecom Limited Method and apparatus for the channelized serial transmission of redundantly encoded binary data
JPS63209325A (ja) * 1987-02-26 1988-08-30 Hitachi Cable Ltd nビツトmビツト符号変換制御方式
US4859815A (en) * 1988-12-19 1989-08-22 International Business Machines Corporation Serial link transparent mode disparity control

Also Published As

Publication number Publication date
DE69029189D1 (de) 1997-01-02
DE69029189T2 (de) 1997-04-30
EP0425779A3 (en) 1993-01-13
EP0425779A2 (en) 1991-05-08
JP2549196B2 (ja) 1996-10-30
EP0425779B1 (en) 1996-11-20
US5048062A (en) 1991-09-10

Similar Documents

Publication Publication Date Title
JPH03243042A (ja) シリアル・リンクを介してコマンドを伝送する方法
US6496540B1 (en) Transformation of parallel interface into coded format with preservation of baud-rate
US7752482B2 (en) Hybrid parallel/serial bus interface
EP0352028A2 (en) Apparatus for transmitting data between a central processor and remote peripheral devices
CA2082078C (en) Configurable, recoverable parallel bus
JP2000507755A (ja) 遷移制御された平衡エンコード体系
EP0378122A1 (en) Parallel time slot interchanger matrix and switch block module for use therewith
US4648102A (en) Bus interface device for a data processing system
US5784404A (en) Intelligent repeater functionality
US5025500A (en) Apparatus for providing multiple controller interfaces to a standard digital modem and including integral conflict resolution
JPH0715484A (ja) データ通信方法および装置
JPH02244930A (ja) 通信網のための回路争奪方法および回路争奪装置
US4835776A (en) Communication filter
US4670873A (en) System for setting up data transmission circuits between a plurality of stations
CN1802820A (zh) 用于lin网络的主节点
US20030041209A1 (en) Self-synchronizing half duplex matrix switch
JPS62252231A (ja) 情報伝送方式
JP2978108B2 (ja) 全電子交換器で二重化されたハイウェイデータ受信装置及び方法
JPH065831B2 (ja) 信号フレ−ムの伝送方式
JP2677274B2 (ja) 可変長シリアルデータ通信方式
JP2000267771A (ja) 多本伝送路における赤外線通信方法およびその装置
Simmonds et al. Data Link Protocols
JPS62180611A (ja) 符号変換伝送方式
JPH0393332A (ja) 無線送受信装置
JPH0637854A (ja) データ伝送装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080808

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090808

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100808

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 15