JPS62252231A - 情報伝送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は１通信ネッ１〜ワークが任意のタイプの古典的
な地域加入者電話リンク（ｌｏｃａｌｓｕｂｓｃｒｉｂ
ｅｒ　ｔｅｌｅｐｈｏｎｅ　１ｉｎｋ）を使うにもかか
わらず、ワークステーション間で音声やイメージ等の非
符号化情報（ｎｏｎ　ｃｏｄｅｄ　ｉｎｆｏｒｍａｔｉ
ｏｎ、ＮＣＩ）およびデータを転送することを可能にす
る機構に関する。

Ｂ、従来技術およびその問題点 統合サービス・データ・ネットワーク（ＩＳＤＮ）のベ
ーシック・アクセス方式は、１秒間に６４キロビツトの
非コード情報、６４キロビツトのデータ、そして１６キ
ロビツトの信号を交換することを可能にする方法を規定
している。このため、リンク上で１秒間に１６０キロビ
ツトの情報を伝達しなければならない。

本発明の目的は、限定された帯域幅でもって工ＳＤＮ基
本アクセス方式と同じ機能をもたらすことにある。

本発明の他の目的は、任意のタイプの既設の地域加入者
電話リンクを用いて、非符号化情報ＭＣＩとデータの転
送を可能にすることにある。

Ｃ６問題点を解決するための手段 本発明は、非同期データと同期した非符号化情報ＭＣＩ
を（ｎ　＋ｍ）　／　Ｔ　ｂｐｓで動作する共通のチャ
ネルで転送する方法に関する。（ｎ十ｍ）／Ｔ　ｂｐｓ
とは、つまり、持続時間Ｔのスロットに（ｎ＋ｍ）ビッ
トが含まれるように伝送することを意味する。転送され
るビット・ストリームのデータ部とＮＣＩ部は、データ
・ビットがシミュレートすることのできない特定のパタ
ーンを持つフラグによって区切られる。

ＭＣＩ活動のある期間は、該スロットの最初のｎビット
がＭＣＩビットの転送に用いられる。該最初のｎビット
がフラグ・パターンと異なる場合。

該スロットの最後のｍビットは、付加的にデータ・ビッ
トを転送するのに用いられ、該最初のｎビットがフラグ
・パターンと同じになる場合、該スロットの最後のｍビ
ットは第１の２進値（ｍ＝１のときは１例えばＯ）にセ
ットされる。

ＭＣＩ活動のない期間は、２つのスロットによって仕切
られた少なくとも１つのスロットの形でデータ・ビット
が伝送される。該仕切スロットの最初のｎビットはフラ
グ・パターンにセットされ。

最後のｍビットは第２の２進値（ｍ＝１のときは。

例えば１゛）にセットされる。

好適な実施例では、ｎが８に等しくて、かつｍが１に等
しく、フラグ・パターンが０１１１１１１０に等しい、
そして、ＮＣＩ活動がないときに。

転送すべきデータ・ビット・ストリーム中で１が５個連
続すると、その５個連続した１の後にＯが挿入される。

通信チャネルを使う本発明の方法に従って築かれるビッ
ト・ストリームを発生するため、そして該ビット・スト
リームを受信するために、送信装置とこれに対応する受
信装置が実現される。

なお、本発明は、ＭＣＩ以外の同期式で伝送すべき情報
のビットと、非同期式で同期しても差し支えない情報の
ビットを、共通の回線を使って伝送する場合にも適用で
きる。

Ｄ、実施例 本発明の機構はＭＣＩ／データ・ビット・ストリームの
配列に基づくものであって、通信チャネル上にストリー
ムを生成する送信装置と、該ストリームを受は取ってＭ
ＣＩおよびデータ・ビットを回復（ｒｅｔｒｉａｖｅ）
する受信装置とからなる。

該機構によれば、従来のキャリヤ提供手段に相当する、
７２ｋｂｐｓ　（つまり、１２５マイクロ秒のスロット
時間Ｔにつき９ビツト）で動作する通信チャネルを用い
て、ＭＣＩとデータ情報を同時に転送することが可能に
なる。ＭＣＩ情報の転送は、遅延ひずみや内容（ｃｏｎ
ｔａｎｔ）の改変が全く起こらない、厳密な同期式伝送
となる。

通信チャネルとの間で送受信が行われるデータおよびＮ
ＣＩ情報は、両方のタイプの情報を扱えるインテリジェ
ント・ワークステーションに関連する０例えば、ＮＣＩ
情報は、標準的なコーダＶデコーダが与える６４ｋｂｐ
ｓのＰＣＭ符号化された音声スロットからなる。データ
情報と対照的にＮＣＩ情報はどんな遅延ひずみにも耐え
られないの′で、ＭＣＩ情報の転送によってデータ転送
が妨げられる可能性がある。ＮＣＩ情報は、１スロット
につき８ビツトずつ転送される。データ活動が検出され
ないときは、データ・フェーズに入る。このデータ・フ
ェーズをストリームのデータ部と呼ぶ。ＮＣＩ部とデー
タ部の境界は、特定のパターンを持った仕切フラグによ
って定められる。本発明の実施例では、フラグがＨＤＬ
Ｃ（ハイレベル・データ・リンク制御）／５ＤＬＣ（同
期データ・リンク制御）フラグと同じ、つまり０１１１
１１１０（１６ａで言うと７Ｅ）である。

８個のＭＣＩビットまたはデータ・ビットの交換の度に
、９番目のビットが付加される。これは、ＭＣＩ／デー
タ部仕切フラグと該フラグと同じＮＣＩパターンとを区
別するため、またはＮＣＩ部において区別すべきフラグ
・パターンがないときにデータ・ビットを運ぶためのど
ちらかに用いられる。大抵の時間では後者である。

第１図は通信チャネル上を転送されるビット・ストリー
ムを示す、第１図のパートＡはビット・ストリームのう
ちのＭＣＩビットの転送に相当する部分をより詳しく示
している。

ＮＣＩ部の期間において、スロット・パターンがフラグ
（本実施例では７Ｅ）と同じならば、それに対応して９
番目のビットが第１の２Ｍ！！値、例えば０にセットさ
れる。そうでなければ、該ビットは１通信チャネルで転
送されるデータ・ビット・ストリームの一部であるデー
タ・ビットを転送するのに用いられる。

矢印は９ビツトの間隔を表わし、Ｄはデータ・ビットを
表わしている。

第１図のパートＢに示されるように、データ部において
は、データ部の始まりまたは終りを指示するためにフラ
グを転送すべき場合、それに対応して９番目のビットが
第２の２進値、本実施例では１にセットされる。そうで
ない場合、該ビットはデータ・ストリームの一部となる
。

データ部では、従来のゼロ挿入／削除法によってフラグ
・シミュレーションが回避される。つまり、伝送される
データ中に１が５個連続すると０が挿入され、受信され
たデータでは１が５個連続した後の０が削除される。デ
ータ・ストリームがＨＤＬＣ／５ＤＬＣフレームで構成
されているときは、フレーム仕切フラグつまり特定パタ
ーンが転送される場合を除いて、既にデータ・ストリー
ムに０が挿入されている。そのようなデーダストリーム
が本発明の方法に従って転送されるときは、ＨＤＬＣ／
５ＤＬＣストリーム中で１が５個連続した後にＯが挿入
される。ＭＣＩの内容は変更不能と仮定されているので
、ＭＣＩパターンの部分では同様の方法を使ってフラグ
・シミュレーションを回避することができない、こうい
うわけで、フラグと同様のＭＣＩパターンの識別は、上
記のように９番目のビットを０にセットして行う。

ＮＣＩ／データ仕切フラグは、同期式ＭＣＩ転送を可能
にするため、９ビツトの間隔で伝送される。これは、Ｎ
ＣＩ情報がＰＣＭ符号化された音声情報であるときに有
用である。なぜなら、チャネル音声コーダ／デコーダは
、完全に同期して作動するからである。

９ビツトの間隔がもたらす同期化は、９番目のビットが
常に７Ｅという仕切フラグに続くという事実に基づいて
、容易に獲得、かつ維持することができる。

システム初期設定時において、データまたはＮＣＩ情報
が伝送可能になる前に、受信機が９ビツト間隔で同期づ
けられるよう、連続したデータ／ＭＣＩ仕切フラグ、つ
まり０１１１１１１０１が送られる。その後、データ転
送が可能になるが。

これらのデータ転送はＭＣＩスロットの転送によって妨
げられる可能性があ８゜ 第２図を参照して送信装置を説明する。該装置。

ワークステーションから伝送されるＭＣＩビットを回線
１を通じて受信するとともに、ワークステーションから
伝送されるデータ・ビットを回ｍ２を通じて受信する。

データ・ビットはデータ・ビット待ち行列から１ビツト
ずつ、データ要求クロック信号の定める速度で取られる
。該データ要求クロック信号は可変であり、ＭＣＩ活動
の有無に依存する。このようなデータ・ビット待ち行列
は。

通信制御装置における常套手段である。データ要求クロ
ック信号は送信装置内で生成され、回線３を通じてワー
クステーションへ送られる二送信装置は第１図に示され
るようなビット・ストリームを生成するが、これは通信
チャネル４を通じて伝送される。該装置は、ＭＣＩビッ
トを受信してワークステーションの８０１部から来る活
動の有無を検出する活動検出器１０を含む、該検出器は
、ＭＣＩ活動が無いときはＵＰ（アップ）レベルにある
信号を出力回線１２に供給する。この信号は、インバー
タ１４で反転されるので、該インバータ１４の出力回線
１６上の信号は、ＮＣＩがある時にＵＰレベルとなる。

活動検出器は、ＭＣＩソース・エネルギの集中測定（ｉ
ｎｔａｇｒａｔａｄ　＋ｉｓａｓｕｒｅｍａｎｔ）を行
うので、ＮＣＩビットに一定の遅延をもたらす、遅延し
たＮＣＩビットは６４ｋｂｐｓの速さで８ビツト・シフ
ト・レジスタ１８に入力される。

９ビツト・カウンタ２０は、７２キロビツト・クロック
・パルスをカウントし、９番目のビットの時刻（以下第
９ビット時という）になる度にＵＰレベルとなる信号を
回線２２に出力する。この信号は、ＡＮＤゲート・アセ
ンブリ２４の１つの入力端子に供給される。該ＡＮＤゲ
ート・アセンブリ２４は、この信号がＵＰのときに、シ
フト・レジスタ１８の内容をレジスタ２６へ転送する。

比較８１１２８は、シフト・レジスタ２６の内容を仕切
フラグ・パターン０１１１１１１０と比較する。

比較器２８によって両者の一致が検出されると、回線３
０に出力される信号はＵＰレベルとなり。

ＮＣＩビット・スロットが仕切フラグと同一であること
を表示する。この出力信号はインバータ３２で反転され
る。したがって、該インバータ３２の出力信号は、ＭＣ
Ｉスロットが該フラグと異なる（第２図では、ｎｏｔ７
Ｅと示す）ときにＵＰレベルになる。

ワークステーションからのデータ・ビットは回線２を通
じて供給される。該ビットは、ゼロ挿入回路３６によっ
て処理される。データ・ビットの取出は、回線３を通し
てワークステーションへ送られるデータ要求クロック信
号によって制御される。このクロック信号の発生につい
ては後で述べる。

ＡＮＤゲート装置を工夫することにより、ＮＣＩまたは
データ・ビットをＯＲゲート３８を通じて伝送すること
ができる。

本実施例でのかかる装置は、ＡＮＤゲート４０゜４６お
よびインバータ４Ｂによって構成される。

ＡＮＤゲート４０は、その第１の入力端子４２において
、レジスタ１８からシフトされたＭＣＩビットを受は取
る。このＡＮＤゲート４０の条件付けは、その第２の入
力端子４４に印加されるＡＮＤゲート４６の出力信号に
よって行われる。ＡＮＤゲート４６は、一方の入力端子
において回線１６からのＮＣＩ活動信号を受は取り、か
つ他方の入力端子においてインバータ４８で反転された
回線２２上の信号を受は取る。したがって、ＮＣＩ活動
が検出されている時は、第９ビット時を除いて、ＮＣＩ
ビットがＯＲ回路３８の第１の入力端子５０に供給され
、さらに通檜チャネル４へ送り出される。第９ビット時
には、インバータ４８とＡＮＤゲート４６の作用により
、ＭＣＩビットの伝送が禁止される。

その際１回Ｉ！１Ａ３４の信号がＵＰレベルにあり。

ＮＣＩスロットが仕切フラグ・パターンと異なることが
示されているならば、２つの入力端子がそれぞれ回線３
４．２２に接続されたＡＮＤゲート５２が条件付けられ
、回線５４にＵＰレベルの信号を出力する。ＡＮＤゲー
ト５６の一方の入力端子は回線５４に接続され、他方は
回路３６の出力回線３７に接続されている。したがって
、ＡＮＤゲート５６が第９ビット時においてＯＲゲート
３８の入力端子５８に供給するのは、ＮＣＩスロットが
仕切フラグと異なるときにはデータ・ビットであり、Ｍ
ＣＩスロットが区切フラグと同一のときにはゼロである
。

ＮＣＩ活動がないときは、回線１２の信号がＵＰレベル
にある。この信号はＡＮＤゲート６０の一方の入力端子
に供給される。該ゲート６０の他方の入力端子は、イン
バータ４８の出力端子に接続されている。ＡＮＤゲート
６０の出力回線６２はＡＮＤゲート６４の一方の入力端
子に接続されている。Ｍゲート６４は、その他方の入力
端子において、回路３６の出力回線３７からのデータ・
ビットを受は取る。したがって、スロットの最初の８ビ
ツト部では、８個のデータ・ビットがＡＮＤゲート６４
の作用によりＯＲゲート３８の入力端子６６に送出され
るとともに、第９ビット時では、データ・ビットがＡＮ
Ｄゲー１−５６の作用によりＯＲゲート３８の入力端子
５８に送出される。

回線３上のデータ要求クロック信号は、ＯＲゲート７０
とＡＮＤゲート７２とからなる論理回路で生成される。

ＯＲゲート７０の入力端子はそれぞれ回線５４．６２に
接続されており、かつその出力端子はＡＮＤゲート７２
の第１の入力端子に接続されている。ＡＮＤゲート７２
の第２の入力端子は回線７４の７２ｋｂｐｓのクロック
信号を受は取る。ＡＮＤゲート７２の第３の入力端子は
ゼロ挿入回路３６の出力線に接続されている。ここで、
ゼロ挿入回路３６は、データ・ストリーム中で１が５個
連続した後でＯを挿入すべきときに、ＤＯＷＮ　（ダウ
ン）レベルの信号を出力する。したがって、データ要求
クロック信号の出力は、ゼロ挿入時において禁止される
。ＮＣＩ活動がない状態でデータ・ビットを転送する時
は、いつでも、該クロック信号はアクティブである。そ
して、ＮＣ工活動がある状態で第９ビット時にデータ・
ビットを転送する時も、該クロック信号はアクティブで
ある。

ここで、仕切フラグが発生される仕組を説明する。

回路８０は、データ部とＮＣＩ部の間での遷移を検出し
てフラグを発生する。回路８０は、ＮＣＩ活動が無いと
きに回線１２の信号によってセットされる第１ラツチ８
２と、ＮＣＩ活動があるときに回線１６の信号によって
セットされる第２ラツチ８４とからなる。ＡＮＤゲート
８６の一方の入力はラッチ８２の出力と接続され、他方
の入力は回線１６と接続されている。このため、データ
部からＮＣＩ部へ遷移するときに、ＡＮＤゲート８６は
ＵＰレベルの信号を回線８８へ出力する。

同様に、ＡＮＤゲート９０の一方の入力はラッチ８４の
出力と接続され、他方の入力は回１ＩＡ１２と接続され
ているこのため、ＮＣＩ部からデータ部へ遷移するとき
に、ＡＮＤゲート９０はＵＰレベルの信号を回線９２へ
出力する。ラッチ８２．８４は、出力回線８８．９２の
信号によってそれぞれリセットされる。

出力回線８８．９２の信号はＯＲゲート９４に入力され
る０回線９６上のＯＲゲート９４の出力信号はラッチ９
８をセットする。したがって、仕切フラグが発生される
ときはいつでもラッチ９８がセットされている。ラッチ
９８からの出力信号はＯＲゲート１００の一方の入力に
供給される。

ＯＲゲート１００の他方の入力は、回線５を通じてワー
クステーションから初期設定信号を受は取る。仕切フラ
グ発生器１０２は、ＯＲゲート１００および９ビツト・
カウンタ２０からの出力信号による制御の下、出力回線
１０４にフラグ・コンフィギユレーションを送出する０
回線１０４は。

ＯＲゲート３８の第４の入力となる。ラッチ９８は、回
線２２からの信号によって第９ビット時にリセットされ
る。

７２ｋｂｐｓクロック信号は、回線６を経て受信装置へ
伝送される。

したがって、第１図で示されたビット・ストリームが、
ＯＲゲート３８を経て通信チャネル４へ送出される。

次に、第３図を参照しつつ、受信装置について説明する
。該装置は、入力９ビツト・シフト・レジスタ１２０を
含む、該レジスタ１２０は１回線６からの７２ｋｂｐｓ
クロック信号による制御の下、ビット・ストリームを受
信する。

回路１２２は、受信したストリーム中のＮＣＩ／データ
遷移を検出する。該回路１２２は、レジスタ１２０の右
端に位置する８ビツトの部分をフラグ・パターン０１１
１１１１０と比較する比較Ｗ１２４と、ＡＮＤゲート１
２６とを含む、比較器１２４による比較の結果一致が検
出されると、回線１２８に出力される信号はＵＰレベル
となる。

ＡＮＤゲート１２６の一方の入力は比較器の出力口ｌｌ
Ａ１２８に接続され、かつ他方の入力はシフト・レジス
タ１２０の最左端部に接続されている。したがって、回
線１３０上の該ゲート１２６の出力信号は、データ部と
ＮＣＩ部の間での遷移が検出されると、ＵＰレベルにな
る。

ビット・カウンタ１３２はクロック回線６に接続されて
ビット・クロック信号をカウントし、第９ビット時にＵ
Ｐレベルの信号を回線１３４へ出力する。二のカウンタ
はＡＮＤゲート１３６の出力信号によってリセットされ
るが、該信号がＵＰレベルになるのは、回路１２２によ
ってＭＣＩ／データ遷移が検出され、かつ非ＭＣＩ期間
が検出されたときである。つまり、ＡＮＤゲート１３６
の２つの入力は、回線１３０と回路１４０の出力回線１
３８とにそれぞれ接続されている。回路１４０は、受信
したビットがＮＣＩビットかデータ・ビットかを指示す
る信号を回線１３８に出力する。

回線１３８上の出力信号は、非ＭＣＩビット、つまりデ
ータ・ビットまたはフラグ・ビットを受信中であるとき
にＵＰレベルとなる。

ＡＮＤゲー１−１４２の２つの入力は回線１３０゜１３
４にそれぞれ接続されている。したがって、データ／Ｎ
ＣＫ遷移が検出されている際の第９ビット時には、回線
１４４にＵＰレベルの信号が出力される。

回路１４０は、３個のラッチ１４６．１４８．１５０、
ＡＮＤゲート１５２．１５４．１５６．１５８．１６０
，１６１およびインバータ１６２゜１６４を含む。

ラッチ１４６はＮＣＩ状態ラッチである。そのセット入
力端子は、ＡＮＤゲート１５４の出力に接続されている
。ＡＮＤゲート１５４の２つの入力は、ＡＮＤゲート１
４２の出力回線１４４とデータ状態ラッチ１４８の出力
にそれぞれ接続されている。ラッチ１４６のリセット入
力端子はＡＮＤゲート１５２の出力回線に接続されてい
る。該ゲート１５２の２つの入力は、ＡＮＤゲート１４
２の出力回線１４４とラッチ１４６の出力にそれぞれ接
続されている。ラッチ１４６の出力回線はＡＮＤゲート
１６１の一方の入力に接続されている。該ゲート１６１
の他方の入力は、インバータ１６４の出力回線に接続さ
れている。ＡＮＤゲート１６１の出力回線１６３は１回
線１３８に非ＮＣＩ信号を出力するインバータ１６２　
Ｌ’ｓ接続されている。

ラッチ１４８はデータ状態ラッチである・そのセット入
力端子はＡＮＤゲート１５８の出力に接続されている。

該ゲート１５８の３つの入力は。

それぞれ回線１３４，１３８．１６６に接続されている
０回線１６６は１回線１３０の信号をインバータ１７０
で反転したものを受は取る。ラッチ１４８のリセット入
力端子は、ＡＮＤゲート１５６の出力に接続されている
。該ゲート１５６の２つの入力は、それぞれ回線１４４
とラッチ１４８の出力に接続されている。

ラッチ１４８が回線１４９に出力する信号は。

データ期間においてＵＰレベルになる。

ラッチ１５０のセット入力端子はＡＮＤゲート１４２の
出力回線１４４に、またリセット入力端子はＡＮＤゲー
ト１６０の出力回線に、それぞれ接続されている。ＡＮ
Ｄゲート１６０の２つの入力回線はインバータ１７０の
出力と回線１３４にそれぞれ接続されているので、該ゲ
ート１６０の出力は、データ／ＮＣＩ遷移が検出されな
い期間の第９ビット時においてＵＰレベルとなる。

回路１７２は１回線１７４を介して受信側ワークステー
ションへ６４ｋｂｐｓのクロック速度でＮＧエビットを
送る０回路１７２はシフト・レジスタ１７８を含むが、
その内容のシフトは、回線１７６上の６４ｋｂｐｓのク
ロック信号によって制御される。シフト・レジスタ１７
８は、ＡＮＤゲート・アセンブリ１８０，１８２および
ＯＲゲート・アセンブリ１８４からなるゲーティング・
アレンジメントによる制御の下、レジスタ１２０の右端
に位置する８ビツトを受は取る。

ストリームがデータ部になっている間、アイドル・パタ
ーンがレジスタ１７８にロードされる。

つまり、ＡＮＤゲート・アセンブリ１８０は８個のＡＮ
Ｄゲートを含み、各ゲートの入力の１つがアイドル・パ
ターンの１ビツトを受は取る。回線１３４．１４９の信
号により、これらのゲートはデータ期間の第９ビット時
に開くよう条件づけられている。ＡＮＤゲート・アセン
ブリ１８０の出力はＯＲゲート１８４の入力に接続され
ている。

ＡＮＤゲート・アセンブリ１８２は８個のＡＮＤゲート
を含む。これらは、受信ストリームがＮＣＩ部になって
いる間の第９ビット時に開くよう条件づけられており、
ＮＣＩ部において、レジスタ１２０の右端にある８ビツ
トをレジスタ１７８へ転送するようになっている。アセ
ンブリ１８２の各ＡＮＤゲートの１つの入力は、バス１
８６の働きによってシフト・レジスタ１２０の１つのビ
ットを受は取る。各ＡＮＤゲートの他の入力は、回線１
３４．１６３にそれぞれ接続されている。

回路１９０は１回線１９２を介して受信側ワークステー
ションへデータ・ビットを送るとともに、回線１９４上
にデータ・サービス・クロック信号を生成する。該回路
１９０は、ゼロ削除回路１９６を含む。該回路１９６は
、シフト・レジスタ１２０からシフト・アウトされたビ
ットを回線１９８から受は取るとともに、１が５個連続
した後に続くゼロを削除する。

データ・サービス・クロック信号は、ＡＮＤゲート２０
０の出力回線１９４上に生成される。ＡＮＤゲート２０
０の１つの入力は７２ｋｂｐｓクロック回線６に接続さ
れている。ＡＮＤゲート２００の他の入力は、データ・
ストリーム中のゼロが削除されたとき、およびフラグが
検出されたときに、データ・サービス・クロックが発生
するのを防ぐ抑止入力である。すなわち、一方の抑止入
力２０２は、インバータ１９７を介してゼロ削除回路１
９６に接続されており、他方の抑止入力２０４はＯＲゲ
ート２０６の出力に接続されている。ＯＲゲート２０６
の一方の入力は回線１４９に接続されており、他方の入
力はＡＮＤゲート２１０の出力回線２０８に接続されて
いる。ＡＮＤゲート２１０の一方の入力は回線１３４に
、他方の入力は出力回線１２８からの信号を反転させる
インバータ２１２の出力回線に、それぞれ接続されてい
る。

以下、受信回路の動作について説明する。初期設定期間
では、データ・ビットが受信され、回線１６６の信号が
ＵＰレベルになるとともに、回線１３０の信号がＤＯＷ
Ｎレベルになる。ＡＮＤゲ　。

−ト１６０は第９ビット時に開くよう条件づけられでい
るので、ラッチ１５０はリセットされ、ＡＮＤゲート１
６１は回線１６３にＤＯＷＮレベルの信号を送出する。

回線１３８の信号はＵＰレベルにある。

したがって、次の第９ビット時に、ＡＮＤゲート１５８
の出力はＵＰレベルになり、データ状態ラッチ１４８が
セットされる０回線１４９の信号はＵＰレベルになり、
ＡＮＤゲート２００は回線１９４上にデータ・サービス
・クロック信号を生成する。

データ／ＮＣＩ遷移が生じると、回線１３０の信号はＵ
Ｐレベルになり、回１ｌＡ１６６の信号はＤＯＷＮレベ
ルになる。もはやＡＮＤゲート１５８が条件づけられる
ことはない。ＡＮＤゲー１−１４２は、第９ビット時に
ＵＰレベルの信号を回線１４４に送出する。したがって
、この時、ＡＮＤゲート１５６，１５４が、ラッチ１４
８をリセットし、かつラッチ１４６をセットするように
、それぞれ条件づけられる。ラッチ１５０もセットされ
るので、遷移検出時において次の第９ピッ１〜時までは
回線１６３上の出力信号はＤＯＷＮレベルにある。した
がって、遷移検出に続く９ビツト分の期間は、ＡＮＤゲ
ート１６１がＤＯＷＮレベルの信号を出力する。該信号
はＡＮＤゲート１８２へ送られる。この結果、フラグ・
パターンのレジスタ１７８への伝送が防止される。

ＡＮＤゲート１６０の働きによりラッチ１５０がリセッ
トされると、ＡＮＤゲート１６１が開くように条件づけ
され、かつＡＮＤゲート１８２が第９ビット時毎に開い
てＮＣＩピッ１−を回線１７４へ転送するよう条件づけ
られる。

次に、各第９ビット時において、回線１２８の信号がＤ
ＯＷＮレベルにあってＭＣＩビットがフラグと異なるこ
とを示しているならば、ＡＮＤゲート２１０の条件づけ
が行われてデータ・サービス・クロック信号が生成され
る。その結果、この期間に受信され回路１９６に支えら
れたデータ・ビットは、データ・ストリームのデータ・
ビットとして受は取られる。

回線１２８の信号がＵＰレベルにあってＭＣＩビットが
フラグと一致することを示しているならば、ＡＮＤゲー
ト２１０の条件づけが行われず、したがってデータ・サ
ービス・クロック信号の生成も行われない。ＮＣＩから
データへの遷移が生じると、ＡＮＤゲート１５２が条件
づけられてラッチ１４６がリセットされる次の第９ビッ
ト時では、ラッチ１４８がセットされて回線１４９の信
号がＵＰレベルになる。その結果、ＡＮＤゲート・アセ
ンブリ１８００条件づけが行われ、回線１７４にアイド
ル・パターンが伝送される一方、ＡＮＤゲート２００は
必要に応じて回線１９４にデータ・サービス・クロック
信号を送出する。

本発明の機構によれば１通信チャネルの有効利用を図る
ことができる。’７Ｅ’ＮＣＩパターンを伝送するとき
く１ビツトのロス）、およびＮＣＩ部からデータ部への
変化またはその逆の変化を示すとき（９ビツトのロス）
を除いて、オーバヘッドなしでチャネル帯域幅（例えば
７２ｋｂｐｓ）が使用される。このオーバヘッドを無視
すれば、６４　ｋｂｐｓの同期式ＭＣＩ伝送と８　ｋｂ
ｐｓのデータ転送が同時に可能になる。また、ＮＣＩ情
報が伝送されないとき（すなわち、ＮＣＩ活動が検出さ
れないとき）には、？２ｋｂｐｓの帯域帯全体をデータ
転送に使用できる。

このように簡単な方法で６４．ｋｂｐｓのＭＣＩと８　
ｋｂｐｓのデータを同時に送ることは、ＭＣＩ交換（例
えば、キーボード制御下での８　ｋｂｐｓのデータ・フ
ァイルの変換、キャンプ・オン等の電話プロトコルのた
めのサービス・データ、ディスプレイにメツセージを出
すオペレータ介入）に関連するサービス・メツセージの
ようにスーパーインポーズされるデータを全くバッファ
リングせずにＮ（ｊ（ｆ声）とデータを同時に交換でき
るＮＣＩ／データ・ワークステーションの場合に重要に
なってくる。他の方法では、ＭＣＩ交換の際、ＮＣＩ非
活動期を待つべくデータをバッファリングしなければな
らない、この場合、ＭＣＩ活動が終了すると、７２ｋｂ
ｐｓの帯域幅全体が再び高速度でのデータ伝送のために
使用可能となる。

本発明による伝送方式をｌ５ＤＮベーシツク・アクセス
方式と比較してみる。ｌ５ＤＮベーシツク・アクセス方
式は、 −ＮＣＩ　：　６４ｋｂｐｓ −データ：６４ｋｂｐｓ −シグナリング／サービス・メツセージ：１６ｂｐｓ を許容する。リンク全体の帯域幅は、１６０ｋｂｐｓに
なる。

本発明の伝送方式は。

−ＮＣＩ　：　６４ｋｂｐｓ　（ＮＣＩ活動時）−デー
タ：　７２ｋｂｐｓまで 一シグナリング／サービス・メツセージ；８ｋｂｐｓま
で を許容する。

本発明の方法は１ＭＣｌ非活動期が頻繁にあること（音
声のための時間の５０〜７０％）およびユーザーがファ
クシミリ、プリント・アウト、スクリーン・アップデー
ト等のデータを待つためにＭＣＩ活動が全くない期間が
長いということを利用して、ｌ５ＤＮと同じ機能を与え
る。

主な利点は、必要とされる総帯域幅が１６０ｋｂｐｓか
ら７２ｂｐｓに減ることである。この結果。

精巧・高価な装備をさほど必要としない通常の任意のタ
イプの２ワイヤ電話加入者ループを用いて、上記のよう
なＮＣＩ／データ結合伝送が可能になる。

以上、ＭＣＩクロックが６４ｋｂｐｓ８つまり、１２５
マイクロ秒に等しい長さＴの期間毎に８ビツトを送る通
常の速度に相当する伝送速度で動作すると仮定して１本
発明の説明を行った。しかしながら、所定の期間Ｔに含
まれるビット数ｎを変えた場合でも本発明が適用可能で
あることは言うまでもない、Ｔの期間に含まれるビット
数をｎ　＋　１とすると、リンク・ビット速度は（ｎ＋
１）／Ｔに等しくなる。

ともかく１本発明の主な利点は、フラグと一致するＮＣ
Ｉパターンを伝送するとき（この場合、１ビツトのロス
になる）、およびＮＣＩ部からデータ部への変化または
その逆の変化を示すとき（この場合、ｎ＋１ビットのロ
スになる）を除いて・オーバヘッドなしでチャネル帯域
幅を使うことにある・このオーバヘッドを無視すれば、
速度ｎ／Ｔｂｐｓの同期式ＭＣＩ転送と、ＮＣＩスロッ
ト毎に転送される付加データ・ビットに相当する速度Ｌ
　／　Ｔ　ｂｐｓのデータ転送とを同時に行える。

ＭＣＩが伝送されないときは、速度（ｎ＋１）／Ｔ　ｂ
ｐｓの伝送をすべてデータ転送に利用できる。

付言すれば１本発明を実施する際に、別のフラグ・パタ
ーンを使っても差し支えない。例えば、データ部、ＮＣ
Ｉ部の開始を示す仕切フラグをそれぞれ７Ｅ’、７Ｆ′
としもよい、（これら２つのパターンは、非同期式ゼロ
挿入／削除方法により、データ・ストリーム中では存在
しないようにされる。ＭＣＩの７Ｅ’または゛７Ｆ’パ
ターンは、これらの対応する９番目のビットがＯにセッ
トされるので、認識可能である。）マンチェスタ（バイ
フェーズとも呼ばれる）インターフェース・コーディン
グ・スキームを通信チャネルに用いる場合は、各第９番
目のビットの認識は、コード・バイオレーションによっ
て行われる。これは、ワークステーションの同期をとる
のに大変有利になり得る。なぜなら、同期を維持するの
に最小限のフラグ反復を行う必要がなくなる、つまり、
ＮＣＩ部またはデータ部が長くても、９ビット間隔の同
期状態が保たれるからである。

Ｅ０発明の効果 本発明によれば、従来の地域加入者電話リンクを用いた
場合でも、ＭＣＩ等の同期式で伝送すべき情報と非同期
式で伝送してもよい情報とをオーバーヘッドなしで効率
よく伝送することができるので、ｌ５ＤＮベーシツク・
アクセス方式に匹敵する伝送機能を実現することができ
る。

【図面の簡単な説明】

第１図は、本発明の方法によって生成されたビット・ス
トリームを表わす図、 第２図は、通信チャネルで送られるビット・ストリーム
を生成するための送信装置を表わす図、第３図は、受信
したビット・ストリームからデータ・ビットおよびＮＣ
Ｉビットを回復するための受信装置を表わす図、 である。 出願人　　インターナショナル°ビジネス。 マシーンズ・コーポレーション 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） ハ’−１−Ａ ノぐ−１−８ 才　＋ｔ２Ｉ

Claims (1)

1. 【特許請求の範囲】 同期式で伝送すべき第１の情報のビットと非同期式で伝
   送しても差し支えない第２の情報のビットを、共通の回
   線を使って、時間Ｔの長さの１スロット毎に（ｎ＋ｍ）
   ビットずつ伝送する際に、伝送されるビット・ストリー
   ムのうちの前記第１の情報のビット・ストリームの伝送
   に割り当てられた部分と前期第２の情報のビット・スト
   リームの伝送に割り当てられた部分を、前記第２の情報
   のビット・ストリームの中には現れることのない特定の
   パターンを持つｎビットのフラグによって仕切るように
   した情報伝送方式において、 前記伝送されるビット・ストリームのうちの前記第１の
   情報のビット・ストリームの伝送に割り当てられた部分
   では、前記スロットの最初のｎビットを前記第１の情報
   のビットの伝送用に割り当てるとともに、前記最初のｎ
   ビットが前記フラグのパターンと異なる場合は前記スロ
   ットの最後のｍビットを前記第２の情報のビットの伝送
   用に割り当て、前記最初のｎビットが前記フラグのパタ
   ーンと一致する場合は前記スロットの最後のｍビットを
   第１の所定値にセットし、 前記伝送されるビット・ストリームのうちの前記第２の
   情報のビット・ストリームの伝送に割り当てられた部分
   では、前記スロットの最初のｎビットが前記フラグのパ
   ターンにセットされ、かつ最後のｍビットが第２の所定
   値にセットされた２個のスロットによって仕切られた少
   なくとも１つのスロットを前記第２の情報のビットの伝
   送用に割り当てるようにした ことを特徴とする情報伝送方式。