SE500427C2 - Sätt och system för att i seriella digitala bitflöden urskilja minst två typer av tidsluckor i en mottagare av flödet - Google Patents

Description

MQ -Ii 2 etta) uppträder i ett bitlagringsregister, inverteras en central bit för att därmed markera den kanalen. Den inverterade marke- ringsbiten detekteras och elimineras i mottagaränden och/eller används för att återställa kanalräknaren om den detekteras på en annan kanal än markörkanalen.

US 4,446,555 beskriver asynkron tidsmultiplexswitchning.

Tidsluckor innehållande sampelord har olika bitantal. Man adde- rar information avseende “the rank of the time slot or packet additional channel in the hybride frame". En indikatorbit eller bitgrupp urskiljer sampelorden från paketen. Tidsluckorna har inte alla samma bitkapacitet och det totala bitantalet per ram är känt.

EP 425,475 visar ett datatransmissionssystem vid inspelning av en audiosignal. Datasignalen är sammansatt av seriella data bestående av bitar. En "dummy bit" är inverterad i förhållande till inledningsbiten.

Redogörelse för uppfinningen.

Syftet med uppfinningen är allmänt att vid ett sätt och ett system av inledningsvis angivet slag uppnå goda transmissions+_ egenskaper så att relativt enkel transmissionsutrustning kan användas. Ett mera speciellt syfte är att möjliggöra enkel åtskiljning av tidsluckor för kretskopplat data och paketkopplat data.

Enligt den första aspekten av uppfinningen har dessa syften uppnåtts vid ett sätt av inledningsvis definierat slag genom att de olika typerna av tidsluckor skiljs åt genom användning av ett olika antal märkbitar i tidsluckan, vilka alla tilldelats det inverterade värdet av en annan bit än märkbitarna.

Enligt den andra aspekten av uppfinningen har ifrågavarande syften uppnåtts vid ett system av inledningsvis definierat slag genom att efter analys av de parallella databitarna i en tids- lucka avgöres vilken typ tidsluckan tillhör, varefter ett antal märkbitar införes i de seriella tidsluckorna så att man dels får goda egenskaper för transmission, dels kan återskapa tidsluckor- na i parallell form, varvid typerna skiljs åt genom användning av ett olika antal märkbitar i tidsluckan, vilka alla tilldelats det inverterade värdet av en annan bit än märkbitarna.

Uttryckt på annat sätt används av de parallella databitarna några som styrande för antalet märkbitar i de seriella dataflö- O 3 dena, på så sätt att olika antal märkbitar används i de olika typerna av tidsluckor, och att före parallell-serieomvandlingen kodningsorgan i sändaren tilleds dessa bitar jämte bit för att tilldela märkbitarna det inverterade värdet av sistnämnda bit, samt efter serie-parallellomvandling i mottagaren avkodnings- organ i mottagaren tilleds de sålunda kodade märkbitarna jämte nämnda andra bit för att efter överföringen återställa bitarnas ursprungliga värde.

Företrädesvis bildar märkbitarna inledande bitar i tidsluckan och tilldelas det inverterade värdet av den första biten efter märkbitarna.

Enligt en föredragen utföringsform åtskiljs datatidsluckor för kretskopplat data, samt fältstyrtidsluckor och flaggstyr- tidsluckor för paketkopplat data genom en, två resp. tre märk- bitar per tidslucka.

Vid användning av scrambling för att minska risken för obalans mellan antalet nollor och ettor utförs scrambling endast på bitarna 0-6.

Figurbeskrivning.

Utföringsexempel av uppfinningen skall nu beskrivas närmare med hänvisning till bifogade ritningar, på vilka fig. 1 visar en seriell länk, i vilken en utföringsform av sättet enligt uppfinningen tillämpas, fig. 2 visar en tabell över hur bitarna i ett ingångsgräns- snitt hos länken enligt fig. 1 tolkas, fig. 3 och 5 i tabellform visar definitioner av hur en i länken enligt fig. 1 ingående kodare respektive avkodare defini- eras, fig. 5 visar en anordning för scrambling/descrambling, fig. 6 visar en seriell länk, i vilken en annan utföringsform av sättet enligt uppfinningen tillämpas, fig. 7 och 8 innehåller diagram, som i två respektive fall åskådliggör märkningen och linjekodningen av tidsluckor, som överförs på länken i fig. 1.

Beskrivning av föredragna utförinqsformer.

I fig. 1 betecknas allmänt en länk för seriella digitala bitflöden med 2, och till länken hörande sändare och mottagare med 4 resp. 6. Sändaren 4 har på sin ingång ett gränssnitt 8 och mottagaren 6 på sin utgång ett gränssnitt 10. s 4 Vid exempelvis väljare för tele- och datanät förekommer det dylika gränssnitt för seriella länkar i väljarens så kallade organanslutning. Organanslutningen innefattar länkar mellan väljarkärnan, multiplexorer, samt så kallade ändorgan, såsom abonnentanslutningar, trunkanslutningar, processorer etc. Ex- empel på en dylik väljare med motsvarande organanslutning fram- går av svenska patentansökningen SE 9103719-2, och någon närmare beskrivning här är därför ej nödvändig.

Nämnda bitflöden förutsätts här vara uppdelade i tidsluckor om vardera nio bitar. Tidsluckorna är av olika typer. Vilken typ en tidslucka tillhör avgöres av nedan närmare beskrivna märk- bitar i resp. tidslucka. Märkbitarna används när data kodats för att sändas seriellt. I I det beskrivna utföringsexemplet behandlas tidsluckor för kretskopplat data, nedan benämnda DTS (=Data Time Slot), samt för paketkopplat data, nedan benämnda CTS (=Control Time Slot).

De senare indelas i två undertyper, nämligen CTS-fält-tidsluckor och CTS-flagg-tidsluckor. DTS- och CTS-tidsluckorna har märk- bitar så att de kan åtskiljas av mottagaren genom analys av en enskild tidslucka.

Gränssnittet 8 mottager data i form av parallella databitar DINO-DIN8.

I det parallella snittet 8 markerar bit 8=l att tidsluckan är av typen DTS och bit 8=0 att tidsluckan är av typ CTS, dvs CTS- fält eller CTS-flagga. Om tidsluckan är av typ CTS markerar bit' 7=O att tidsluckan är av typ CTS-fält, och bit 7=l markerar att tidsluckan är av typ CTS-flagga. Tolkningen av bitarna i snittet 8.framgår även av tabellen i fig. 2.

Bitarna DINO-DIN5 tillförs en i sändaren 4 ingående paral- lell-serieomvandlare 12, och biten DIN5 även ett i sändaren 4 ingående kodningsorgan 14, vilket även tillförs bitarna DIN6- DIN8. I kodningsorganet 14 kodas bitarna DIN5-DIN8, vilket resulterar i bitar d6, d7 resp. d8 på dess tre utgångar. För att markera att motsvarande tidslucka är en DTS-tidslucka bibringas biten d8 av kodningsorganet 10 det inverterade värdet av biten DIN7. Om tidsluckan är ett CTS-fält bibringas bitarna d8 och d7 det inverterade värdet av bit DIN6, och för en CTS-flagga bi- bringas bitarna d6-d8 det inverterade värdet av biten DIN5.

Bitarna dö-d8 tillförs efter kodningsorganet 14 likaledes paral- lell-serieomvandlaren 12.

Kodningsorganet 14 definieras av den i fig. 3 visade tabel- len. Det torde observeras att när insignalerna är en CTS-flagga är utsignalerna oberoende av bit 6. Eftersom bit 6 inte tilleds parallell-serieomvandlaren på något annat sätt än genom kodaren 14 innebär detta att informationen i bit 6 går förlorad när en CTS-flagga sänds. CTS-flaggan har alltså endast 6 användbara bitar (0-5) för data. Detta framgår även av fig. 2.

Mottagaren 6 vid länkens 2 andra ände mottager det seriella bitflödet i en serie-parallellomvandlare 16 resulterande, på den senares utgångar, i bitar d'0-d'8, vilka motsvarar bitarna d0-d8 på parallel1-serieomvandlarens 12 ingångar. Bitarna d'6-d'8, tilleds ett avkodningsorgan 18. På grundval av kännedom om den ovan behandlade principen för kodningen i kodningsorganet 14, åstadkommer avkodningsorganet 18 en fvkodning, som leder till att därifrån utvinnes bitarna DUT7=DIN7 och DUT8=DIN8 vid gräns- snittet 10. Avkodningsorganet 18 definieras av den i fig. 4 visade tabellen.

För att minska risken för obalans mellan antalet nollor och ettor på linjen, speciellt vid fasta mönster, kan s.k. scramb- ling tillgripas. Principen för scrambling eller descrambling skall här beskrivas i korthet med hänvisning till fig. 5, som schematiskt åskådliggör en anordning härför, en s.k. scrambler.

Data på vilket scrambling skall utföras tillförs på ingångar D0-D6, och data på vilket scrambling har utförts presenteras på utgångar BO-B6. Ett återkopplat skiftregister, allmänt betecknat - med 20, genererar varierande data, som tillsammans med data D0- D6 tillföres exklusiv-ELLER¥grindar 22, på vilkas utgångar BO-B6 uppträder. Det återkopplade skiftregistret 20 kan vid lämpliga tidpunkter sättas till ett önskat värde med en preset-signal, tillförd på en ingång 24.

Sättet på vilket skiftregistret 16 återkopplats är endast ett av flera tänkbara.

Scramblat data kan återställas om det tillförs ingångarna på en likadan utrustning, en s.k. descrambler, under förutsättning att man tillför en signal på preset-ingången 20 vid tidpunkter, som motsvarar de tillfällen då motsvarande signal tillförts på den sida där scrambling utförts.

Tillämpning av scrambling/descrambling vid en anordning 6 enligt uppfinningen åskådliggörs i fig. 6, i vilken motsvarande detaljer som i fig. 1 erhållit samma hänvisningsbeteckningar som där. Närmare bestämt sker detta därvid så att bitarna DINO-DIN5 tillförs parallell-serieomvandlaren 12 via en scrambler 26, och biten DIN5 även tillförs kodningsorganet 14 efter scramblingen.

Scrambling utförs på biten DIN6 innan den tilleds kodningsorga- net 14 men däremot ej på bitarna DIN7 och DIN8.

Descrambling sker med hjälp av en descrambler 28. Till denna descrambler 28 tilleds de bitar, som motsvarar bitarna DINO- DIN6, varvid den bit, som motsvarar biten DIN6 tilleds avkod- ningsorganet 18 direkt.

Oavsett om scrambling skett eller inte, blir resultatet att vid gränssnittet lo bitar DUTO-DUT8 erhålles, där DUTo=DlNo, DUT1=DINl, ... osv ...DUT8=DIN8, med ett undantag. Detta undan- tag är att DUT6 inte säkert är lika med DIN6 när DUT7=l och samtidigt DUT8=O, dvs när tidsluckan är en CTS-flagga. CTS- flaggan har alltså endast sex användbara bitar för data, såsom nämnts tidigare.

Kodningen i fallen utan och med scrambling åskådliggörs i fig. 7 resp. 8. Notera att i en CTS-tidslucka är det bit nr 7 i det parallella snittet som avgör om tideluekan är crs-fält eller CTS-flagga. En följd av tidsluckor kodade på ovanstående sätt ger högst 11 lika bitar i rad. Denna ganska låga övre gräns för antal lika bitar kan göra realiseringen av taktåtervinning enkel.

Det kan noteras att fördelningen mellan nollor och ettor blir jämn även för de bitar, på vilka scrambling ej utförs, eftersom - bitarna DIN7 och DIN8 balanserar varandra i varje tids- lucka, och - märkbitarna i CTS styrs av bitar, på vilka scrambling utförts, och därför kan anses ha statistisk balans, vilket medför att även dessa märkbitar blir statistiskt balanserade över en period med flera tidsluckor. , En orsak till att scrambling ej utförs på DIN7 är att det inte behövs och att realiseringen blir enklare om scrambling ej utförs.

CTS-flaggan med sina blott 6 scramblade bitar ser ut som ett undantag, men är ej så i praktiken.eftersom märkbitarna tillförs efter scramblingen och skriver över den i CTS-flaggan betydelse- 7 lösa DIN6. Man utför således alltid scrambling på 7 bitar i de tidsluckor där scrambling utförs.

Uppfinningens fördelar är följande: -på grund av att uppfinningen garanterar att data i seriell form ej ligger oförändrat mer än ett visst antal bitar erhålles goda transmissionsegenskaper, så att relativt enkel transmis- sionsutrustning kan användas; -uppfinningen innebär att antalet bitkombinationer utnyttjas effektivt så att redundansen i systemet blir liten trots ganska enkel implementering; -kodningsprincipen enligt uppfinningen medger att tidsluckor- na enkelt kan indelas i olika kategorier, i det beskrivna utför- ingsexemplet 3 st. Den första kategorin har där 8 oberoende bitar per tidslucka, den andra har 7 och den tredje har 6.

Första steget av den ovan beskrivna utföringsformen av uppfinningen, vilket steg är i och för sig känt, är att lägga till en nionde bit till varje 8-bitars grupp och låta den ha det inverterade värdet av den åttonde. På så sätt erhålles högst 8+l=9 lika bitar i rad. Av alla möjliga kombinationer av nio bitar utnyttjas då endast hälften för överföring av information.

Enligt uppfinningen utnyttjas emellertid fler kombinationer för överföring av information.

I nästa steg utnyttjas sålunda även de kombinationer, där bitarna 8 och 7 har det inverterade värdet av bit 6. Resultatet blir att ytterligare 1/4 av alla 9-bitars kombinationer utnytt- jas. Högsta antalet lika bitar, som kan komma i rad, blir därvid 8+2=lO.

I det tredje steget av den beskrivna utföringsformen används även kombinationer, där bitarna 8, 7 och 6 har det inverterade värdet av bit 5. Därigenom utnyttjas ytterligare 1/8 av alla 9- bitars-kombinationer, vilket resulterar i att högsta antalet lika bitar i rad blir 8+3=11.

Sättet enligt uppfinningen medger flera steg ända tills dess att man undviker blott kombinationer med 9 ettor och 9 nollor, då högsta antalet lika bitar blir 8+8=16.

Den ovan som ett utföringsexempel av uppfinningen beskrivna metoden är lämplig vid uppträdande av tidsluckor, där en typ har 8 bitar, en annan typ 7 bitar, samt ytterligare en typ 6 bitar.

Detta gäller ju för den ovan beskrivna utföringsformen, som 8 innefattar nws-tidsluckor, cæs-fält-tidsluckør resp. cTs~f1agg- tidsluckor. r Avslutningsvis kan det framhållas att metoden är enkel, genom att den exempelvis ej kräver omvandlingar via tabeller.

Claims (9)

Patentkrav.

1. Sätt att vid transmission av seriella digitala bitflöden, som är indelade i tidsluckor av ett antal olika typer, möjlig- göra åtskiljning av minst två av typerna i en mottagare av bitflödet, kännetecknat av att typerna skiljs åt genom använd- ning av ett olika antal märkbitar i tidsluckan, vilka alla till- delats det inverterade värdet av en annan bit än märkbitarna.

2. Sätt enligt krav l, kännetecknat av att märkbitarna bildar inledande bitar i tidsluckan vilken innefattar ett antal på varandra följande bitar i form av binära nollor och ettor, varvid nämnda märkbitar tilldelas det inverterade värdet av den första biten efter märkbitarna.

3. Sätt enligt krav 2, kännetecknat av att datatidsluckor för kretsskopplat data, s.k. DTS-tidsluckor, samt fältstyrtidsluckor och flagg-styrtidsluckor för paketkopplat data, s.k. CTS-tids- luckor, åtskiljs genom en, två, resp. tre märkbitar per tids- lucka.

4. Sätt enligt krav 2 eller 3, kännetecknat av att vid an- vändning av scrambling för att minska risken för obalans mellan antalet nollor och ettor utförs scrambling endast på de bitar som ej utgörs av märkbitarna.

5. System för att möjliggöra åtskiljning av minst två typer av tidsluckor i seriella digitala bitflöden, som överförs över en länk (2) mellan en sändare (4) och en mottagare (6), och som härrör från flöden av parallella databitar, vilka via ett gräns- snitt tillförs sändaren och i denna underkastas parallell-serie- omvandling, kännetecknat av att efter analys av de parallella S databitarna i en tidslucka avgöres vilken typ tidsluckan till- hör, varefter ett antal märkbitar införes i de seriella tids- luckorna så att man dels får goda egenskaper för transmission, dels kan återskapa tidsluckorna i parallell form, varvid typerna skiljs åt genom användning av ett olika antal märkbitar i tids-S luckan, vilka alla tilldelats det inverterade värdet av en annan bit än märkbitarna. _

6. System för att möjliggöra åtskiljning av minst två typer av tidsluckor i seriella digitala bitflöden, som överförs över en länk (2) mellan en sändare (4) och en mottagare (6), och som härrör från flöden av parallella databitar, vilka via ett gräns- snitt tillförs sändaren och i denna underkastas parallell-serie- 10 omvandling, kännetecknat av att av de parallella databitarna används några som styrande för antalet märkbitar i de seriella dataflödena, på så sätt att olika antal märkbitar används i de olika typerna av tidsluckor, och att före parallell-serieom- vandlingen kodningsorgan (14) i sändaren tilleds dessa bitar jämte bit för att tilldela märkbitarna det inverterade värdet av sistnämnda bit, samt efter serie-parallellomvandling i mottaga- ren avkodningsorgan (18) i mottagaren tilleds de sålunda kodade märkbitarna jämte nämnda andra bit för att efter överföringen återställa bitarnas ursprungliga värde. V

7. System enligt krav 5 eller 6, kännetecknat av att märk- bitarna bildar inledande bitar i tidsluckan vilken innefattar ett antal på varandra följande bitar i form av binära nollor och ettor, varvid nämnda märkbitar tilldelas det inverterade värdet av den första biten efter märkbitarna.

8. System enligt krav 7, kännetecknat av att datatidsluckor för kretsskopplat data, s.k. DTS-tidsluckor, samt fältstyrtids- luckor och flagg-styrtidsluckor för paketkopplat data, s.k. CTS- tidsluckor, åtskiljs genom en, två, resp. tre märkbitar per tidslucka. '

9. System enligt krav 7 eller 8, kännetecknat av att vid_an- vändning av scrambling för att minska risken för obalans mellan antalet nollor och ettor utförs scrambling endast på de bitar som ej utgörs av märkbitarna.