JPS5910056A - コ−ド生成方法 - Google Patents
コ−ド生成方法Info
- Publication number
- JPS5910056A JPS5910056A JP58068498A JP6849883A JPS5910056A JP S5910056 A JPS5910056 A JP S5910056A JP 58068498 A JP58068498 A JP 58068498A JP 6849883 A JP6849883 A JP 6849883A JP S5910056 A JPS5910056 A JP S5910056A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- disparity
- bits
- code
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し本発明の技術的分野〕
送信コートの主要目的はクロック動作が容易（τ回復さ
）を目つ交流結合が可能眞なるように直列データ・スト
リーノ、の周波数スペクトルを変換することであるっ送
信コートはまたキャラクタ同期、フレーム区切り、そし
て恐らくは打切り、す十ノド、アイドル、診断等のよう
な機能の特別キャラクタをアルファベノ［・・データの
外側に供給したけ）１ばならな（・０送信コートばまた
、しばしば信号波形形成と共同して、信号のスペクトル
を特定のチャンネル要求により密接に適合させるのに使
用される。大抵の場合、高周波および低周波両成分の拘
束による帯域幅の減少は、伝送媒体、特υτ電磁ケーブ
ル、または帯域が限定さ）１だ受信機における歪みを減
少し、かつ外部雑音および内部雑音の影響を減少するの
に望ましい。
）を目つ交流結合が可能眞なるように直列データ・スト
リーノ、の周波数スペクトルを変換することであるっ送
信コートはまたキャラクタ同期、フレーム区切り、そし
て恐らくは打切り、す十ノド、アイドル、診断等のよう
な機能の特別キャラクタをアルファベノ［・・データの
外側に供給したけ）１ばならな（・０送信コートばまた
、しばしば信号波形形成と共同して、信号のスペクトル
を特定のチャンネル要求により密接に適合させるのに使
用される。大抵の場合、高周波および低周波両成分の拘
束による帯域幅の減少は、伝送媒体、特υτ電磁ケーブ
ル、または帯域が限定さ）１だ受信機における歪みを減
少し、かつ外部雑音および内部雑音の影響を減少するの
に望ましい。
コードの他の局面は、回線デイジソド二おげろ雑音およ
びエラーとの相互作用である。回線コーに関連する冗長
以よ最小の回路構成て、他のエラー検出機構を補い、ま
たはチャンネルの品質を１ｇ（７視するのに使用できる
。
びエラーとの相互作用である。回線コーに関連する冗長
以よ最小の回路構成て、他のエラー検出機構を補い、ま
たはチャンネルの品質を１ｇ（７視するのに使用できる
。
１−かじ、そのよ５なコート゛は一般（こコーギインン
サ！＋ｆｌデータでニラ−・バーストな人イく才る望ま
しくなし・特性を呈１−る。良θｆ 〕：ｃ送信コート
はこれ１゛）の影響を最小限にするものでなげ１しばな
らｉ；ｃｌ、 、。
サ！＋ｆｌデータでニラ−・バーストな人イく才る望ま
しくなし・特性を呈１−る。良θｆ 〕：ｃ送信コート
はこれ１゛）の影響を最小限にするものでなげ１しばな
らｉ；ｃｌ、 、。
九ファイバ・リンクおよυ゛構内有線リすクσ−）場合
、多くの理由で２レベル・コート（・ζ閂・［、・が集
中ｌ−ている。有線リノつては送信線路をトライバｔ７
５よび受信機回路から、通常は変圧器１てよって、直流
的シー絶縁才ろために、かり線路トての信号の歪）・、
を減少才るために、直流成分がなく、低周波数成分がわ
ずかにあるコートデ）−ｔイま」１ろ５．こ（ｌｔ’、
σ）要素は光ファイバの場合（τは当てはまら）：ｃ
ｃ・が、かなり低い周波数％性のコートが多くの理由で
役に立つ。高利得の光ファイバ受信機ｊ主フロノド・工
／トの近くに交流結合ステージを必要とする。
、多くの理由で２レベル・コート（・ζ閂・［、・が集
中ｌ−ている。有線リノつては送信線路をトライバｔ７
５よび受信機回路から、通常は変圧器１てよって、直流
的シー絶縁才ろために、かり線路トての信号の歪）・、
を減少才るために、直流成分がなく、低周波数成分がわ
ずかにあるコートデ）−ｔイま」１ろ５．こ（ｌｔ’、
σ）要素は光ファイバの場合（τは当てはまら）：ｃ
ｃ・が、かなり低い周波数％性のコートが多くの理由で
役に立つ。高利得の光ファイバ受信機ｊ主フロノド・工
／トの近くに交流結合ステージを必要とする。
、駆動レベル、受信機利得、および等化の制研は簡単に
なり、制御の精度は、それが特に最高レートで、平均信
号電力に基づし・て行なし・５る場合に、改善される。
なり、制御の精度は、それが特に最高レートで、平均信
号電力に基づし・て行なし・５る場合に、改善される。
直流再生回路はデータ・レートの増大によって精度が低
下する傾向があり、トラ／゛／−バて必要な他の回路Ｖ
：、すれ・て最大レート以下でも適切に動作しなくなる
。受信機のフロント・エンドにおげろ浮遊容量に関連す
る時定数がボー間隔と同等またはそれよりも長し・場合
（主、減衰した低い周波数成分の信号が受り゛ろ歪みし
主減少１〜、多くのリンクは等化回路なしで動作できる
。
下する傾向があり、トラ／゛／−バて必要な他の回路Ｖ
：、すれ・て最大レート以下でも適切に動作しなくなる
。受信機のフロント・エンドにおげろ浮遊容量に関連す
る時定数がボー間隔と同等またはそれよりも長し・場合
（主、減衰した低い周波数成分の信号が受り゛ろ歪みし
主減少１〜、多くのリンクは等化回路なしで動作できる
。
マン千エスタおよび関連コートは簡単な２レベル・コー
ドで、クロック動作および低周波数の問題を非常によく
解決する。前記コードは各々のヒ゛ットが送信用の２ビ
ツトに変換さＡし、高いクロック・レートが論理または
アナログ回路、１−ランデユーザて、または送信回線」
二で問題を生じなえ、・限り良好な選択である。また、
前記コートはデータ・ビットごとに２ビノトニコーディ
ングされるからデータ送信レートが１／２に減少寸ろ。
ドで、クロック動作および低周波数の問題を非常によく
解決する。前記コードは各々のヒ゛ットが送信用の２ビ
ツトに変換さＡし、高いクロック・レートが論理または
アナログ回路、１−ランデユーザて、または送信回線」
二で問題を生じなえ、・限り良好な選択である。また、
前記コートはデータ・ビットごとに２ビノトニコーディ
ングされるからデータ送信レートが１／２に減少寸ろ。
簡単な５Ｂ／６Ｂコードでは２進の５ビットが６ヒノト
１１−変換され、ボー間隔当りのスイバさ涯２）情＋１
ｊピッド数が０８３６になる。バイト（８ビット）指向
のノステトにおける５Ｂ・′６Ｂコートノ使用は不幸（
・にして複雑さを増す。前記コーＩ・のコーティングと
デコーディングが（白列に実？ｊ−さＪ＋る場合には、
必要な回路の大部分ｉ：１゛、時も・τ１，１−技術的
限界であく、ボ〜・レートて動作しｊＣＶ目！ばなもな
い。、１’／こ、ハイド・クロックと：Ｊ −〃・り［
ｌツクの関係が簡単ではな（・。そして、ル−／、が５
・・イトの賠数てばな℃・場合には、ギヤラック１１χ
界はフレーム境界と一致せず、それが修＋ｌ−されろ／
）・と゛うメ（・（・二［隻１ｈｒ）＃″、０ｆましく
プ２〔い、＝１−−−アイ７グと−７” Ｊ−ディング
カス並列で実行されイ）場合は、・・イ１．１１）列イ
ンタフェースと５ Ｂ 、、６Ｂコーク゛を整合−イる
筒中ブ、ｃ機構がなく、最も直載的なＪｊ法としてはボ
ー・レートで動作する７フト・レジスタを必要とする。
１１−変換され、ボー間隔当りのスイバさ涯２）情＋１
ｊピッド数が０８３６になる。バイト（８ビット）指向
のノステトにおける５Ｂ・′６Ｂコートノ使用は不幸（
・にして複雑さを増す。前記コーＩ・のコーティングと
デコーディングが（白列に実？ｊ−さＪ＋る場合には、
必要な回路の大部分ｉ：１゛、時も・τ１，１−技術的
限界であく、ボ〜・レートて動作しｊＣＶ目！ばなもな
い。、１’／こ、ハイド・クロックと：Ｊ −〃・り［
ｌツクの関係が簡単ではな（・。そして、ル−／、が５
・・イトの賠数てばな℃・場合には、ギヤラック１１χ
界はフレーム境界と一致せず、それが修＋ｌ−されろ／
）・と゛うメ（・（・二［隻１ｈｒ）＃″、０ｆましく
プ２〔い、＝１−−−アイ７グと−７” Ｊ−ディング
カス並列で実行されイ）場合は、・・イ１．１１）列イ
ンタフェースと５ Ｂ 、、６Ｂコーク゛を整合−イる
筒中ブ、ｃ機構がなく、最も直載的なＪｊ法としてはボ
ー・レートで動作する７フト・レジスタを必要とする。
１、先行技術の説明］
Ｔ、Ｈｏｒｉｇｕｃｈｉ ａｎｄ Ｋ、Ｍｏｒｉ
ｔａ、”ＡｎＯｐｔｉｍｉｚａｔｉｏｎ ｏｆ Ｍ
ｏｄｕｌａｔｉｏｎＣｏｄｅｓ ｉｎ Ｄｉｇｉｔ
ａｌ ＲｅＣｏｒｄｉｎｇ”。
ｔａ、”ＡｎＯｐｔｉｍｉｚａｔｉｏｎ ｏｆ Ｍ
ｏｄｕｌａｔｉｏｎＣｏｄｅｓ ｉｎ Ｄｉｇｉｔ
ａｌ ＲｅＣｏｒｄｉｎｇ”。
ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍ
ａｇｎｅｔｉｃｓ。
ａｇｎｅｔｉｃｓ。
Ｖｏｌ、 ＭＡ Ｇ −１２，Ｎｏ、ｔ５．Ｎｏｖｅ
ｍｂｅｒ ’１９７６゜ｐａｇｅ ７４０の論文は要
−４−るに、後で説明−４−る各種のｄ、にイＩｒｉを
何Ｖ２−目′）コーティング・レー）・が変る走行長限
定コート１・こおける非常υこ多くθ）ｒＩＪ能なフォ
ーマットを列記したものであ７：、）。こ」ｔは怠者の
ために引用したものである。前記論文では、本発明で開
示さ４しるコーティング・ンスデノ、のコー１−に少し
でイ、接近したパラメータを有−４−イ）コートてさえ
も示唆さＡしていな℃・。同様に、前記論文は得られた
コード・ストリーｌ、において直流牢−衡を維持″４−
ろことに無関心である。
ｍｂｅｒ ’１９７６゜ｐａｇｅ ７４０の論文は要
−４−るに、後で説明−４−る各種のｄ、にイＩｒｉを
何Ｖ２−目′）コーティング・レー）・が変る走行長限
定コート１・こおける非常υこ多くθ）ｒＩＪ能なフォ
ーマットを列記したものであ７：、）。こ」ｔは怠者の
ために引用したものである。前記論文では、本発明で開
示さ４しるコーティング・ンスデノ、のコー１−に少し
でイ、接近したパラメータを有−４−イ）コートてさえ
も示唆さＡしていな℃・。同様に、前記論文は得られた
コード・ストリーｌ、において直流牢−衡を維持″４−
ろことに無関心である。
ｎ、Ｃ，Ｋｉｗｉｍａｇｉ、”Ｅｎｃｏｄｉｎｇ／Ｔ）
ｅｃｏｄｉｎｇｆｏｒ Ｍａｇｎｅｔｉｃ Ｒｅｃ
ｏｒｄ Ｓｔｏｒａｇｅ Ａｐ−ｐａｒａｔｕｓ−
Ｔ ＢＭ Ｔｅｃｈｎｉｃａｌ Ｉ）ｉｓｃｌ。
ｅｃｏｄｉｎｇｆｏｒ Ｍａｇｎｅｔｉｃ Ｒｅｃ
ｏｒｄ Ｓｔｏｒａｇｅ Ａｐ−ｐａｒａｔｕｓ−
Ｔ ＢＭ Ｔｅｃｈｎｉｃａｌ Ｉ）ｉｓｃｌ。
５ｕｒｅ Ｂｕｌｉｅｔｉｎ、Ｖｏｌ、１８．Ｎｏ、
１０．Ｍａｒｃｈ１９７６、ｐａｇｅ ３１４７
の論文は、直流平衡を維持しようとする、走行長が（０
，６）に限定されたレー１−４ 、”’ ５のコートを
開示していイ）。こノコートは本発明のコーディング・
／ステムとは重要な点て異なって℃・る。すなわち、生
成さ」したコードとコーグ構成はどちらも、たとえ２つ
のレート４１５のコーグがＥｌ／１０コーティングを実
行１−るようυて並列に接続されて℃・ても、本発明と
は全く異なる。
１０．Ｍａｒｃｈ１９７６、ｐａｇｅ ３１４７
の論文は、直流平衡を維持しようとする、走行長が（０
，６）に限定されたレー１−４ 、”’ ５のコートを
開示していイ）。こノコートは本発明のコーディング・
／ステムとは重要な点て異なって℃・る。すなわち、生
成さ」したコードとコーグ構成はどちらも、たとえ２つ
のレート４１５のコーグがＥｌ／１０コーティングを実
行１−るようυて並列に接続されて℃・ても、本発明と
は全く異なる。
米国特許第３７９８６３５号は８ビツトから１２ビツト
へのコート拡張／ステムを開示して℃・ろ。
へのコート拡張／ステムを開示して℃・ろ。
この特許は本発明のシステムの直流平衡走行長限定コー
トについては開示して℃・なし・０米国特許第３５７７
１４５号は１２ビット・コードを８ビツト・コート（Ｃ
変換する／ステムを開示しており、背景技術として引用
されろけれとも、本発明の走行長限定コーディング・／
ステノ・と（ま無関係である。
トについては開示して℃・なし・０米国特許第３５７７
１４５号は１２ビット・コードを８ビツト・コート（Ｃ
変換する／ステムを開示しており、背景技術として引用
されろけれとも、本発明の走行長限定コーディング・／
ステノ・と（ま無関係である。
米国特許第３５９４５６０号は事前１に縮さ１したデー
タの簡単な伸長器を開示しており、前記の代表的な技術
水準の２つの特許に類似して℃・るが、それ以外は本発
明の走行長限定コーディング・／ステムとは無関係であ
る。
タの簡単な伸長器を開示しており、前記の代表的な技術
水準の２つの特許に類似して℃・るが、それ以外は本発
明の走行長限定コーディング・／ステムとは無関係であ
る。
”Ｂｉｎａｒｙ Ｃｏｄｅｓ ５ｕｉｔａｂｌｅ
ｆｏｒＬｉｎｅ Ｔｒａｎｓｍｉｓｓｉｏｎ”、Ｅ
ｌｅｃｔｒｏｎｉ’ｃｓＬｅｔｔｅｒｓ、’Ｖｏ１．５
．Ｎｏ、４．ｐｐ ７９ ８１．２０Ｆｅｂｒｕａｒ
ｙ １９６９ の論文は直流平衡のレート５／６およ
び３／４のコーｌ−につ（・て述べて℃・るが、本発明
の実施例と同じ回路の組合せを示唆せず、実施例と類似
の回路も示されていな（・。
ｆｏｒＬｉｎｅ Ｔｒａｎｓｍｉｓｓｉｏｎ”、Ｅ
ｌｅｃｔｒｏｎｉ’ｃｓＬｅｔｔｅｒｓ、’Ｖｏ１．５
．Ｎｏ、４．ｐｐ ７９ ８１．２０Ｆｅｂｒｕａｒ
ｙ １９６９ の論文は直流平衡のレート５／６およ
び３／４のコーｌ−につ（・て述べて℃・るが、本発明
の実施例と同じ回路の組合せを示唆せず、実施例と類似
の回路も示されていな（・。
コーディングのため８ビツト・コートを５ビットと３ピ
ノ）・のザブブロックに分割する先行技術はなく、また
並行して論理操作を実行すること（・テより、正し℃・
ワーク・ロートとこのコート・ワードのディスパリティ
を言」算し、すブフ゛ロックのディスパリティに応じて
一定のコート・ワードまたはその補数がコート化さｈる
かどうかを決定するコーディング回路も開示されていな
（・。
ノ）・のザブブロックに分割する先行技術はなく、また
並行して論理操作を実行すること（・テより、正し℃・
ワーク・ロートとこのコート・ワードのディスパリティ
を言」算し、すブフ゛ロックのディスパリティに応じて
一定のコート・ワードまたはその補数がコート化さｈる
かどうかを決定するコーディング回路も開示されていな
（・。
１本発明の概要〕
本発明の目的は、レートが８Ｂ、／’ＩＯＢの（０゜４
）走行長限定コードを生成する新規な方法を提供−１−
ること１、である。
）走行長限定コードを生成する新規な方法を提供−１−
ること１、である。
本発明（・てよって、生成さ」上だコートが直流平衡で
あり且つ８Ｂ・’１０Ｂコードの理論的動作限界の近く
で動作可能であるようなコーティング・システムが与、
えられる。各々の８ビット人カブロックが、ブロックお
よびサブブロックの全境界にお（・て直流平衡および走
行長限定を両方共維持しながら、５ビツトと５ビツトの
サブブロックに分割され、別個にコード化される。コー
ディング装置はビットのコーディング、ならび１ｃテイ
スパリテイおよび補数化の決定を並列に実行才ろ。
あり且つ８Ｂ・’１０Ｂコードの理論的動作限界の近く
で動作可能であるようなコーティング・システムが与、
えられる。各々の８ビット人カブロックが、ブロックお
よびサブブロックの全境界にお（・て直流平衡および走
行長限定を両方共維持しながら、５ビツトと５ビツトの
サブブロックに分割され、別個にコード化される。コー
ディング装置はビットのコーディング、ならび１ｃテイ
スパリテイおよび補数化の決定を並列に実行才ろ。
例えば、レー） ５ Ｂ／６ Ｂのコートよりもし・く
らか効率は低し・けれども、それにもがかわらず多くの
他のすぐれたコーディング特性およびコート内の送信パ
ラメータを有１−ろ、レー）８Ｂ、、／１０Ｂの（０，
４）走行長限定コードを利用１〜ろことによって、本発
明の目的、特性および利点が実現されろ。従来、８Ｂ７
１０Ｂのコートのもつと電入な欠、陥は一貫してコーグ
およびデコーダ回路の複雑さであった。
らか効率は低し・けれども、それにもがかわらず多くの
他のすぐれたコーディング特性およびコート内の送信パ
ラメータを有１−ろ、レー）８Ｂ、、／１０Ｂの（０，
４）走行長限定コードを利用１〜ろことによって、本発
明の目的、特性および利点が実現されろ。従来、８Ｂ７
１０Ｂのコートのもつと電入な欠、陥は一貫してコーグ
およびデコーダ回路の複雑さであった。
ここに示１〜コーディング・システムば、コート化さ＋
しる８ピツ）・・ブロックをサブブロック、特に５Ｂ／
６Ｂおよび５Ｂ／４Ｂのブロックトで分割することによ
って、ゴーダ／デコーダの複雑さの問題を大幅に軽減す
る。これらのブロックのコーグは論理的ＩＣ相弘作用し
、すぐれた交流結合特性およびタイミング特性を有１″
る８Ｂ、／ＩＯＢコードを供給する。
しる８ピツ）・・ブロックをサブブロック、特に５Ｂ／
６Ｂおよび５Ｂ／４Ｂのブロックトで分割することによ
って、ゴーダ／デコーダの複雑さの問題を大幅に軽減す
る。これらのブロックのコーグは論理的ＩＣ相弘作用し
、すぐれた交流結合特性およびタイミング特性を有１″
る８Ｂ、／ＩＯＢコードを供給する。
〔一般的なコーディング概念および設計〕前述のよう（
Ｃ、チャンネルに送出さ灯る信号のストリームは、タイ
ミング回復用の遷移が十分にあり且つ直流成分がわずか
に存在するか、または全熱存在しな（・ように拘束され
なければならな（・。
Ｃ、チャンネルに送出さ灯る信号のストリームは、タイ
ミング回復用の遷移が十分にあり且つ直流成分がわずか
に存在するか、または全熱存在しな（・ように拘束され
なければならな（・。
直流または直流の近くでのエネルギの…り定はディジタ
ル相変化（ＤＳＶ）として次のように得られろ。各々の
チャンネル記号（１ボーの間の可能な信号波形に対応す
る）、にはその直流成分に対応する代数値が割当てられ
る。ＤＳＶはコード化されたデータ・ス） ＩＪ−ムの
走行和の安住、すなわち最入値−最小値と定義されろ。
ル相変化（ＤＳＶ）として次のように得られろ。各々の
チャンネル記号（１ボーの間の可能な信号波形に対応す
る）、にはその直流成分に対応する代数値が割当てられ
る。ＤＳＶはコード化されたデータ・ス） ＩＪ−ムの
走行和の安住、すなわち最入値−最小値と定義されろ。
２レヘル・コードては、１と０のビットに対して一般に
１１および−１の値がそれぞれ割当てられろ。以Ｆ、最
大のＤＳＶは記号りで表ゎさ１する。
１１および−１の値がそれぞれ割当てられろ。以Ｆ、最
大のＤＳＶは記号りで表ゎさ１する。
注二 走行和におけるレベル数はＬ−１−１でル〕る。
これは最大値および最小値が両者とも含まれることによ
る（第２図参照）。
る（第２図参照）。
走行長は信号ストリームに連続して現すれろ同一記号グ
）数と定義されろ。バイナリ・コードては、走行長はコ
ーディング後の連続１−る１または０のｆｉ−Ｃ−ある
。重要なものとしては、最短（Ｘ ）および最長（Ｙ）
走行長の出現である。これｃ＝）２つのパラメータはし
ばしば、（ｄ、ｋ）の形式て与えらり、る。ただし、ｄ
＝Ｘ−ｉ、ｋ＝−Ｙ−１である。
）数と定義されろ。バイナリ・コードては、走行長はコ
ーディング後の連続１−る１または０のｆｉ−Ｃ−ある
。重要なものとしては、最短（Ｘ ）および最長（Ｙ）
走行長の出現である。これｃ＝）２つのパラメータはし
ばしば、（ｄ、ｋ）の形式て与えらり、る。ただし、ｄ
＝Ｘ−ｉ、ｋ＝−Ｙ−１である。
（ｄ、ｋ）の表現は等しくな（・記号の間の最小（ｄ）
および最大（ｋ）のボー数を示す。例えば、（’０．３
）コードでは、最大走行長が４であるから、先行記号が
どのようなものであっても、それに続く同一記号の数は
３以下でなければならな（・。
および最大（ｋ）のボー数を示す。例えば、（’０．３
）コードでは、最大走行長が４であるから、先行記号が
どのようなものであっても、それに続く同一記号の数は
３以下でなければならな（・。
ディジタル伝送用に股馴されたコートは通常０の値のパ
ラメータｄを有すＺ）。他方、磁気記録用の良好なコー
ドは通常１または１よりも大きい値のパラメータｄを有
１″る、すなわち遷移間の最小間隔は１ボ一間隔よりも
長い。
ラメータｄを有すＺ）。他方、磁気記録用の良好なコー
ドは通常１または１よりも大きい値のパラメータｄを有
１″る、すなわち遷移間の最小間隔は１ボ一間隔よりも
長い。
本発明の基本は区分ブロック・フォーマットにある。エ
ラー伝播に関連する理由（てより、４ビットを５ヒ′ソ
トにと℃・うよりはむしろ、１回・□二８ヒ′ソトを１
０ピノ；・のコード・ワード１゛テコード化して送信す
ることが望まし・。しカ化ながら、ここに説明したよう
な８ビツトの非柳形コープインクは、検出の際の１つの
エラーによって８データ・ビットが誤ってデコートされ
るおそれがある上（て実行１−の困難を１半なう。これ
らの問題シま区分ブロック・フォーマットによって解決
される。すなわち、前記８ビツトは複数のコーグ１ｃよ
ってコート化される。各コーグは１０ビツトよりも少な
し・出力を生成する。これらのコーグは要求されたコー
ド・ワードを生しるように相互作用する。コーティング
・レート、複雑さおよびエラー伝播が理論的限ＷＵこ近
いコーターで、併せて各種の状γ＋Ａ１．に適応１−る
柔軟性という利点を有する場合に所四の結果が得ら、ｌ
ｔろ。５／′６．３、／４以外の他の区分も設計の段階
で検討されたが、全部がエラー伝播その他の評価基準で
不利であることが判った。
ラー伝播に関連する理由（てより、４ビットを５ヒ′ソ
トにと℃・うよりはむしろ、１回・□二８ヒ′ソトを１
０ピノ；・のコード・ワード１゛テコード化して送信す
ることが望まし・。しカ化ながら、ここに説明したよう
な８ビツトの非柳形コープインクは、検出の際の１つの
エラーによって８データ・ビットが誤ってデコートされ
るおそれがある上（て実行１−の困難を１半なう。これ
らの問題シま区分ブロック・フォーマットによって解決
される。すなわち、前記８ビツトは複数のコーグ１ｃよ
ってコート化される。各コーグは１０ビツトよりも少な
し・出力を生成する。これらのコーグは要求されたコー
ド・ワードを生しるように相互作用する。コーティング
・レート、複雑さおよびエラー伝播が理論的限ＷＵこ近
いコーターで、併せて各種の状γ＋Ａ１．に適応１−る
柔軟性という利点を有する場合に所四の結果が得ら、ｌ
ｔろ。５／′６．３、／４以外の他の区分も設計の段階
で検討されたが、全部がエラー伝播その他の評価基準で
不利であることが判った。
（８Ｂ７１０Ｂコーデイング・システム１本発明に係る
ＤＳＶ＝６］８ Ｂ、、、／１０ Ｂ （０゜４）コー
トにつ℃・て以下詳細に説明１−７）。このコードはそ
れ程複雑でなし・回路で実現可能てあり、またディジタ
ル和変化および最大走行長の一般（・て使用さＪｌて（
・る評価基準による理論的限界に近し・。
ＤＳＶ＝６］８ Ｂ、、、／１０ Ｂ （０゜４）コー
トにつ℃・て以下詳細に説明１−７）。このコードはそ
れ程複雑でなし・回路で実現可能てあり、またディジタ
ル和変化および最大走行長の一般（・て使用さＪｌて（
・る評価基準による理論的限界に近し・。
データ・バイトのコーディングに必要な２５６のコート
点の外に、このコートはフレーム区切りおよび他の制御
機能として使田される６個の同期キャラクタおよび９個
の他の特別なキャラクタも含む。コートが１２個の特別
キャラクタを含む場合は、コーディング効率は次のよう
にボー当り０８０６６になる。
点の外に、このコートはフレーム区切りおよび他の制御
機能として使田される６個の同期キャラクタおよび９個
の他の特別なキャラクタも含む。コートが１２個の特別
キャラクタを含む場合は、コーディング効率は次のよう
にボー当り０８０６６になる。
＋ＬＯＧ２（２５６＋１２）ｌ ： ｆＬｏＧ２ｉ
０２４ １＝＝０．８０６６ エンコーダのデータ・インタフェースは１バイト幅のζ
１１；列インタ、フェースと仮定する。直列インタフェ
ースも可能ではあるが、前記コート（ｉ基本的には数Ｍ
ビット／秒以１−て動作するリンクを予定Ｉ−て（・２
）。その場合、ボー・レートて動作する論理回路数を最
小限にし、できるだけ低速回路を切離して集積度の高い
回路な低価格で実現するよう（（図られろ。工／コーダ
およびデコーダ回路ｉｉバイト・レートで動作１〜ろ。
０２４ １＝＝０．８０６６ エンコーダのデータ・インタフェースは１バイト幅のζ
１１；列インタ、フェースと仮定する。直列インタフェ
ースも可能ではあるが、前記コート（ｉ基本的には数Ｍ
ビット／秒以１−て動作するリンクを予定Ｉ−て（・２
）。その場合、ボー・レートて動作する論理回路数を最
小限にし、できるだけ低速回路を切離して集積度の高い
回路な低価格で実現するよう（（図られろ。工／コーダ
およびデコーダ回路ｉｉバイト・レートで動作１〜ろ。
第１図１（は本発明（・て従５エンコータの全体的な機
能構成が示される。また、コーティング・／ステムのデ
ータのン猾、れも図示されているっ、こ、二ては、８ビ
ツト・バイトの並列データが通信アタブタ・インタフェ
ース１０に入力されろものとするっ図面トで、８人カデ
ータ・ビットはＡＢＣＤＦｊ−；よびＦ Ｇ Ｈとして
明確１・Ｃ示されているっ図示のように、制研ビットに
は特別のキャラクタを表示する。
能構成が示される。また、コーティング・／ステムのデ
ータのン猾、れも図示されているっ、こ、二ては、８ビ
ツト・バイトの並列データが通信アタブタ・インタフェ
ース１０に入力されろものとするっ図面トで、８人カデ
ータ・ビットはＡＢＣＤＦｊ−；よびＦ Ｇ Ｈとして
明確１・Ｃ示されているっ図示のように、制研ビットに
は特別のキャラクタを表示する。
最初の５テータ・ビットＡＢＣＤＥは５ Ｂ 、’ ６
旦エンコーダ１２に送り込ま牙１、ビットＦＧＨは３Ｂ
、′４Ｂエンコーダ１４に送り込ま」する。こ１＋らの
エンコーダが持っている論理機能は第１表の「分類Ｊの
Ｆビット符号化」の欄に示されている。
旦エンコーダ１２に送り込ま牙１、ビットＦＧＨは３Ｂ
、′４Ｂエンコーダ１４に送り込ま」する。こ１＋らの
エンコーダが持っている論理機能は第１表の「分類Ｊの
Ｆビット符号化」の欄に示されている。
ディスパリティ制御回路１６は第１表の「分類１の（−
ディスパリティ」欄に示された論理決宗を実行−ｔろ。
ディスパリティ」欄に示された論理決宗を実行−ｔろ。
回路１２．１４および１６の出力は５ビツト・データＡ
ＢＣＤＥおよび６ビノト・データＦ Ｇ Ｈと一緒（Ｃ
符号化スイッチ１８に進み、符号ｆヒスイノチ１８で最
終的な符号化動作が行なりａｉｔて、符号ｒヒされたザ
ブブロック「ａｂｃｄｅｉＪおよびｒｆｇｈｊＪが生成
される。第１図の論理動作−ｔ６よび回路について次に
詳細に説明−１−２，。
ＢＣＤＥおよび６ビノト・データＦ Ｇ Ｈと一緒（Ｃ
符号化スイッチ１８に進み、符号ｆヒスイノチ１８で最
終的な符号化動作が行なりａｉｔて、符号ｒヒされたザ
ブブロック「ａｂｃｄｅｉＪおよびｒｆｇｈｊＪが生成
される。第１図の論理動作−ｔ６よび回路について次に
詳細に説明−１−２，。
通信アダプタ・インタフェース１０は要約すると８本の
データ線ＡＢＣＤＥＦＧＨ（太文字表示に留意）、１本
の制御線におよびバイト・レートで動作す、ろ１本のク
ロック線ＣＬＫから成る。制御線には線Ａ−Ｈ上の８ビ
ットがデータか制御情報かを指示する。
データ線ＡＢＣＤＥＦＧＨ（太文字表示に留意）、１本
の制御線におよびバイト・レートで動作す、ろ１本のク
ロック線ＣＬＫから成る。制御線には線Ａ−Ｈ上の８ビ
ットがデータか制御情報かを指示する。
符号化のため、到来する各りのバイトは２つのサブブロ
ックに区分されろ。５ピノ＋−Ａ Ｂ ＣＩ） Ｅは、
５Ｂ、／’６Ｂエノコーダコーおよびディスパリティ制
御回路１６の指示に従って６ビノトａ ｂ ｃｄｅｉ（
小文字表示に留意）に符号化されろ。同様に、６ビノト
Ｆ Ｇ Ｈば４ビノトＦｇｈｊυて符号化さｈろ。５Ｂ
、／６Ｂエンコーダ１２およびろＢ／ｄＢエンコーダ１
４は大部分は互いに独立して動作する。
ックに区分されろ。５ピノ＋−Ａ Ｂ ＣＩ） Ｅは、
５Ｂ、／’６Ｂエノコーダコーおよびディスパリティ制
御回路１６の指示に従って６ビノトａ ｂ ｃｄｅｉ（
小文字表示に留意）に符号化されろ。同様に、６ビノト
Ｆ Ｇ Ｈば４ビノトＦｇｈｊυて符号化さｈろ。５Ｂ
、／６Ｂエンコーダ１２およびろＢ／ｄＢエンコーダ１
４は大部分は互いに独立して動作する。
データ・ブロックのディスパリティはブロック中σ）１
および０の紗の差てあろ、っディス・パリティがｉＥで
あれば１の方が多く、負てあ敷ばＯの方が１、−０６Ｂ
＝＝−ａｂｃｄｅｉおよび４Ｂ＝ｆｇｈｊのサブブロッ
クにおし・て許容されろディスパリティは０．１−２、
−２のいずれかである。例えば、４個の１と２個の０を
含む６Ｂサブブロツクは＋２のディスパリティを有する
。コーティング規制は非０ディスパリティ・ブロックの
極性が交〃に変化しなければならないことを必要とする
。これにつ℃・て６Ｂおよび４Ｂサブブロツクの間で差
異ばなし・０ 非０ディスパリティ・コート点は相補対の形て単一のデ
ータ点に割当てられろ。エンコーダは相補対の５ちの１
つを生成才ろ。そ、１１が前記９ｑ極件の規則に反する
場合νこは、訴求された子イス・２リテイに一致するよ
うに符号化スイッチでリーブブロック全体が反転されろ
。
および０の紗の差てあろ、っディス・パリティがｉＥで
あれば１の方が多く、負てあ敷ばＯの方が１、−０６Ｂ
＝＝−ａｂｃｄｅｉおよび４Ｂ＝ｆｇｈｊのサブブロッ
クにおし・て許容されろディスパリティは０．１−２、
−２のいずれかである。例えば、４個の１と２個の０を
含む６Ｂサブブロツクは＋２のディスパリティを有する
。コーティング規制は非０ディスパリティ・ブロックの
極性が交〃に変化しなければならないことを必要とする
。これにつ℃・て６Ｂおよび４Ｂサブブロツクの間で差
異ばなし・０ 非０ディスパリティ・コート点は相補対の形て単一のデ
ータ点に割当てられろ。エンコーダは相補対の５ちの１
つを生成才ろ。そ、１１が前記９ｑ極件の規則に反する
場合νこは、訴求された子イス・２リテイに一致するよ
うに符号化スイッチでリーブブロック全体が反転されろ
。
５ Ｂ ′６Ｂエンコーダ１２０ノニめのディスパリテ
ィおよび極性の決定に続℃・て３ Ｂ ４Ｂ−Ｔ−ン
コーダ１４のための対応する動作が行ｔｃわＪｔ、ｚｌ
：行ディスパリティ・パラメータは次のバイトのコーテ
ィングに渡されろ。
ィおよび極性の決定に続℃・て３ Ｂ ４Ｂ−Ｔ−ン
コーダ１４のための対応する動作が行ｔｃわＪｔ、ｚｌ
：行ディスパリティ・パラメータは次のバイトのコーテ
ィングに渡されろ。
コート化さｈたサブブロックの大部分１文Ｏディスパリ
ティてあり、（・くつかの例外パよあろが、走行ディス
パリティとは無関係てあって、補数の代替を有しな（・
。
ティてあり、（・くつかの例外パよあろが、走行ディス
パリティとは無関係てあって、補数の代替を有しな（・
。
１０本の符号化線ａｂｃｄｅ ｉ ｆ ｇｈ ｊ は
通常、直列伝送のために直列化器に接続されて（・イ）
１、この場合、「ａ」ビットが最初で［Ｊ ］ピノ１−
が最後に伝送される。
通常、直列伝送のために直列化器に接続されて（・イ）
１、この場合、「ａ」ビットが最初で［Ｊ ］ピノ１−
が最後に伝送される。
８Ｂ／ＩＯＨの符号化は次のように行なわれる。
１−なわち、入力バイトの中のピノ）ＡＢＣＤＥは第１
表に示されたコーディング計画及び規則に従って５Ｂ／
６Ｂエンコーダにおいて紳ティジットａｂｃｄｅｉに符
号化され、ビットＦＧＨｔ、ｉｍ２表の規則に従ってろ
Ｂ、／４Ｂエンコーダにおいて線ティジノｌ−ｆ ｇ
ｈ ｊ ｌ、τｒ１号化される。
表に示されたコーディング計画及び規則に従って５Ｂ／
６Ｂエンコーダにおいて紳ティジットａｂｃｄｅｉに符
号化され、ビットＦＧＨｔ、ｉｍ２表の規則に従ってろ
Ｂ、／４Ｂエンコーダにおいて線ティジノｌ−ｆ ｇ
ｈ ｊ ｌ、τｒ１号化される。
第１表にお℃・て、第１の欄の「名称１１１、Ａを低順
位ビット、Ｅを高順位ビットであるものとして、ＡＢＣ
ＤＥ！等価な′５２個の１０進値を示１−８通常のデー
タ（Ｄ、ｘ）の場合は、＠に！ｉｏ！・τ保持されｆ、
ｃければならな℃・。℃・くつかのコード点は特別キャ
ラクタの一部分てあって、データとは異ブエろものとし
て識別可能てあろっそのようなコート点はり、／に、ｘ
またはに、ｘと表示され、Ｋの欄にＸまたば１と表示さ
れろ。特別のキャラクタを符号化する（ＣはＫＭは１て
な１十ればならない。
位ビット、Ｅを高順位ビットであるものとして、ＡＢＣ
ＤＥ！等価な′５２個の１０進値を示１−８通常のデー
タ（Ｄ、ｘ）の場合は、＠に！ｉｏ！・τ保持されｆ、
ｃければならな℃・。℃・くつかのコード点は特別キャ
ラクタの一部分てあって、データとは異ブエろものとし
て識別可能てあろっそのようなコート点はり、／に、ｘ
またはに、ｘと表示され、Ｋの欄にＸまたば１と表示さ
れろ。特別のキャラクタを符号化する（ＣはＫＭは１て
な１十ればならない。
Ｋと表示さ］Ｌるコート点は特別キャラクタのみである
のに対し、Ｄ・″にと表示されろコート点はに線の状態
によってどちらにもなり５ろ。
のに対し、Ｄ・″にと表示されろコート点はに線の状態
によってどちらにもなり５ろ。
第１表の分類欄て、項目Ｌ 口４はＡ Ｂ ＣＤ ｉ（
おいて１はなし・がＯが４個あることを意味し、Ｌ１ろ
は１が１個あり、Ｏが６個あることを意味１−ろ。
おいて１はなし・がＯが４個あることを意味し、Ｌ１ろ
は１が１個あり、Ｏが６個あることを意味１−ろ。
文字りは当該項目が５１ｊ、／６Ｂエンコーダに関係し
、ていることを表わす。第４表て表示Ｐは６ Ｂ １５
Ｂテ、ゴーダに関係していることを表１つ１−ｏ記号の
右上のアクセント符号は補数化を表１つ１−の（、て用
℃・られる、従ってＥ′はＥの補数である。
、ていることを表わす。第４表て表示Ｐは６ Ｂ １５
Ｂテ、ゴーダに関係していることを表１つ１−ｏ記号の
右上のアクセント符号は補数化を表１つ１−の（、て用
℃・られる、従ってＥ′はＥの補数である。
第１表の左の［ａｂｃ’ｄｅｊＪの見出しの−ては。
５ Ｂ 、／’ ６ Ｂエンコータ゛によってＡＢＣＤ
Ｅ）（力から直接に生成さ」するコード点のすへてか表
示されて℃・る。エンコーダを通過する際に変更さ灯る
べきビット数を最小にし、要求さ几ろ変更が℃・くつか
のコート点に適用可能な数グループ（・こ分類可能なよ
う（・こコーティング・テーブルは設計されて（・る。
Ｅ）（力から直接に生成さ」するコード点のすへてか表
示されて℃・る。エンコーダを通過する際に変更さ灯る
べきビット数を最小にし、要求さ几ろ変更が℃・くつか
のコート点に適用可能な数グループ（・こ分類可能なよ
う（・こコーティング・テーブルは設計されて（・る。
第１表で、［ａｂｃｄｅｉＪの欄に下線を付して示され
て（・るビット（ま、１の初ｌ摺１直をＯとｆ圧定して
、５ Ｂ／６ Ｂエンゴーダによって変更されろビット
である。
て（・るビット（ま、１の初ｌ摺１直をＯとｆ圧定して
、５ Ｂ／６ Ｂエンゴーダによって変更されろビット
である。
入力が「ビット符号化」の欄に表示された論理条件をイ
満たすとき、下線を付したビットが変更される。たとえ
ば、条件−ＬＯ４を満た１〜Ｄ、Ｏ及びり、１６の場合
は、ｂおよびＣが１に変更さ几ろっ「ビット符号化」の
欄においてり、１６およびり。
満たすとき、下線を付したビットが変更される。たとえ
ば、条件−ＬＯ４を満た１〜Ｄ、Ｏ及びり、１６の場合
は、ｂおよびＣが１に変更さ几ろっ「ビット符号化」の
欄においてり、１６およびり。
３１のところに示されているＬＯ４・ＥおよびＬ４０・
ＥはｉＫ適用さハフる。「分類」にエンｌ−ＩＪのな℃
・行では、ＡＢＣＤＥビットは変更されぜにａｂｃ’ｄ
ｅＫ移り、付加されろ１ビツトは０である。
ＥはｉＫ適用さハフる。「分類」にエンｌ−ＩＪのな℃
・行では、ＡＢＣＤＥビットは変更されぜにａｂｃ’ｄ
ｅＫ移り、付加されろ１ビツトは０である。
［−ビット符号化」および「ディスパリティ」の２つの
欄て指定されるような各種のデータ入力構成に関する論
理ステートメノドは、第１図におけるエンゴーダ１２お
よび１４およびディスパリティ制（財）回路１６が実行
すべき論理な表わす。実際の論理動作は後１・て詳細に
説明する第６．４．５ちよび６図に示す論理回路で実行
される。これらの図面で、データ・ビットは例えばＡＢ
Ｃまたはそれらの補数Ａ’ Ｂ’ Ｃ’のよ５（τ明確
（Ｃ定義さ＋］−１かつＡＮＤ機能は・記号で、ＯＲ機
能・１よ十記号で示す等、特定の論理関数も明確（て定
義される。同じ定義が第２．４および５表に示された論
理関数（ても当てはまる。
欄て指定されるような各種のデータ入力構成に関する論
理ステートメノドは、第１図におけるエンゴーダ１２お
よび１４およびディスパリティ制（財）回路１６が実行
すべき論理な表わす。実際の論理動作は後１・て詳細に
説明する第６．４．５ちよび６図に示す論理回路で実行
される。これらの図面で、データ・ビットは例えばＡＢ
Ｃまたはそれらの補数Ａ’ Ｂ’ Ｃ’のよ５（τ明確
（Ｃ定義さ＋］−１かつＡＮＤ機能は・記号で、ＯＲ機
能・１よ十記号で示す等、特定の論理関数も明確（て定
義される。同じ定義が第２．４および５表に示された論
理関数（ても当てはまる。
第１表の右欄の代替ａｂｃｄｅｉ は代替フオームを
有′ｆるＡＢＣＤＥ人力の補数形式を示す。個々の６Ｂ
（、ｔ６よび４Ｂ）サブブロック；まテイスパリ子イ規
目）ｊに従って補数をとる。１−べてのサブブロック境
界で走行ディスパリティは＋１、または−１のいずれか
で゛あって決して０てはな（・（第２図そ照）。第２図
については後に詳細に説明する。
有′ｆるＡＢＣＤＥ人力の補数形式を示す。個々の６Ｂ
（、ｔ６よび４Ｂ）サブブロック；まテイスパリ子イ規
目）ｊに従って補数をとる。１−べてのサブブロック境
界で走行ディスパリティは＋１、または−１のいずれか
で゛あって決して０てはな（・（第２図そ照）。第２図
については後に詳細に説明する。
第１表で、Ｄ−１の欄はその右側の隣接ザブブロックを
出力するのｒ必要な走行ディスパリティを表わす。Ｄ−
１欄のＸはＤ−１が１−または のいずれてもよいこと
を意味する。別な表ＪＪ、ｌ、を才、ＩＬば、現在のサ
ブブロックのディスパリティば０である。このコードで
、サブブロック境界の走行ディスパリティの極性は最新
の非０テイスパリテイ・ブロックの極性と同一である。
出力するのｒ必要な走行ディスパリティを表わす。Ｄ−
１欄のＸはＤ−１が１−または のいずれてもよいこと
を意味する。別な表ＪＪ、ｌ、を才、ＩＬば、現在のサ
ブブロックのディスパリティば０である。このコードで
、サブブロック境界の走行ディスパリティの極性は最新
の非０テイスパリテイ・ブロックの極性と同一である。
第１表の第１行り、 Ｏの符号化の例として、走行デ
ィスパリティがＤ−１＝十に一致１−る場合には、エン
ゴーダの出力ば０１１０００てあり、そうでない場合に
は全サブブロックは補数ケとって１００１１１となる。
ィスパリティがＤ−１＝十に一致１−る場合には、エン
ゴーダの出力ば０１１０００てあり、そうでない場合に
は全サブブロックは補数ケとって１００１１１となる。
ＤＯ欄はその左側に示されて（・るコート化さ几たザブ
ブロックのディスパリティを表わし、口、−１−２また
は−２のいずれがである。第１および２表の一番右に示
されてし・ろ「代替−１コ一ト点のディスパリティ（１
） −１およびＤＯに対応１−ろもの）はそのノモ側の
コート点のディスパリティ（Ｄ−１およびＤＯ）の補数
と一致して（・ろが、その表示は省略さＪ土ている。
ブロックのディスパリティを表わし、口、−１−２また
は−２のいずれがである。第１および２表の一番右に示
されてし・ろ「代替−１コ一ト点のディスパリティ（１
） −１およびＤＯに対応１−ろもの）はそのノモ側の
コート点のディスパリティ（Ｄ−１およびＤＯ）の補数
と一致して（・ろが、その表示は省略さＪ土ている。
ビットのコード化と四嘩に、エンゴーダは１およびＯを
実際（でカウントぜずにダブブロックのディスパリティ
をＡＢＣＤＥおよびに入力から直接決定する。コート・
ワードの分類に対しディスパリティの必要条件によって
実行されるそれぞれの論理回数は第１表の「ディスパリ
ティ」と表示された別の欄に示されて（・る。
実際（でカウントぜずにダブブロックのディスパリティ
をＡＢＣＤＥおよびに入力から直接決定する。コート・
ワードの分類に対しディスパリティの必要条件によって
実行されるそれぞれの論理回数は第１表の「ディスパリ
ティ」と表示された別の欄に示されて（・る。
第１表のり、 ７行におし・て、１対の０デイスパリ
テイ６Ｂザブブロツクｈ“１、非０ディスパリティ・ザ
ブブロックに適用可能なものと類似の規則（Ｃ従って単
一データ点に割肖てられる。このコーティング特性は最
大ＤＳＶを８から６に減少し、第２表のＤ／に、ｘ、３
の３１３．／、ｄＢエンココーｔでおける同様な規則（
後に詳しく説明する）と共同して走行得るの全シーケン
スおよびノｊ還行長５の大部分のシーケンスを除去する
。
テイ６Ｂザブブロツクｈ“１、非０ディスパリティ・ザ
ブブロックに適用可能なものと類似の規則（Ｃ従って単
一データ点に割肖てられる。このコーティング特性は最
大ＤＳＶを８から６に減少し、第２表のＤ／に、ｘ、３
の３１３．／、ｄＢエンココーｔでおける同様な規則（
後に詳しく説明する）と共同して走行得るの全シーケン
スおよびノｊ還行長５の大部分のシーケンスを除去する
。
また、一対の相補０デイスパリデイ・ザブブロックを単
一コート点に割当てろ方法は、第２および６表に示され
たに、 ２８． １、Ｋ、、２８．２、Ｋ、２８．
ろ、Ｋ、２８．ｓおよびに、２８．６のような特別キ
ャラクタの一部分である４Ｂ→ノ−グブロソクのすべて
に一様に使用されろ〜第２表は第１表の規約および表記
法に従５゜第２表て、成る行は［分類−１におけろ「デ
ィスパリティ」の欄に２つのエントリを有１−ろ。左の
エントリはディスパリティＤ−１に対応［２、右はＤＯ
に対応する。
一コート点に割当てろ方法は、第２および６表に示され
たに、 ２８． １、Ｋ、、２８．２、Ｋ、２８．
ろ、Ｋ、２８．ｓおよびに、２８．６のような特別キ
ャラクタの一部分である４Ｂ→ノ−グブロソクのすべて
に一様に使用されろ〜第２表は第１表の規約および表記
法に従５゜第２表て、成る行は［分類−１におけろ「デ
ィスパリティ」の欄に２つのエントリを有１−ろ。左の
エントリはディスパリティＤ−１に対応［２、右はＤＯ
に対応する。
Ｄ、 ｘ、 Ｐ７（基本の７）およびり、／に−ｙ
・Ａ７（代替の７）のコーディングは説明を要する。
・Ａ７（代替の７）のコーディングは説明を要する。
Ｄ、／Ｋ −３，−Ａ ７コ一ド点が導入されたのｊ′
よティジットｅ１ｆｇｈにおける走行長５０ノーケンス
を除去するためである。Ａ７コートは下記のいずれかが
成立するごとにＰ７コーデイングに取ってｆｌ） Ｄ
−１−、−十て、がつｅ ＝ ｉ ＝ Ｑのとき。
よティジットｅ１ｆｇｈにおける走行長５０ノーケンス
を除去するためである。Ａ７コートは下記のいずれかが
成立するごとにＰ７コーデイングに取ってｆｌ） Ｄ
−１−、−十て、がつｅ ＝ ｉ ＝ Ｑのとき。
（２）Ｄ−１＝−で、かつｅ−ｉ ＝ ｉのとき。
（ろ） Ｋ−１のとき。
註： ＦＧＨ＝−１１１はに一＝ｊの場合には常にｆ
ｇｈｊ＝−０１１１またはその補数に変えられ゛ろ。
ｇｈｊ＝−０１１１またはその補数に変えられ゛ろ。
Ｄ／に、ｙ、Ａ７コーデイングはｇｈｊａｂビットにお
ける末尾キャラクタ境界を横切る走行長５の７−ケンス
を生成できろ。しかしながら、この／−ケンスは１つの
例外？除くと、ディジットｆにおけろ１の走行長によっ
て先行さｈる。例外は、先頭キャラクタが特別キャラク
タに、２８゜７である場合には、末尾キャラクタ境界を
横切る走行長５のソーケンスはｃｄｅｉｆにおけろ他の
。
ける末尾キャラクタ境界を横切る走行長５の７−ケンス
を生成できろ。しかしながら、この／−ケンスは１つの
例外？除くと、ディジットｆにおけろ１の走行長によっ
て先行さｈる。例外は、先頭キャラクタが特別キャラク
タに、２８゜７である場合には、末尾キャラクタ境界を
横切る走行長５のソーケンスはｃｄｅｉｆにおけろ他の
。
走行長５の７−ケンスによって先行さｈる。こｈらの差
異の意味については下記の特別キャラクタの説明を参照
さ」ｔだい。
異の意味については下記の特別キャラクタの説明を参照
さ」ｔだい。
Ｋ、 ２８． １、Ｋ、 ２８．２、Ｋ、 ２８．５お
よびに、 ２８． ６の０デイスパリテイ４Ｂサブブ
ロツクは、バ・イト同期特性を有１−る或イ）特別キャ
ラクタを生成するために補数化に関してＤ・／Ｋ。
よびに、 ２８． ６の０デイスパリテイ４Ｂサブブ
ロツクは、バ・イト同期特性を有１−る或イ）特別キャ
ラクタを生成するために補数化に関してＤ・／Ｋ。
Ｘ、兎と同様に処理される。最初の数（２８）はａｂｃ
ｄｅに等価な１０進数であり、２番目の数はピノ）ｆｇ
ｈと等価な１０進数である。Ｘは任意の数である。
ｄｅに等価な１０進数であり、２番目の数はピノ）ｆｇ
ｈと等価な１０進数である。Ｘは任意の数である。
特別キャラクタは、ここではデータ・バイトをコード化
するのに必要な２５６を縛えろ特別なコード点として定
義されろ。それらはコーディング処理によって２ビツト
を追加挿入する（−ｆなわち、８ビツトが１０ビツトに
拡張さｈろ）ことしでより存在才ろことができろ。
するのに必要な２５６を縛えろ特別なコード点として定
義されろ。それらはコーディング処理によって２ビツト
を追加挿入する（−ｆなわち、８ビツトが１０ビツトに
拡張さｈろ）ことしでより存在才ろことができろ。
特別キャラクタは一般に、バイト同期の確立、フレーム
の開始と終了の表示、そして時には打切り、リセット、
遮断、アイドル、およびリンク診断のような制御機能の
報知に使用されろ。第３表に示す１２の特別キャラクタ
のセットは第１および２表で定義されたコーディング規
則によって生成可能である。この特別キャラクタのセン
トは、必要ならば、より大きい定義しうろセットからの
最も有用なキャラクタを含むっそ＋１らｊ４（−バ、て
最大走行長５および最大ＤＳＶ乙の一給的なコーディン
グ拘束に従う。
の開始と終了の表示、そして時には打切り、リセット、
遮断、アイドル、およびリンク診断のような制御機能の
報知に使用されろ。第３表に示す１２の特別キャラクタ
のセットは第１および２表で定義されたコーディング規
則によって生成可能である。この特別キャラクタのセン
トは、必要ならば、より大きい定義しうろセットからの
最も有用なキャラクタを含むっそ＋１らｊ４（−バ、て
最大走行長５および最大ＤＳＶ乙の一給的なコーディン
グ拘束に従う。
第ろ表で、最初の８特別キヤラクタに、２８゜Ｘのグル
ープはａｂｃｄｅ １＝００１１１１またはｉ １ｏｏ
ｏｏを認めることによってデータリ外のものとして識別
可能てある。データの場合には決してｃ−ｄ−ｅ−川は
観察された℃゛。
ープはａｂｃｄｅ １＝００１１１１またはｉ １ｏｏ
ｏｏを認めることによってデータリ外のものとして識別
可能てある。データの場合には決してｃ−ｄ−ｅ−川は
観察された℃゛。
第ろ表で、２番目の４特別キヤラクタに、 ｘ。
７のグループはｅ ｉ ｆ ｇｈ ｊ７１０１０００ま
たはｏｌｏｉｉｉによって特徴づけられろ。データとの
差異はＦＧＨをＡ７（０１１１またはｉｏ。
たはｏｌｏｉｉｉによって特徴づけられろ。データとの
差異はＦＧＨをＡ７（０１１１またはｉｏ。
Ｏ）にコーディングすることであり、その場合、第２表
すで」二って、Ｐ７（１１１０または０００１）はデー
タに対しても用（・られるが、有効データに対しては、
ｆ ｇｈ ｊ＝１０００（４ｅ ｉ−、−ｏｏを必要と
し、ｆｇｈｊ ＝０１１１はｅｉ＝１１Ｌｃよって先行
されなければならない。
すで」二って、Ｐ７（１１１０または０００１）はデー
タに対しても用（・られるが、有効データに対しては、
ｆ ｇｈ ｊ＝１０００（４ｅ ｉ−、−ｏｏを必要と
し、ｆｇｈｊ ＝０１１１はｅｉ＝１１Ｌｃよって先行
されなければならない。
カンマは適切なバイト境界を表わし、〕くイト同期の瞬
時取得または検証に使用される。それが有用で゛あるた
めには、カンマ・シーケンスは単一−−’（−あり、か
つバイト境界との整合状態が一様で７’Ｃければならな
し・。エラーがない場合には、カンマはキャラクタ内ま
たはキャラクタ間のオーバラップの中での他のビット位
置に生じてはならなし・０前記コードの６キヤラクタ（
Ｋ、２８．１、Ｋ、 ２８．５、Ｋ、２８．７）はカ
ンマ特性を有する。
時取得または検証に使用される。それが有用で゛あるた
めには、カンマ・シーケンスは単一−−’（−あり、か
つバイト境界との整合状態が一様で７’Ｃければならな
し・。エラーがない場合には、カンマはキャラクタ内ま
たはキャラクタ間のオーバラップの中での他のビット位
置に生じてはならなし・０前記コードの６キヤラクタ（
Ｋ、２８．１、Ｋ、 ２８．５、Ｋ、２８．７）はカ
ンマ特性を有する。
それらは第ろ表で示すように星印？月さ→土ており、彫
−の／−ケンろが下線を伺して示されている。
−の／−ケンろが下線を伺して示されている。
また、これらの３キヤラクタはフレームの開始と終了の
位置を示すのに最も適した区切りてある。
位置を示すのに最も適した区切りてある。
前記コードにおける単一のカンマは走行長２以−ト（Ｒ
Ｌ≧２）て゛、ディジヶソトｂて糸条ζつ、走行長５の
シーケンスが後続するシーケンスである。
Ｌ≧２）て゛、ディジヶソトｂて糸条ζつ、走行長５の
シーケンスが後続するシーケンスである。
その場合、２番目のシーケンスは他のカンマのＲＬン了
２のシーケンスであることは許されない。換言すれば、
２以上のＲＬ＞２．／ＲＬ５のシーケンスがオーバラッ
プする場合、第１、第６または他の俗数番のシーケンス
のみがカンマとして認められろ。この規則が必要である
理由（ま、成る状況で、Ｋ、２８．７のカンマがディジ
ノｌ−ｇｈｊａｂにおけろ走行長５０曲の７−ケンスに
よって後続されるからである。
２のシーケンスであることは許されない。換言すれば、
２以上のＲＬ＞２．／ＲＬ５のシーケンスがオーバラッ
プする場合、第１、第６または他の俗数番のシーケンス
のみがカンマとして認められろ。この規則が必要である
理由（ま、成る状況で、Ｋ、２８．７のカンマがディジ
ノｌ−ｇｈｊａｂにおけろ走行長５０曲の７−ケンスに
よって後続されるからである。
連続するに、２Ｂ、７キヤラクタのシーケンスば、キャ
ラクタ同期に有用てはなく、ビット・クロック同ＵＫ対
しても十分てはない、１および０）ＲＬ ＝ ５ ＋７
’） ／−ケンスを交互に生成する。。この理由て、隣
接１ろに、 ２８． ７キヤラクタは許されない。
ラクタ同期に有用てはなく、ビット・クロック同ＵＫ対
しても十分てはない、１および０）ＲＬ ＝ ５ ＋７
’） ／−ケンスを交互に生成する。。この理由て、隣
接１ろに、 ２８． ７キヤラクタは許されない。
Ｋ、２８．７のカンマは、そｈＩＣ課された制限１（も
かかわらず、しばしば他の２つのカンマよりも好まれイ
）。それは、同期された状態シておいて単一エラー（で
よってデータから有効なに、２８．７が生成されろこと
はなし・と（・う理由による。雑音に対し他の２つのカ
ンマと同レベルの免疫性を得るため、区切り／］入常１
で非０テイスバリテイを有する６Ｂサブブロツクによっ
て後続されるように、フレーム構造を定義することがで
きる。
かかわらず、しばしば他の２つのカンマよりも好まれイ
）。それは、同期された状態シておいて単一エラー（で
よってデータから有効なに、２８．７が生成されろこと
はなし・と（・う理由による。雑音に対し他の２つのカ
ンマと同レベルの免疫性を得るため、区切り／］入常１
で非０テイスバリテイを有する６Ｂサブブロツクによっ
て後続されるように、フレーム構造を定義することがで
きる。
コートのスペクトル特性を記述するのに使用されるパラ
メータはディジタル相変化（ＤＳＶ）、ディスパリティ
および走行長である。
メータはディジタル相変化（ＤＳＶ）、ディスパリティ
および走行長である。
このコードで任意の点の間の最大ＤＳＶはるである。時
にはＤＳＶはキャラクタ末尾のような特定のビット位置
に関して言及さり、通常はより低（・数字が得られる。
にはＤＳＶはキャラクタ末尾のような特定のビット位置
に関して言及さり、通常はより低（・数字が得られる。
ここに記述さ」ｔだコートでは、任意の２つのｉ 、／
′ｆまたはｊ ／ ａのビット境界の間の最大ＤＳＶは
２である。
′ｆまたはｊ ／ ａのビット境界の間の最大ＤＳＶは
２である。
前に説明したように、用語「ティスハＩＪティ」はここ
ては、規定されたディジット・ブロックで０ビツトを上
回る１ビツトの数、または走行ティジタル相の長期間の
平均饋からの瞬時偏移を示すのに用℃・られる。すべて
の６Ｂおよび４Ｂサブブロツクが個々に、そして完全な
１０ボー・キャラクタがＯまたは＋２のいずれかのディ
スパリティを有する、すなわち１０Ｂアルフアベントの
各々の有効キャラクタは５個の１および５個の０、また
は６個の１および４個のＯｌまたは４個の１および６個
の０のいずれかを有する。
ては、規定されたディジット・ブロックで０ビツトを上
回る１ビツトの数、または走行ティジタル相の長期間の
平均饋からの瞬時偏移を示すのに用℃・られる。すべて
の６Ｂおよび４Ｂサブブロツクが個々に、そして完全な
１０ボー・キャラクタがＯまたは＋２のいずれかのディ
スパリティを有する、すなわち１０Ｂアルフアベントの
各々の有効キャラクタは５個の１および５個の０、また
は６個の１および４個のＯｌまたは４個の１および６個
の０のいずれかを有する。
第２図に示すように、時間またはボー間隔の関数として
ディスパリティを作図することは理解するのに有益であ
る。第２図ては、各々のビット［１−１は１ボ一間隔で
且つ４５度の上昇線で表わされ、反対に各々のピッｌ−
ｆ−ＯＪは同じく下降線で表わされろ。例えば、一番左
のｊ ／ ａビット境界−トの円て示された＋１のディ
スパリテイイ官の、占から出発すると、１１０１００の
ディジット・パターンは上部の外形線に沿ってＩ／ｆビ
ット境界て」−１のディスパリティに達１−る。代りに
、前記と同じ点から出発すると、例えば００１０１０（
ａｂｃｄｅｉ）のパターンはｉ ／ ｆ境界で−１のデ
ィスパリティに達する。第１．２および６表のデータ・
キャラクタおよび特別キャラクタのすべては第２図で表
わされる。太線はカンマの７−ケンスを表わす。
ディスパリティを作図することは理解するのに有益であ
る。第２図ては、各々のビット［１−１は１ボ一間隔で
且つ４５度の上昇線で表わされ、反対に各々のピッｌ−
ｆ−ＯＪは同じく下降線で表わされろ。例えば、一番左
のｊ ／ ａビット境界−トの円て示された＋１のディ
スパリテイイ官の、占から出発すると、１１０１００の
ディジット・パターンは上部の外形線に沿ってＩ／ｆビ
ット境界て」−１のディスパリティに達１−る。代りに
、前記と同じ点から出発すると、例えば００１０１０（
ａｂｃｄｅｉ）のパターンはｉ ／ ｆ境界で−１のデ
ィスパリティに達する。第１．２および６表のデータ・
キャラクタおよび特別キャラクタのすべては第２図で表
わされる。太線はカンマの７−ケンスを表わす。
図面から明らかなように、任意の点の間の最大ＤＳＶは
６である。ディスパリティは制限されているから、コー
ドは直流成分を課されな℃・（′ｆなわち、直流平衡で
ある）。
６である。ディスパリティは制限されているから、コー
ドは直流成分を課されな℃・（′ｆなわち、直流平衡で
ある）。
また、第２図はディスパリティの成る動特性、すなわち
それがどれだけ長℃・間極値に留まりうるかを明らかＶ
Ｃ″ｆろ。このコートのディスパリティば２ボーの期間
よりも長い間１２１を越えることはできず、同様に６ボ
ーの期間を越えて１１１以七に留まることはできない。
それがどれだけ長℃・間極値に留まりうるかを明らかＶ
Ｃ″ｆろ。このコートのディスパリティば２ボーの期間
よりも長い間１２１を越えることはできず、同様に６ボ
ーの期間を越えて１１１以七に留まることはできない。
他方、ディスパリティは完全なフレーム期間から１０ボ
ーの期間を減じた期間、非Ｏに留まることができる。こ
のために必要な条件が何であるかは第２図から容易に理
解される。例えば、フレームのデータ部分が＋１のディ
スパリティで開始され、ａｂｃｄｅ ｉが１１０１００
．１０１０１０、または１０１１００で、かつｆｇｈＪ
が１０１０である。
ーの期間を減じた期間、非Ｏに留まることができる。こ
のために必要な条件が何であるかは第２図から容易に理
解される。例えば、フレームのデータ部分が＋１のディ
スパリティで開始され、ａｂｃｄｅ ｉが１１０１００
．１０１０１０、または１０１１００で、かつｆｇｈＪ
が１０１０である。
フレームにおいては、終了区切りまてディスパリティが
ＯＫ戻らない。区切りば１−べて少なくとも１つの非０
ディスパリティ・サブブロックを含み、太線で示すよう
に、ｅビットとｌビットの間のキャラクタの中心でＯデ
ィスパリテイ線を横切る。ディスパリティ・パラメータ
の動特性は送信機および受信機の交流回路の設計に関連
する。
ＯＫ戻らない。区切りば１−べて少なくとも１つの非０
ディスパリティ・サブブロックを含み、太線で示すよう
に、ｅビットとｌビットの間のキャラクタの中心でＯデ
ィスパリテイ線を横切る。ディスパリティ・パラメータ
の動特性は送信機および受信機の交流回路の設計に関連
する。
走行長は前に定義したように、連続１″ろ同一記号の数
である。２レベル・コートの場合には、走行長はコート
化後の連続する１または０の僧である。重要な走行長は
最短または最長（ここでは、１または５）の走行長てあ
る。
である。２レベル・コートの場合には、走行長はコート
化後の連続する１または０の僧である。重要な走行長は
最短または最長（ここでは、１または５）の走行長てあ
る。
また、第２図はどのビット位置が走行長５の／−ケンス
の一部分になりうるかを示すっ可能性のあるＲＬ＝５の
／−ケンスはｃ、ｅ、ｇおよびＪのビット位置て始まる
。しかしながら、第１表のｄ周査て、６Ｂのアルファベ
ット１、τはａニーｂ＝−ｃ−ｄであるコート点が含ま
れな（・こと、およびｃ＝ｄ−：ｅ ｉかに、２８．
ｘの特別キャラクタトて制限さ」ｔろことか明らかであ
る。これらの制約１〆てよってＲＬ ＝ ５の７−ケン
スがＪで始まることを不可能にし、Ｃで始まるＲ Ｉ、
＝ ５の７−ケンスは第ろ表に列挙された力／マのシ
ーケンスに制限すれる。ｅで始まるＲＬ＝５のデータ・
／−ケンスは第２表の代替コート点り、 ｘ、 Ａ
７ｉＣよって除外され、前記り、ｘ、Ａ７のみがｇで始
まるＲＬ＝５のシーケンスの唯一の生成元である。しか
しながら、このシーケンスはに、２７．７のカンマとオ
ーバラップするとき以外は常にＲＬ−１ｊ７ ｌ：ツて
先行されることに注意さ］またし・０コード化された回
線ディジットの中の単一エラーまたは短かいエラー・バ
ーストがデコードされた。メツセージの中でより長し・
エラー・バーストを生成することがある。８Ｂ７１０Ｆ
（コードにおいて、［す線ティジット・エラーの影響（
・ま常（（６Ｂまたは４Ｂサブブロツクに局限され、単
一エラーから生じるエラー・バーストの長さは５以下又
はろ以下である１、こｈば、各々の６Ｂまたは４Ｂサブ
ブロツクがそのサブブロックに属寸ろ値だ（十（τ基づ
と、かつディスパリティまたは他の外部のパラメータと
無関係に一意的にテコート可能であるという事実による
。唯一の例外は特別キャラクタＫ。
の一部分になりうるかを示すっ可能性のあるＲＬ＝５の
／−ケンスはｃ、ｅ、ｇおよびＪのビット位置て始まる
。しかしながら、第１表のｄ周査て、６Ｂのアルファベ
ット１、τはａニーｂ＝−ｃ−ｄであるコート点が含ま
れな（・こと、およびｃ＝ｄ−：ｅ ｉかに、２８．
ｘの特別キャラクタトて制限さ」ｔろことか明らかであ
る。これらの制約１〆てよってＲＬ ＝ ５の７−ケン
スがＪで始まることを不可能にし、Ｃで始まるＲ Ｉ、
＝ ５の７−ケンスは第ろ表に列挙された力／マのシ
ーケンスに制限すれる。ｅで始まるＲＬ＝５のデータ・
／−ケンスは第２表の代替コート点り、 ｘ、 Ａ
７ｉＣよって除外され、前記り、ｘ、Ａ７のみがｇで始
まるＲＬ＝５のシーケンスの唯一の生成元である。しか
しながら、このシーケンスはに、２７．７のカンマとオ
ーバラップするとき以外は常にＲＬ−１ｊ７ ｌ：ツて
先行されることに注意さ］またし・０コード化された回
線ディジットの中の単一エラーまたは短かいエラー・バ
ーストがデコードされた。メツセージの中でより長し・
エラー・バーストを生成することがある。８Ｂ７１０Ｆ
（コードにおいて、［す線ティジット・エラーの影響（
・ま常（（６Ｂまたは４Ｂサブブロツクに局限され、単
一エラーから生じるエラー・バーストの長さは５以下又
はろ以下である１、こｈば、各々の６Ｂまたは４Ｂサブ
ブロツクがそのサブブロックに属寸ろ値だ（十（τ基づ
と、かつディスパリティまたは他の外部のパラメータと
無関係に一意的にテコート可能であるという事実による
。唯一の例外は特別キャラクタＫ。
２８．１、Ｋ、２８．２、Ｋ、２８．５、Ｋ、 ２８
．６であり、特別キャラクタのｆｇｈｊビットのデコー
ディングはａｂｃｄｅ ｌビットに依存１−る。しかし
ながら、特別キャラクタは通常、フレーム境界に関して
指定されたスロットでのみ現われ、またＣＲＣで保護さ
れないことカミ多いのて・、その影響は少なし・０ コートの個有冗長度をエラー検出に使用することができ
ろ。回線ティジットのエラーはしばしば、無効キャラク
タを生成する、すなわちディスパリティ規則に違反する
。簡単な回路（図示せず）でここのような親日り違反を
監視することがで≧ろ。一般に、フレームの回線ディジ
ットの誤った１の数が誤ったＯの数に等しくな（・とき
は鬼、・つも、コード違反として他の多くの場合と同様
１・τ検出される。
．６であり、特別キャラクタのｆｇｈｊビットのデコー
ディングはａｂｃｄｅ ｌビットに依存１−る。しかし
ながら、特別キャラクタは通常、フレーム境界に関して
指定されたスロットでのみ現われ、またＣＲＣで保護さ
れないことカミ多いのて・、その影響は少なし・０ コートの個有冗長度をエラー検出に使用することができ
ろ。回線ティジットのエラーはしばしば、無効キャラク
タを生成する、すなわちディスパリティ規則に違反する
。簡単な回路（図示せず）でここのような親日り違反を
監視することがで≧ろ。一般に、フレームの回線ディジ
ットの誤った１の数が誤ったＯの数に等しくな（・とき
は鬼、・つも、コード違反として他の多くの場合と同様
１・τ検出される。
このコートと共１τ使用されるＣＲＣは、少なくとも回
線ディジットの二重エラーのどんな組合せをも検出しな
げｈばならなし・。回線ディジットの７二重エラーは最
悪の場合、テコ−ディフグ後に各々長さ５０２つのエラ
ー・バーストを生成てきろ。
線ディジットの二重エラーのどんな組合せをも検出しな
げｈばならなし・。回線ディジットの７二重エラーは最
悪の場合、テコ−ディフグ後に各々長さ５０２つのエラ
ー・バーストを生成てきろ。
そのためには、ファイヤ・コートが適して℃・る。
Ｐｅｔｅｒｓｏｎ ａｎｄ Ｂｒｏｗｎ、”Ｃｙｃ
ｌｉｃ Ｃｏｄｅｓｆｏｒ Ｅｒｒｏｒ Ｄｅｔｅ
ｃｔｉｏｎＬＰｒｏｃｅｅｄｉｎｇｓＩ ＲＥ、Ｖｏｌ
、４９．ｐｐ、２２８−２’５５．Ｊａｎｕａｒｙ１９
６１、Ｔｈｅｏｒｅｍ ８ に、２つのエラー・バ
ーストを検出１−る能力を有する巡回コートの生成多項
式をどのようＶＣ決めるかが記述さｈて（・る。１６個
の検査ピントによって、連結された長さが１０以下の２
つのバーストが１４２バイトまでのフレームで検出可能
である。２４個の検査ビットは同じ事を３６８６２バイ
トまでのフレームで行）ｆ５ことができる。他の中間的
な選択も５丁能である３、例えば、連結した長さが１６
の２つのバーストを９５８バイトまでの長さのフレーム
で検出てとる次数２４の多項式がある。
ｌｉｃ Ｃｏｄｅｓｆｏｒ Ｅｒｒｏｒ Ｄｅｔｅ
ｃｔｉｏｎＬＰｒｏｃｅｅｄｉｎｇｓＩ ＲＥ、Ｖｏｌ
、４９．ｐｐ、２２８−２’５５．Ｊａｎｕａｒｙ１９
６１、Ｔｈｅｏｒｅｍ ８ に、２つのエラー・バ
ーストを検出１−る能力を有する巡回コートの生成多項
式をどのようＶＣ決めるかが記述さｈて（・る。１６個
の検査ピントによって、連結された長さが１０以下の２
つのバーストが１４２バイトまでのフレームで検出可能
である。２４個の検査ビットは同じ事を３６８６２バイ
トまでのフレームで行）ｆ５ことができる。他の中間的
な選択も５丁能である３、例えば、連結した長さが１６
の２つのバーストを９５８バイトまでの長さのフレーム
で検出てとる次数２４の多項式がある。
一般に、ＣＲＣは検査ピッ）・数を越えた（・長さの単
一のエラー・バーストを検出て゛きろ。８Ｂ７／１０Ｂ
コートにおいては、長さ１５り下）１−１・化されたデ
ィジットでの単一エラー・バーストはどれも、デコーデ
ィングの後ＶＣ１６ビツトよりも多くはなり得な（・。
一のエラー・バーストを検出て゛きろ。８Ｂ７／１０Ｂ
コートにおいては、長さ１５り下）１−１・化されたデ
ィジットでの単一エラー・バーストはどれも、デコーデ
ィングの後ＶＣ１６ビツトよりも多くはなり得な（・。
同様に、コート化さねたビットでの長さ２５および３５
のエラー・バーストは、デコーディングの後にそｈそれ
２４および６２ビットよりも長いエラー・バーストには
変えもれな℃゛。
のエラー・バーストは、デコーディングの後にそｈそれ
２４および６２ビットよりも長いエラー・バーストには
変えもれな℃゛。
結論的には、実用的なフレームの長さのすべてに対し、
８Ｂ、／１０Ｂコートの固有のエラー検出能力に加えて
２４ビツト以トのファイヤ・コートを使用１−ると、フ
レームの′ＪＣ頭と末尾が正しく確ケされていると℃・
５条件の下（で、回線ディジットにおけろ℃・かなろろ
エラーをも検出することができる。
８Ｂ、／１０Ｂコートの固有のエラー検出能力に加えて
２４ビツト以トのファイヤ・コートを使用１−ると、フ
レームの′ＪＣ頭と末尾が正しく確ケされていると℃・
５条件の下（で、回線ディジットにおけろ℃・かなろろ
エラーをも検出することができる。
８Ｂ／１０Ｂエノコーダ、直列化器、並列化器およびデ
コーダが試験的な２００Ｍボー光フアイバ・リンクの一
部分として製作され、作動された。
コーダが試験的な２００Ｍボー光フアイバ・リンクの一
部分として製作され、作動された。
第ろ乃至８図および第１０乃至１５図Ｌ・こ示す回路図
は若干簡略化されて簡明ｔ（表示されて（・ろ。より基
礎的な論理の詳細については第１．２および６表を参照
しなければならな（・０論理図て゛ラインの名称に関連
する十符号および一符号はそれぞれ、正または負のライ
ン・レベルを意味する。例ターば、第３図て＋ Ｌ １
５は、Ｌ１３が真てあ１１ば、正のレベル眞あることを
示し、−ＢはＢ＝１ならば、負ルベル（（あることを示
す。
は若干簡略化されて簡明ｔ（表示されて（・ろ。より基
礎的な論理の詳細については第１．２および６表を参照
しなければならな（・０論理図て゛ラインの名称に関連
する十符号および一符号はそれぞれ、正または負のライ
ン・レベルを意味する。例ターば、第３図て＋ Ｌ １
５は、Ｌ１３が真てあ１１ば、正のレベル眞あることを
示し、−ＢはＢ＝１ならば、負ルベル（（あることを示
す。
エンコーダおよびデコーダはモトローラ社のＭＥＣＬ１
００ＯＯＥＣ−ズの回路を用いたものである。図示さね
、たフリップフロップはすべて１［縁トリガ・タイプで
ある。
００ＯＯＥＣ−ズの回路を用いたものである。図示さね
、たフリップフロップはすべて１［縁トリガ・タイプで
ある。
エンコーダは送信器から取出さｉｔたバイト・レートの
クロックによってクロックさｈる（第９図参照）。また
、バイトクロック（−ｊ−８Ｂ Ｙ Ｔ Ｅ ＣＬＬＫ
、Ｓは送り手を示す）はデータ・ノース・バッファに送
られろ。データ・ソース・ノくツファはそれぞれの正ク
ロック遷移後、＋Ａ、−Ａ、ｌ−Ｂ、−８ｌ−１−Ｃ，
−Ｃ，＋Ｄ１−Ｄ、＋Ｅ、−Ｅ、４Ｆ、＋Ｇ、＋Ｈ，＋
Ｋ、−にとラベルを付さ）１だ１５本の並行ライン上の
新しいノくイトＡ、ＢＣＤＥＦＦＧ’ＨＬＪＫによって
応答する。コート化さ１］、たノくイトは第７および８
図の出カバソファ（・で送られる。
クロックによってクロックさｈる（第９図参照）。また
、バイトクロック（−ｊ−８Ｂ Ｙ Ｔ Ｅ ＣＬＬＫ
、Ｓは送り手を示す）はデータ・ノース・バッファに送
られろ。データ・ソース・ノくツファはそれぞれの正ク
ロック遷移後、＋Ａ、−Ａ、ｌ−Ｂ、−８ｌ−１−Ｃ，
−Ｃ，＋Ｄ１−Ｄ、＋Ｅ、−Ｅ、４Ｆ、＋Ｇ、＋Ｈ，＋
Ｋ、−にとラベルを付さ）１だ１５本の並行ライン上の
新しいノくイトＡ、ＢＣＤＥＦＦＧ’ＨＬＪＫによって
応答する。コート化さ１］、たノくイトは第７および８
図の出カバソファ（・で送られる。
ラインーａ、−ｂ、−ｃ、−ｄ、−ｅ、−ｉは十Ｓ Ｂ
Ｙ Ｔ Ｅ ＣＬ Ｋの各々の正遷移後（・を更新さ
れ（第７図）、ラインーｆ、−ｇ、−ｈ、−Ｊは−５Ｂ
ＹＴＥＣＬＫの各々の正遷移後に更新されろ（第８図）
。このスタガーされた転送は区分す１ｔだコードの構造
によって可能である。
Ｙ Ｔ Ｅ ＣＬ Ｋの各々の正遷移後（・を更新さ
れ（第７図）、ラインーｆ、−ｇ、−ｈ、−Ｊは−５Ｂ
ＹＴＥＣＬＫの各々の正遷移後に更新されろ（第８図）
。このスタガーされた転送は区分す１ｔだコードの構造
によって可能である。
第６図の回路はエンコーダ人力から、第１表の基本分類
のいくつかを生成する入力および出力の説明については
、第１表（でついての前記説明を参照されたし・。
のいくつかを生成する入力および出力の説明については
、第１表（でついての前記説明を参照されたし・。
これらの図面に利用された論理の規約の詳細な簡明につ
１−ては、Ｊｏｈｎ Ｆ、Ｗａｋｅｒｌｙ。
１−ては、Ｊｏｈｎ Ｆ、Ｗａｋｅｒｌｙ。
ＩＩＤｏｃｕｍｅｎｔａｔｉｏｎ ５ｔａｎｄａｒｓ
ＣｌａｒｉｆｙＤｅｓｉｇｎ”、Ｃｏｍ、ｐｕＬｅｒ
Ｄｅｓｉｇｎ、Ｆｅｂｒｕａｌｙ１９７７、ｐｐ、７
５−８５ の論文を参照されたい（／％：１（７７頁を
参照されたい）。この論文は一般に各種の論理回路装置
のドツト入力の使用につ℃・て、また成る論理設計にお
ける正負入力の使用について論じて（・る。また、Ｔ
、／ １社発行の”１９８１Ｓｕｐｐｌｅｎｃｅｎｔ
ｏｆ ｔｈｅ ＴＴＬ Ｄａｔａ Ｂｏｏｋｆｏｒ
Ｄｅｓｉｇｎ Ｅｎｇｉｎｅｅｒｓ”、 ５ｅｃｏｎ
ｄ ｅｄｉｔｉｏｎ。
ＣｌａｒｉｆｙＤｅｓｉｇｎ”、Ｃｏｍ、ｐｕＬｅｒ
Ｄｅｓｉｇｎ、Ｆｅｂｒｕａｌｙ１９７７、ｐｐ、７
５−８５ の論文を参照されたい（／％：１（７７頁を
参照されたい）。この論文は一般に各種の論理回路装置
のドツト入力の使用につ℃・て、また成る論理設計にお
ける正負入力の使用について論じて（・る。また、Ｔ
、／ １社発行の”１９８１Ｓｕｐｐｌｅｎｃｅｎｔ
ｏｆ ｔｈｅ ＴＴＬ Ｄａｔａ Ｂｏｏｋｆｏｒ
Ｄｅｓｉｇｎ Ｅｎｇｉｎｅｅｒｓ”、 ５ｅｃｏｎ
ｄ ｅｄｉｔｉｏｎ。
１）Ｐ−３２１５２５も参照された（・０前記参照文献
に記述された参照記号を拡張して、設計上本質的に補数
または負の値の入力および出力を必要とする場合に、前
記ドツトの代りに入力および出力に矢印が使用されて（
・る。
に記述された参照記号を拡張して、設計上本質的に補数
または負の値の入力および出力を必要とする場合に、前
記ドツトの代りに入力および出力に矢印が使用されて（
・る。
第４図の回路は第２表の分類を生成する。Ｆ。
Ｇ、Ｔ−（およびＫの入力はバッファ回路に入る。第２
図に示すように、６Ｂサブブロツクの１ビツトに続く送
信回線に見ちれるような走行ディスパリティがそれぞれ
正または負の場合には、−ＰＤＬ６または−ＮＤＬ６は
ダウン・レベルである。ＰＤＬ６およびＮＤＬ６は第６
図で生成されろ。ビット値に付さ」ｔて℃・る数４（Ｆ
４、Ｇ４、Ｈ４、Ｋ４）は４バツフアの出力を人力と区
別１−７：・もので・あり、６、Ｂ／’４Ｂコーティン
グの間有効てル）ろ。
図に示すように、６Ｂサブブロツクの１ビツトに続く送
信回線に見ちれるような走行ディスパリティがそれぞれ
正または負の場合には、−ＰＤＬ６または−ＮＤＬ６は
ダウン・レベルである。ＰＤＬ６およびＮＤＬ６は第６
図で生成されろ。ビット値に付さ」ｔて℃・る数４（Ｆ
４、Ｇ４、Ｈ４、Ｋ４）は４バツフアの出力を人力と区
別１−７：・もので・あり、６、Ｂ／’４Ｂコーティン
グの間有効てル）ろ。
第５図の回路は第１および２表の両片のディスハリティ
の分類を実現する。すべての入力は、第７図で見出され
る（Ｌ１３・Ｄ−Ｅ）を除き、第６および４図、すなわ
ちデータ・ノースから得られる。出力の記号は次の通り
である。
の分類を実現する。すべての入力は、第７図で見出され
る（Ｌ１３・Ｄ−Ｅ）を除き、第６および４図、すなわ
ちデータ・ノースから得られる。出力の記号は次の通り
である。
Ｐ：正
Ｎ：負
Ｓ： 送り手（受信端のデコーダでＲとラベルされた類
似の関数と区灯する） Ｄ−１およびＤＯ＝ 第１および２表のそれぞれの欄参
照 数６： ５１３／６Ｂコーデイングと第１表（で関連
する 数４： ３Ｂ／′４Ｂコーテイングと第２表に関連す
る 例えば、４− Ｐ Ｄ −Ｉ Ｓ ６は第１表のＤ−１
欄て十符号を有する任意の入力に対してアンプ・レベル
にあり、十ＮＤＯ８４は第２表のＤｏ欄で一符号を有す
る任意の入力に対してアンプ・レベルにある。
似の関数と区灯する） Ｄ−１およびＤＯ＝ 第１および２表のそれぞれの欄参
照 数６： ５１３／６Ｂコーデイングと第１表（で関連
する 数４： ３Ｂ／′４Ｂコーテイングと第２表に関連す
る 例えば、４− Ｐ Ｄ −Ｉ Ｓ ６は第１表のＤ−１
欄て十符号を有する任意の入力に対してアンプ・レベル
にあり、十ＮＤＯ８４は第２表のＤｏ欄で一符号を有す
る任意の入力に対してアンプ・レベルにある。
第６図の１一部のフリップフロップは１ビツトの終りて
走行ディスハリティを追跡し、下部のノリツブフロップ
はｊビットについて同じ動作をする。
走行ディスハリティを追跡し、下部のノリツブフロップ
はｊビットについて同じ動作をする。
右側のゲートは走行ディスパリティおよび第５図のＤ−
１エントリのディスパリティ分類に基づ℃・て、第１お
よび２表の代替の補数コート点が適用されろかと５かを
決定する。左側のゲートはコート化中のサブブロックの
ＤＯディスパリティ、補数化および前のサブブロックの
終りでの走行ディスパリティ゛を考慮して、フリップフ
ロップをどのように更新するかを決定する。＋ｐＤＬ４
はＪビットの終って正の走行ディスハリティのアップ・
レベルにある。第６図に示す２つのフリップフロップは
１つのフリップフロップで置換えイ）ことができるが、
それには２倍のバイト速度て走行−ｆる、直列化器から
の追加クロック・ラインを必要とする。
１エントリのディスパリティ分類に基づ℃・て、第１お
よび２表の代替の補数コート点が適用されろかと５かを
決定する。左側のゲートはコート化中のサブブロックの
ＤＯディスパリティ、補数化および前のサブブロックの
終りでの走行ディスパリティ゛を考慮して、フリップフ
ロップをどのように更新するかを決定する。＋ｐＤＬ４
はＪビットの終って正の走行ディスハリティのアップ・
レベルにある。第６図に示す２つのフリップフロップは
１つのフリップフロップで置換えイ）ことができるが、
それには２倍のバイト速度て走行−ｆる、直列化器から
の追加クロック・ラインを必要とする。
第７図は第１表によって５人力ピノ）ＡＢＣＤＥを６出
力ビソトａｂｃｄｅｉＫ実゛際（（変換１−ろ動作を行
なう。Ｅ（排他的ＯＲ）ゲートの左側ゲートは第１表に
太字で示したピント変更のすべてを行なう。
力ビソトａｂｃｄｅｉＫ実゛際（（変換１−ろ動作を行
なう。Ｅ（排他的ＯＲ）ゲートの左側ゲートは第１表に
太字で示したピント変更のすべてを行なう。
第８図の回路は第２表に従’） ３ Ｂ 、、／ ４
Ｂコーティング実行する。
Ｂコーティング実行する。
第９図はエンコーダにおける事象の間のタイミング関係
を示１−７、 （テコーダの論理回路（第１０乃至１３図）〕デコーダ
の論理関数およびそれらの分類は第４および５表に定義
される。デコーディングでは、１およびＪビットは落さ
れ、残りのビットのあるものは下線付きのＯおよび１の
エン１−リによって指示するように補数化される。
を示１−７、 （テコーダの論理回路（第１０乃至１３図）〕デコーダ
の論理関数およびそれらの分類は第４および５表に定義
される。デコーディングでは、１およびＪビットは落さ
れ、残りのビットのあるものは下線付きのＯおよび１の
エン１−リによって指示するように補数化される。
第１０図の回路は第６図のエンコーダの場合１（極めて
類（以しており、デコーディングのためのいくつかの基
礎的論理関数を生成才ろ。第１０図の入力はコート化さ
れたビットで、通常は１０ビット幅並列レジスタ内の並
列化器（図示せず）Ｋよって送信リンクの受信端てアセ
ンブルされる。
類（以しており、デコーディングのためのいくつかの基
礎的論理関数を生成才ろ。第１０図の入力はコート化さ
れたビットで、通常は１０ビット幅並列レジスタ内の並
列化器（図示せず）Ｋよって送信リンクの受信端てアセ
ンブルされる。
第１１図の回路は、第４表のデコーディング分類および
、第５表の下部に明白な形式て記述さ灯て℃・るよ５に
、特別キャラクタを指示するに関数を実現する。ｇｈｊ
ピントに依存する２つの入力は第１３図から到来する。
、第５表の下部に明白な形式て記述さ灯て℃・るよ５に
、特別キャラクタを指示するに関数を実現する。ｇｈｊ
ピントに依存する２つの入力は第１３図から到来する。
第１２図の回路は第４表による実際の６Ｂ、１５Ｂテコ
ーデイノグのため、第１１図で生成された論理関数を使
用する。
ーデイノグのため、第１１図で生成された論理関数を使
用する。
第１３図の回路は第５表による４Ｂ／ろＢデコーディン
グを示す。
グを示す。
第６乃至８図および第１０乃至１３図のエンコーダおよ
びデコーダ回路のすべてはバイト速度で動作し７ている
。臨界遅延試験では、エン・コーグおよびテコ−ターの
ゲート遅延が１ボ一間隔を越えてはならな（・ことが示
されて℃・る。
びデコーダ回路のすべてはバイト速度で動作し７ている
。臨界遅延試験では、エン・コーグおよびテコ−ターの
ゲート遅延が１ボ一間隔を越えてはならな（・ことが示
されて℃・る。
回路量を決定するために、各々のＥ（排他的ＯＲ）ゲー
トが６ゲートとして計数されろ。エンコーダ（第６〜８
図）のゲート数は８９ゲートおよび１７フリツプフロソ
プである。デコーダ（第１０〜１６図）は７９ゲートお
よび９フリツプフロツプを要する。低速および中速のデ
ータ・レート−ゲート遅延がボー間隔よりもずっと少な
し・−ては、些細な設計変更で回路量をかなり減少し５
ろ。
トが６ゲートとして計数されろ。エンコーダ（第６〜８
図）のゲート数は８９ゲートおよび１７フリツプフロソ
プである。デコーダ（第１０〜１６図）は７９ゲートお
よび９フリツプフロツプを要する。低速および中速のデ
ータ・レート−ゲート遅延がボー間隔よりもずっと少な
し・−ては、些細な設計変更で回路量をかなり減少し５
ろ。
例えば、コーディングおよびデコーディングの遅延が１
バイト時間の小部分にすぎなし・ときは、デコーダ（第
１１．１２．１３図）の出力におけろバッファ・フリッ
プソロツブ、および第７図または第８図のエンコーダ・
バッファを取除くことがて・きる。
バイト時間の小部分にすぎなし・ときは、デコーダ（第
１１．１２．１３図）の出力におけろバッファ・フリッ
プソロツブ、および第７図または第８図のエンコーダ・
バッファを取除くことがて・きる。
本コーディング・システムが他のブロック・サイズにも
適用可能なことは明白である。すなわち、本コーディン
グの概念を用℃・て、例えば１１ビツト（８データ・ビ
ット、６制御ピッ１−）ｆＸ：コート化したい場合、走
行長およびディスパリティに拘束に従し・ながら５ Ｂ
７６ Ｂ 、 ”ｙ Ｂ ／ ４ Ｂ 、 ５ Ｂ
／４Ｂ４列上／コーグを生しろように、入力ブロック
はろザブブロックに分割さ」１．ろてあろう。
適用可能なことは明白である。すなわち、本コーディン
グの概念を用℃・て、例えば１１ビツト（８データ・ビ
ット、６制御ピッ１−）ｆＸ：コート化したい場合、走
行長およびディスパリティに拘束に従し・ながら５ Ｂ
７６ Ｂ 、 ”ｙ Ｂ ／ ４ Ｂ 、 ５ Ｂ
／４Ｂ４列上／コーグを生しろように、入力ブロック
はろザブブロックに分割さ」１．ろてあろう。
本コーディング・システムの意図される適用は基本的に
は高速コンピュータ・す／りであるが、マンチェスタ・
コーディングに比較しても有望である。一定のデータ・
レートで、マンチェスタ・コーティング１で必要なレー
トの６２５％にクロック・レートを減少しても、マンチ
ェスタ・コートの重要な特性は保持される。
は高速コンピュータ・す／りであるが、マンチェスタ・
コーディングに比較しても有望である。一定のデータ・
レートで、マンチェスタ・コーティング１で必要なレー
トの６２５％にクロック・レートを減少しても、マンチ
ェスタ・コートの重要な特性は保持される。
ボー・レート対バイト・レート比の低下は、コーグ２・
′デコーダ、直列化器、並列化器およびクロックを含む
通信アダプタの論理機能を単一の技術および単一チップ
で実現するのを容易にし、回路量が増えるにもかかわら
ず論理回路の費用低減をもたらす。マンチェスタ・コー
ディングはクロッキングおよびコーティング領域で特に
高速な回路をより多く必要と−４−る。
′デコーダ、直列化器、並列化器およびクロックを含む
通信アダプタの論理機能を単一の技術および単一チップ
で実現するのを容易にし、回路量が増えるにもかかわら
ず論理回路の費用低減をもたらす。マンチェスタ・コー
ディングはクロッキングおよびコーティング領域で特に
高速な回路をより多く必要と−４−る。
また、本発明の８ Ｂ／１０ Ｂコートは、受信機の増
幅器の帯域幅減少により、光ファイバの電力経費をバイ
ポーラのフロント・エフ トラ有ｉ ロＰＩＮセンサで
＋１６ｄＢ、ＦＥＴのフロント・エンドでは」−６５ｄ
Ｂ改善する。Ｌ Ｅ Ｄ ｌ） ／りては更に１．５
ｄ ｂ以」二の利得が電力経費て実現されろ。
幅器の帯域幅減少により、光ファイバの電力経費をバイ
ポーラのフロント・エフ トラ有ｉ ロＰＩＮセンサで
＋１６ｄＢ、ＦＥＴのフロント・エンドでは」−６５ｄ
Ｂ改善する。Ｌ Ｅ Ｄ ｌ） ／りては更に１．５
ｄ ｂ以」二の利得が電力経費て実現されろ。
こ４ｔはボー・レートの低下によってより強力な■・Ｅ
Ｄノースが得らｉするからである。ＬＥＤ装置設計者は
電力と帯域幅の妥協点を見出さゾｆければならなし・。
Ｄノースが得らｉするからである。ＬＥＤ装置設計者は
電力と帯域幅の妥協点を見出さゾｆければならなし・。
理論と実験によって裏付けられた公刊図表Ｖ：、おいて
、ＬＥＤ装置の光電力（対数値）対帯域幅（対数値）が
１４０ＭＨｚまでの周波数ては約７．５ ｄ ｂ ／
１０ Ｍ Ｈｚの割合でｉｉｉ線的（（低下し、そＪ１
以トの周波数では殆んど前記の２倍の割合で７＠、激に
低下することが示される。
、ＬＥＤ装置の光電力（対数値）対帯域幅（対数値）が
１４０ＭＨｚまでの周波数ては約７．５ ｄ ｂ ／
１０ Ｍ Ｈｚの割合でｉｉｉ線的（（低下し、そＪ１
以トの周波数では殆んど前記の２倍の割合で７＠、激に
低下することが示される。
伝送線が銅線の場合、１００ ｋ Ｈ７，以ヒの領域で
は周波数の平方根に比例して減衰（ｉ増大″１−ろ。
は周波数の平方根に比例して減衰（ｉ増大″１−ろ。
従って、８１３／１０Ｂコードの低いボー・レートでは
マンチェスタ・コートよりも約２６ ｃ″ｏ少な１７・
減衰が生じろ。これに対して、走行長の増加によってタ
イミング波形の歪みが生じるが、その大部分は送信機に
おけろ信号整形、等化およびすぐれたタイミング回路に
よって回避しうる。
マンチェスタ・コートよりも約２６ ｃ″ｏ少な１７・
減衰が生じろ。これに対して、走行長の増加によってタ
イミング波形の歪みが生じるが、その大部分は送信機に
おけろ信号整形、等化およびすぐれたタイミング回路に
よって回避しうる。
マルヂベア・ケーブルを使用し、数Ｍビット７／Ｓて動
作ずろ通信リンクはしばしば、近端漏話（ＮＥＸＴ）Ｋ
よって距離的に制限されるっ信号対ＮＥＸＴマージンは
８ Ｂ／１０ Ｂコート・の使用によって大幅に改善さ
れろ。１．／２のボー・レートて３０ｄＢの減衰が測定
されるマンチェスタ・コーディング・リンク（ＩＭビッ
ト／ ｓのマンチェスタ・コートｔ（利してｉＭＨｚ）
を基進点とすると１、同じリンつて１Ｍビット／Ｓの８
Ｂ７１０ Ｂ信号の減衰は２３．７ ｄ Ｂに減少し
、距離が一定（・（保持される場合、使用可能な信号対
ＮＥＸＴマージンは小さな信号減衰のみて６．５ ｄ
Ｂ増大する。
作ずろ通信リンクはしばしば、近端漏話（ＮＥＸＴ）Ｋ
よって距離的に制限されるっ信号対ＮＥＸＴマージンは
８ Ｂ／１０ Ｂコート・の使用によって大幅に改善さ
れろ。１．／２のボー・レートて３０ｄＢの減衰が測定
されるマンチェスタ・コーディング・リンク（ＩＭビッ
ト／ ｓのマンチェスタ・コートｔ（利してｉＭＨｚ）
を基進点とすると１、同じリンつて１Ｍビット／Ｓの８
Ｂ７１０ Ｂ信号の減衰は２３．７ ｄ Ｂに減少し
、距離が一定（・（保持される場合、使用可能な信号対
ＮＥＸＴマージンは小さな信号減衰のみて６．５ ｄ
Ｂ増大する。
漏話雑音の減少によってマージンは更（・τ改善さ−１
１ろ。その理由は８ Ｂ７１０ Ｂコート化信号の電力
スペクトが低℃・周波数に移るからである。長い回線の
ＮＥＸＴ損失が周波数ｆｏでｋ。、、ｄＢの場合、他の
周波数ｆυこ寸６けるＮＥＸＴｔ−失は次の式で得られ
る。
１ろ。その理由は８ Ｂ７１０ Ｂコート化信号の電力
スペクトが低℃・周波数に移るからである。長い回線の
ＮＥＸＴ損失が周波数ｆｏでｋ。、、ｄＢの場合、他の
周波数ｆυこ寸６けるＮＥＸＴｔ−失は次の式で得られ
る。
ＮＥＸＴ損失二Ｋｒ３ １５１０ｇ１０ｒ／ｆｏ（ｄＢ
）８Ｂ・１０Ｂ信号の電カスベクトルの形・：３ｉマン
チエスタ・スペクトルと大体同じであるが、周波数は０
６２５倍に減少し、ランタ′ム・テークの場合はエネル
ギは更に低い周波数１１Ｃ移行イろ。従って、控え目に
見積って、 （１５１ｏｇ０．６２５）””−ろＤ６ｄＢの近端漏話
の減少が周波数低下によ−って牛しろ。
）８Ｂ・１０Ｂ信号の電カスベクトルの形・：３ｉマン
チエスタ・スペクトルと大体同じであるが、周波数は０
６２５倍に減少し、ランタ′ム・テークの場合はエネル
ギは更に低い周波数１１Ｃ移行イろ。従って、控え目に
見積って、 （１５１ｏｇ０．６２５）””−ろＤ６ｄＢの近端漏話
の減少が周波数低下によ−って牛しろ。
よって、マンチェスタ・コートに対する信号対雑音比の
可能な利得は９．３６ ｄ Ｂであり、より高（・残余
の歪みによって若干減少′１−る。
可能な利得は９．３６ ｄ Ｂであり、より高（・残余
の歪みによって若干減少′１−る。
第 １ 表 【
名 称 ＡＢＣＤＥ Ｋ
分ビット符号化 り、（］ ０００００ ０ Ｌ
ｆ：１４１）、１ １００００ ０
Ｌ１３・Ｅ′り、４ ００１００
０ Ｌ１３・Ｅ′Ｄ、５ １０１００
０ Ｌ２２・Ｅ′０．６ ０１
１００ ＯＬ２２・Ｅ′１）、７ １
１１００ ０Ｄ、１０ 、 ０１０１０
０ Ｌ２２・Ｅ′Ｄ、１１ １１０１
０ ＤＤ、１２ ００１１０ Ｏ
Ｌ２２壷Ｅ′Ｄ、２２ ０１１０１ ００
．２６ ０１０１１ ［］Ｄ−’に、
２７ １１０１１ に、２８ ００１１１ １ Ｌ２２
−ＫｉＢ、’６Ｂ符号化 類 Ｄ−１ａｂｃｄｅｉ ＤＯ
代 替ディスパリティ
ａｂｃｄｅ ｉＬ ２２ ’ Ｌ ２２ ’ １１０００ユ ０ Ｌ２２ ′ ・ しろ １ ′ ・ Ｅ’
＋ ００１０１０−１１０１０１１０１００１
口 ０１１００４ ０ Ｌ３１・Ｄ′・Ｅ’ −１１１０００００
００１１１・しろ１′・Ｅ’ ＋ ０００
１ｉ０ − １１１００１＋ｏｏｉｏＨ。
分ビット符号化 り、（］ ０００００ ０ Ｌ
ｆ：１４１）、１ １００００ ０
Ｌ１３・Ｅ′り、４ ００１００
０ Ｌ１３・Ｅ′Ｄ、５ １０１００
０ Ｌ２２・Ｅ′０．６ ０１
１００ ＯＬ２２・Ｅ′１）、７ １
１１００ ０Ｄ、１０ 、 ０１０１０
０ Ｌ２２・Ｅ′Ｄ、１１ １１０１
０ ＤＤ、１２ ００１１０ Ｏ
Ｌ２２壷Ｅ′Ｄ、２２ ０１１０１ ００
．２６ ０１０１１ ［］Ｄ−’に、
２７ １１０１１ に、２８ ００１１１ １ Ｌ２２
−ＫｉＢ、’６Ｂ符号化 類 Ｄ−１ａｂｃｄｅｉ ＤＯ
代 替ディスパリティ
ａｂｃｄｅ ｉＬ ２２ ’ Ｌ ２２ ’ １１０００ユ ０ Ｌ２２ ′ ・ しろ １ ′ ・ Ｅ’
＋ ００１０１０−１１０１０１１０１００１
口 ０１１００４ ０ Ｌ３１・Ｄ′・Ｅ’ −１１１０００００
００１１１・しろ１′・Ｅ’ ＋ ０００
１ｉ０ − １１１００１＋ｏｏｉｏＨ。
０１０１０１ ０
１１０１００ ［１
ｏｏｉ＋ｏ２ 。
１ｏｉｉｏｏ 。
０１１１００ ０
０１００１１ ０
ｉｉｏｏｌｏ 。
ｏｏｉｏｌｉ 。
１０１０１０ ０
ｏ １１ｏｉｏ 。
ｏｉｏｉｉｏ 。
Ｌ２２′・ｒ、 ｉろ′・Ｅ −１１０１１０
＋ ００１００’１００１１１０ − Ｋ −ｏｏｉｉ＋ユ →−１１０
［１００第２表 名 称 ＦＧＨＫ 分
ビット符号化 Ｓ ＝ （ｅ・１φ（Ｄ−１ に、ｘはに、２８て制 に、 ｙはに、２３、Ｋ、 ３Ｂ／４１３符号化 代替 類 Ｄ １ ｆｇｈｊ
ＤＯｆｇｈｊディスパリティ ”’ ）ｉ＋（ｅ’・１′・（Ｄ−１＝十）１恨され
る。
＋ ００１００’１００１１１０ − Ｋ −ｏｏｉｉ＋ユ →−１１０
［１００第２表 名 称 ＦＧＨＫ 分
ビット符号化 Ｓ ＝ （ｅ・１φ（Ｄ−１ に、ｘはに、２８て制 に、 ｙはに、２３、Ｋ、 ３Ｂ／４１３符号化 代替 類 Ｄ １ ｆｇｈｊ
ＤＯｆｇｈｊディスパリティ ”’ ）ｉ＋（ｅ’・１′・（Ｄ−１＝十）１恨され
る。
２７、Ｋ、２８、Ｋ、２９、Ｋ、３０に制限される。
第 ３ 表 特別キ
名 称 ＡＢＣＤＥ ＦＧＨＫ
Ｄ−１ａｂｃｃＫ、 ２８．７☆ ０［１１１１１
１１１００１５に、 ２８．７は他のに、 ２８． ７
に隣接してはな１１１ ☆：特異なカンマ（バイト同期用） ヤラクタ（Ｋ＝１） 代 替 ｌｅｉ ｆｇｈｊ Ｄ−１ａｂｃｄｅｉ
ｆｇｈｊ Ｄ。
Ｄ−１ａｂｃｃＫ、 ２８．７☆ ０［１１１１１
１１１００１５に、 ２８．７は他のに、 ２８． ７
に隣接してはな１１１ ☆：特異なカンマ（バイト同期用） ヤラクタ（Ｋ＝１） 代 替 ｌｅｉ ｆｇｈｊ Ｄ−１ａｂｃｄｅｉ
ｆｇｈｊ Ｄ。
−１１１０００＋ ＩＩＱＱＯＯＱｌｌｌ
０らない。
０らない。
１０ １０００ ＋ １００００１
０１１１ ０７ ０００００００００００００００
Ｃ１００００（Ｊ Ｃ１Ｉ ＣＤ Ｃ） Ｃａｌ
Ｃ） Ｃ）Ｉ Ｃ） −ｖ−１豐「Ｐ←ＣＩ ＣＪ ｏ
Ｃ） （Ｄ 豐−Ｙ ハ １１ １ト − Φ Ｉ １１！ 吹 −〇 で−〇 ｒ ０ セ −〇 で−〒−「−
Ｃ） 「−Ｃ１ヤー で− τ−０τ−。
０１１１ ０７ ０００００００００００００００
Ｃ１００００（Ｊ Ｃ１Ｉ ＣＤ Ｃ） Ｃａｌ
Ｃ） Ｃ）Ｉ Ｃ） −ｖ−１豐「Ｐ←ＣＩ ＣＪ ｏ
Ｃ） （Ｄ 豐−Ｙ ハ １１ １ト − Φ Ｉ １１！ 吹 −〇 で−〇 ｒ ０ セ −〇 で−〒−「−
Ｃ） 「−Ｃ１ヤー で− τ−０τ−。
訟
Ｗ −ＬＪ Ｗ ｕ−に）に）Ｌ−Ｉ−に）印に）ロロ
ΩΩ口ＱＱ００００００００ Ｃ）Ｃ）０ Ｘ Ｘ ０
０００ Ｘ Ｘ ０−１−ｊ Ｘ ｋ Ｘ Ｘ ００へ
ヘ ハ （イ）（イ） Ｎト αα００ ！ Ｘ Ｘ Ｘ −Ｉ ｋ −１ｋ Ｘ Ｘ ｋ Ｙ
ｗｌ ｋ ｙ ＣＩ Ｃ） ＸＥ Ｃ） Ｃ）ｌ
Ｃ） （：）ｌ Ｃ） Ｃ：）Ｉ Ｃ） Ｃａｌ ？−
「ｌ−亡ＩＰ−一−１０００１０００１−一１−−１０
０１００１−１−一？−−Ｉ？−ｍ Ｃ） Ｃ）ｌ
−−Ｉ ＣＩ Ｏｌ−−Ｉ Ｃ） Ｃａｌ忙口＋００
ｙ −１−瞥ぺ 入 マ ど＼
ど−ど＼ ど１駆 φ＋−Ｉ Ｃ）ｒ−ｔ−ＯｒＣ１０セ０−Ｏ−Ｏ−０
セ「堰 で− へ ＬＩ）”Ｏ
Ｘ Ｘ Ｘ Ｃ’Ｊ ＸへＸ Ｘ Ｘ Ｘ Ｘ （’Ｉ
Ｘ （Ｎ Ｘ Ｘ Ｘ Ｘ× リ ＼、＼＼、 ＼、 ＼、＼・１、＼、＼ ＼、
・、・＼α 、 ］Ｉ ・ ＩＩ ・ ＩＩ （イ） ｃ、１ 代 １ ×
ΩΩ口ＱＱ００００００００ Ｃ）Ｃ）０ Ｘ Ｘ ０
０００ Ｘ Ｘ ０−１−ｊ Ｘ ｋ Ｘ Ｘ ００へ
ヘ ハ （イ）（イ） Ｎト αα００ ！ Ｘ Ｘ Ｘ −Ｉ ｋ −１ｋ Ｘ Ｘ ｋ Ｙ
ｗｌ ｋ ｙ ＣＩ Ｃ） ＸＥ Ｃ） Ｃ）ｌ
Ｃ） （：）ｌ Ｃ） Ｃ：）Ｉ Ｃ） Ｃａｌ ？−
「ｌ−亡ＩＰ−一−１０００１０００１−一１−−１０
０１００１−１−一？−−Ｉ？−ｍ Ｃ） Ｃ）ｌ
−−Ｉ ＣＩ Ｏｌ−−Ｉ Ｃ） Ｃａｌ忙口＋００
ｙ −１−瞥ぺ 入 マ ど＼
ど−ど＼ ど１駆 φ＋−Ｉ Ｃ）ｒ−ｔ−ＯｒＣ１０セ０−Ｏ−Ｏ−０
セ「堰 で− へ ＬＩ）”Ｏ
Ｘ Ｘ Ｘ Ｃ’Ｊ ＸへＸ Ｘ Ｘ Ｘ Ｘ （’Ｉ
Ｘ （Ｎ Ｘ Ｘ Ｘ Ｘ× リ ＼、＼＼、 ＼、 ＼、＼・１、＼、＼ ＼、
・、・＼α 、 ］Ｉ ・ ＩＩ ・ ＩＩ （イ） ｃ、１ 代 １ ×
第１図（ｉ本発明のコーディング・システムの機能ブロ
ック）ｄよびデータの流れを示すブロック図、第２図は
本発明のコーディング・システムにおいて、コーディン
グ処理の間維持される直流平衡を表わすティスバリティ
対時間を示すグラフ、第６図乃至第８図はエンコーダで
［重用される各種論理回路な示す回路図、 第９図はエンコーダ・クロックのタイミング図、第１０
図乃至第１３図はデコーダて使用さｉする各種論理回路
を示す回路図である。 出願人インターナショカル・ビジネス・マシーンズ・コ
ーポレーンヨン代理人弁理士 頓 宮 孝 −
−２７８− ％−Ｉ ｅ）１ ４ °へ １ １ １ １
ック）ｄよびデータの流れを示すブロック図、第２図は
本発明のコーディング・システムにおいて、コーディン
グ処理の間維持される直流平衡を表わすティスバリティ
対時間を示すグラフ、第６図乃至第８図はエンコーダで
［重用される各種論理回路な示す回路図、 第９図はエンコーダ・クロックのタイミング図、第１０
図乃至第１３図はデコーダて使用さｉする各種論理回路
を示す回路図である。 出願人インターナショカル・ビジネス・マシーンズ・コ
ーポレーンヨン代理人弁理士 頓 宮 孝 −
−２７８− ％−Ｉ ｅ）１ ４ °へ １ １ １ １
Claims (1)
- 【特許請求の範囲】 レートが１３Ｂ／１０Ｂの（０，４）走行長限定コード
を、複数の８ビット・データ・ブロックを含む拘束され
なし・入カデータ・ス１． ＩＪ−ムかｒ）生成′１−
る方法であって、 前記データ・ブロックを５ビットおよ７Ｊζろビットか
ら成る２つのサブブロックに区分し、各々のサブブロッ
クを検査して所定のビットを変更−することにより代り
のコート・パターンを生成し、 各出力サブブロックのＯて゛な℃・テイスバリテイの極
性が交互に変化するように 前記コード・パターンまたはその補数化さｈたパターン
を出力サブブロックとして選択ゴーろ、ことを特徴とす
るゴー）・生成力法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/394,045 US4486739A (en) | 1982-06-30 | 1982-06-30 | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
| US394045 | 1989-08-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5910056A true JPS5910056A (ja) | 1984-01-19 |
| JPH0449820B2 JPH0449820B2 (ja) | 1992-08-12 |
Family
ID=23557333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58068498A Granted JPS5910056A (ja) | 1982-06-30 | 1983-04-20 | コ−ド生成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4486739A (ja) |
| EP (1) | EP0097763B1 (ja) |
| JP (1) | JPS5910056A (ja) |
| CA (1) | CA1190324A (ja) |
| DE (1) | DE3378098D1 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03243042A (ja) * | 1989-10-30 | 1991-10-30 | Internatl Business Mach Corp <Ibm> | シリアル・リンクを介してコマンドを伝送する方法 |
| JP2007234009A (ja) * | 2006-01-20 | 2007-09-13 | Silicon Image Inc | 組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速ｉ／ｏ |
| WO2008059588A1 (fr) * | 2006-11-17 | 2008-05-22 | Alaxala Networks Corporation | Appareil de transmission de données et procédé de génération de code de transmission |
| WO2010146714A1 (ja) * | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
| WO2010146715A1 (ja) | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
| JP2012507935A (ja) * | 2008-10-29 | 2012-03-29 | シリコン イメージ，インコーポレイテッド | 高速シリアルリンクを用いるメモリシステム用のコーディングシステム |
| WO2012049815A1 (ja) * | 2010-10-12 | 2012-04-19 | パナソニック株式会社 | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 |
| US8494081B2 (en) | 2009-02-10 | 2013-07-23 | Panasonic Corporation | Transmission device |
| US8621314B2 (en) | 2012-02-28 | 2013-12-31 | Fuji Xerox Co., Ltd. | Transmitting and receiving system and method, and non-transitory computer readable medium |
| JP2014225296A (ja) * | 2014-08-13 | 2014-12-04 | 株式会社東芝 | ホスト機器 |
| US8910008B2 (en) | 2012-01-06 | 2014-12-09 | Fuji Xerox Co., Ltd. | Transmitting/receiving system, method, and computer readable medium |
| WO2016129088A1 (ja) * | 2015-02-12 | 2016-08-18 | 日立マクセル株式会社 | 送信装置、受信装置、および送受信システム |
| JP2016167125A (ja) * | 2015-03-09 | 2016-09-15 | 沖電気工業株式会社 | メモリ装置へのデータ書き込み／読み出し制御方法及びメモリ装置 |
| JP2016197904A (ja) * | 2016-07-21 | 2016-11-24 | 富士ゼロックス株式会社 | 送受信システム及びプログラム |
Families Citing this family (409)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714145B2 (ja) * | 1983-04-26 | 1995-02-15 | ソニー株式会社 | 情報変換方法 |
| JPS6048645A (ja) * | 1983-08-29 | 1985-03-16 | Sony Corp | 情報変換装置 |
| US4665517A (en) * | 1983-12-30 | 1987-05-12 | International Business Machines Corporation | Method of coding to minimize delay at a communication node |
| NL8402444A (nl) * | 1984-01-20 | 1986-03-03 | Philips Nv | Werkwijze voor het overdragen van informatie, codeerinrichting voor toepassing in de werkwijze en decodeerinrichting voor toepassing in de werkwijze. |
| NL8402445A (nl) * | 1984-01-20 | 1985-08-16 | Philips Nv | Werkwijze voor het coderen van n-bits informatiewoorden naar m-bits codewoorden, inrichting voor het uitvoeren van die werkwijze, werkwijze voor het decoderen van m-bits codewoorden naar n-bits informatiewoorden en inrichting voor het uitvoeren van die werkwijze. |
| EP0162558B1 (en) * | 1984-05-21 | 1991-08-21 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for generating a run length limited code |
| US4833470A (en) * | 1986-07-15 | 1989-05-23 | Matsushita Electric Industrial Co., Ltd. | Code conversion apparatus |
| FR2606239A1 (fr) * | 1986-10-30 | 1988-05-06 | Bull Sa | Procede et dispositif de transmission de donnees numeriques |
| NL8603164A (nl) * | 1986-12-12 | 1988-07-01 | Optical Storage Int | Werkwijze voor het overdragen van n-bit informatiewoorden, informatieoverdrachtsysteem voor het uitvoeren van de werkwijze, alsmede een kodeerinrichting en dekodeerinrichting voor toepassing in het informatieoverdrachtsysteem. |
| US4881076A (en) * | 1987-12-01 | 1989-11-14 | International Business Machines Corporation | Encoding for pit-per-transition optical data recording |
| US4939735A (en) * | 1988-07-21 | 1990-07-03 | International Business Machines Corporation | Information handling system having serial channel to control unit link |
| US4975916A (en) * | 1988-07-26 | 1990-12-04 | International Business Machines Corporation | Character snychronization |
| US4859815A (en) * | 1988-12-19 | 1989-08-22 | International Business Machines Corporation | Serial link transparent mode disparity control |
| US5333271A (en) * | 1989-04-28 | 1994-07-26 | International Business Machines Corporation | Methods and apparatus for performing data chaining in data streaming mode through a channel extender |
| GB8912471D0 (en) * | 1989-05-31 | 1989-07-19 | Int Computers Ltd | Data transmission code |
| GB8915137D0 (en) * | 1989-06-30 | 1989-08-23 | Inmos Ltd | Message routing |
| AU618680B2 (en) * | 1989-07-17 | 1992-01-02 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
| US5144304A (en) * | 1989-07-17 | 1992-09-01 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
| US5229769A (en) * | 1992-02-21 | 1993-07-20 | Advanced Micro Devices, Inc. | Method and circuit for performing running disparity measurements |
| GB2247138B (en) * | 1990-06-29 | 1994-10-12 | Digital Equipment Corp | System and method for error detection and reducing simultaneous switching noise |
| DE4020963A1 (de) * | 1990-06-30 | 1992-01-02 | Philips Patentverwaltung | Uebertragungseinrichtung mit einem blockcode-codiertem hauptkanal und mit einem zusatzkanal |
| DE69024045T2 (de) * | 1990-08-16 | 1996-06-20 | Ibm | Kodierungsverfahren und Vorrichtung zur Pipeline- und Parallelverarbeitung. |
| US5392168A (en) * | 1990-08-31 | 1995-02-21 | Matsushita Electric Industrial Co., Ltd. | Method of recording digital video and audio data |
| DE69118891T2 (de) * | 1991-10-14 | 1996-10-24 | Ibm | Flexibles Kodierungs-Verfahren und Architektur für Hochgeschwindigkeits-Datenübertragung und Aufzeichnung |
| US5390041A (en) * | 1991-11-06 | 1995-02-14 | Cray Research, Inc. | Fiber optic channel extender interface method and apparatus |
| US5625644A (en) * | 1991-12-20 | 1997-04-29 | Myers; David J. | DC balanced 4B/8B binary block code for digital data communications |
| US5548623A (en) * | 1992-02-20 | 1996-08-20 | International Business Machines Corporation | Null words for pacing serial links to driver and receiver speeds |
| US5304996A (en) * | 1992-02-21 | 1994-04-19 | Advanced Micro Devices, Inc. | 8B/10B encoder providing one of pair of noncomplementary, opposite disparity codes responsive to running disparity and selected commands |
| US5387911A (en) * | 1992-02-21 | 1995-02-07 | Gleichert; Marc C. | Method and apparatus for transmitting and receiving both 8B/10B code and 10B/12B code in a switchable 8B/10B transmitter and receiver |
| US5301196A (en) * | 1992-03-16 | 1994-04-05 | International Business Machines Corporation | Half-speed clock recovery and demultiplexer circuit |
| US5341134A (en) * | 1992-12-30 | 1994-08-23 | Datatape Incorporated | Simple coding scheme for DC free channel codes of form M/N, where M=N-1 and M and N are positive integers |
| US5648776A (en) * | 1993-04-30 | 1997-07-15 | International Business Machines Corporation | Serial-to-parallel converter using alternating latches and interleaving techniques |
| GB9312135D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Generation of checking data |
| GB9312136D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Transmission of messages |
| GB9312071D0 (en) * | 1993-06-11 | 1993-07-28 | Inmos Ltd | Encoding scheme |
| EP0629067B1 (en) * | 1993-06-11 | 2003-01-22 | STMicroelectronics Limited | 4B6B Coding |
| US5517519A (en) * | 1993-06-14 | 1996-05-14 | International Business Machines Corporation | Apparatus for repowering and monitoring serial links |
| US5553302A (en) * | 1993-12-30 | 1996-09-03 | Unisys Corporation | Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data |
| US5832310A (en) * | 1993-12-30 | 1998-11-03 | Unisys Corporation | Serial I/O channel having dependent and synchronous sources of control data and user defined data |
| US5463762A (en) * | 1993-12-30 | 1995-10-31 | Unisys Corporation | I/O subsystem with header and error detection code generation and checking |
| US5598442A (en) * | 1994-06-17 | 1997-01-28 | International Business Machines Corporation | Self-timed parallel inter-system data communication channel |
| US5784387A (en) * | 1994-10-31 | 1998-07-21 | International Business Machines Corporation | Method for detecting start-of-frame, end of frame and idle words in a data stream |
| EP0717537A1 (en) * | 1994-12-13 | 1996-06-19 | International Business Machines Corporation | Line coding for ATM |
| JP2944440B2 (ja) * | 1994-12-27 | 1999-09-06 | 日本電気株式会社 | 時分割多重伝送装置 |
| US5699062A (en) * | 1995-02-01 | 1997-12-16 | International Business Machines Corporation | Transmission code having local parity |
| US6111528A (en) * | 1995-06-07 | 2000-08-29 | Emc Corporation | Communications arrangements for network digital data processing system |
| US5635933A (en) * | 1995-06-30 | 1997-06-03 | Quantum Corporation | Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel |
| US5801649A (en) * | 1995-08-03 | 1998-09-01 | Seagate Technology, Inc. | Matched spectral null encoder/decoder |
| US5825824A (en) * | 1995-10-05 | 1998-10-20 | Silicon Image, Inc. | DC-balanced and transition-controlled encoding method and apparatus |
| US5999571A (en) * | 1995-10-05 | 1999-12-07 | Silicon Image, Inc. | Transition-controlled digital encoding and signal transmission system |
| US5974464A (en) * | 1995-10-06 | 1999-10-26 | Silicon Image, Inc. | System for high speed serial video signal transmission using DC-balanced coding |
| US5781544A (en) * | 1996-01-17 | 1998-07-14 | Lsi Logic Corporation | Method for interleaving network traffic over serial lines |
| US5787114A (en) * | 1996-01-17 | 1998-07-28 | Lsi Logic Corporation | Loop-back test system and method |
| US5956370A (en) * | 1996-01-17 | 1999-09-21 | Lsi Logic Corporation | Wrap-back test system and method |
| US5781038A (en) * | 1996-02-05 | 1998-07-14 | Lsi Logic Corporation | High speed phase locked loop test method and means |
| US5896426A (en) * | 1996-02-05 | 1999-04-20 | Lsi Logic Corporation | Programmable synchronization character |
| US5790563A (en) * | 1996-02-05 | 1998-08-04 | Lsi Logic Corp. | Self test of core with unpredictable latency |
| US6052390A (en) * | 1996-03-11 | 2000-04-18 | Hewlett-Packard Company | Data code block transmission using preselected control signals and delimiters |
| US5802080A (en) * | 1996-03-28 | 1998-09-01 | Seagate Technology, Inc. | CRC checking using a CRC generator in a multi-port design |
| US5663724A (en) * | 1996-03-28 | 1997-09-02 | Seagate Technology, Inc. | 16B/20B encoder |
| US6016330A (en) * | 1996-10-18 | 2000-01-18 | International Business Machines Corporation | Encoding and detection of balanced codes |
| US6027195A (en) | 1996-11-12 | 2000-02-22 | Varis Corporation | System and method for synchronizing the piezoelectric clock sources of a plurality of ink jet printheads |
| US6192087B1 (en) * | 1996-11-15 | 2001-02-20 | Conexant Systems, Inc. | Method and apparatus for spectral shaping in signal-point limited transmission systems |
| US6278744B1 (en) * | 1996-11-15 | 2001-08-21 | Conexant Systems, Inc. | System for controlling and shaping the spectrum and redundancy of signal-point limited transmission |
| US5970100A (en) * | 1996-11-15 | 1999-10-19 | Conexant Systems, Inc. | System for controlling and shaping the spectrum and redundancy of signal-point limited transmission |
| WO1998023060A1 (fr) * | 1996-11-22 | 1998-05-28 | Sony Corporation | Procede et dispositif de transmission des donnees |
| KR100198448B1 (ko) * | 1996-12-20 | 1999-06-15 | 이계철 | Nb2p 부호화 장치 및 nb2p 복호화 장치 |
| WO1998034413A2 (en) | 1997-01-30 | 1998-08-06 | Fujitsu Network Communications, Inc. | Data encoder/decoder for a high speed serial link |
| GB2324214A (en) | 1997-04-08 | 1998-10-14 | Power X Limited | Synchronising arrangements |
| US6459331B1 (en) * | 1997-09-02 | 2002-10-01 | Kabushiki Kaisha Toshiba | Noise suppression circuit, ASIC, navigation apparatus communication circuit, and communication apparatus having the same |
| US6502189B1 (en) | 1997-11-17 | 2002-12-31 | Seagate Technology Llc | Method and dedicated frame buffer for loop initialization and responses |
| EP1036483B1 (en) | 1997-12-11 | 2006-08-30 | Telefonaktiebolaget LM Ericsson (publ) | Redundancy termination for dynamic fault isolation |
| US6167077A (en) * | 1997-12-23 | 2000-12-26 | Lsi Logic Corporation | Using multiple high speed serial lines to transmit high data rates while compensating for overall skew |
| DE19982971T1 (de) * | 1998-02-24 | 2001-02-15 | Seagate Technology | Bewahren von Schleifen-Fairneß mit dynamischem Halbduplexbetrieb |
| US6330591B1 (en) | 1998-03-09 | 2001-12-11 | Lsi Logic Corporation | High speed serial line transceivers integrated into a cache controller to support coherent memory transactions in a loosely coupled network |
| US6898201B1 (en) * | 1998-03-17 | 2005-05-24 | Apple Computer, Inc. | Apparatus and method for inter-node communication |
| US6396819B1 (en) | 1998-03-21 | 2002-05-28 | Richard D. Fleeter | Low-cost satellite communication system |
| US6046691A (en) * | 1998-04-13 | 2000-04-04 | Lucent Technologies Inc. | Rate 16/17 (0,5) modulation code apparatus and method for partial response magnetic recording channels |
| US6351501B1 (en) | 1998-06-29 | 2002-02-26 | National Semiconductro Corporation | Apparatus and method for providing direct current balanced code |
| US6295010B1 (en) | 1998-07-02 | 2001-09-25 | Seagate Technology, Llc | 8B/10B encoder system and method |
| KR100281738B1 (ko) | 1998-07-13 | 2001-02-15 | 이계철 | 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치 |
| US6496540B1 (en) * | 1998-07-22 | 2002-12-17 | International Business Machines Corporation | Transformation of parallel interface into coded format with preservation of baud-rate |
| AUPP702498A0 (en) * | 1998-11-09 | 1998-12-03 | Silverbrook Research Pty Ltd | Image creation method and apparatus (ART77) |
| US6279097B1 (en) | 1998-11-20 | 2001-08-21 | Allied Telesyn International Corporation | Method and apparatus for adaptive address lookup table generator for networking application |
| US6584101B2 (en) | 1998-12-04 | 2003-06-24 | Pmc-Sierra Ltd. | Communication method for packet switching systems |
| JP4026255B2 (ja) * | 1998-12-18 | 2007-12-26 | ソニー株式会社 | データ伝送方法及び装置 |
| US6225924B1 (en) * | 1998-12-22 | 2001-05-01 | International Business Machines Corporation | Transmission coding method and device |
| US7295554B1 (en) * | 1999-03-12 | 2007-11-13 | Lucent Technologies Inc. | Word Multiplexing of encoded signals into a higher bit rate serial data stream |
| US6204781B1 (en) | 1999-03-18 | 2001-03-20 | Lucent Technologies Inc. | General rate N/(N+1) (0, G) code construction for data coding |
| US6556628B1 (en) * | 1999-04-29 | 2003-04-29 | The University Of North Carolina At Chapel Hill | Methods and systems for transmitting and receiving differential signals over a plurality of conductors |
| US6618395B1 (en) * | 1999-05-27 | 2003-09-09 | 3Com Corporation | Physical coding sub-layer for transmission of data over multi-channel media |
| US6188337B1 (en) | 1999-06-01 | 2001-02-13 | Lucent Technologies Inc. | Low disparity coding method for digital data |
| US6198413B1 (en) | 1999-07-01 | 2001-03-06 | International Business Machines Corporation | Partitioned DC balanced (0,6) 16B/18B transmission code with error correction |
| SG87129A1 (en) * | 1999-07-12 | 2002-03-19 | Ibm | Data encoding systems |
| US6323789B1 (en) | 1999-08-16 | 2001-11-27 | Georgia Tech Research Corporation | Method and apparatus for combining a plurality of 8B/10B encoded data streams |
| KR100336496B1 (ko) | 1999-08-20 | 2002-05-15 | 오길록 | 무직류, 최소대역폭특성을 갖는 선로부호의 설계방법 및 부호화/복호화 장치 |
| US6718139B1 (en) | 1999-09-13 | 2004-04-06 | Ciena Corporation | Optical fiber ring communication system |
| US6498663B1 (en) * | 1999-09-24 | 2002-12-24 | Scientific-Atlanta, Inc. | Methods and systems for detecting optical link performance of an optical link in a hybrid fiber coaxial path |
| US6388590B1 (en) | 1999-09-24 | 2002-05-14 | Oak Technology, Inc. | Apparatus and method for transmitting data serially for use with an advanced technology attachment packet interface (atapi) |
| US6388591B1 (en) | 1999-09-24 | 2002-05-14 | Oak Technology, Inc. | Apparatus and method for receiving data serially for use with an advanced technology attachment packet interface (atapi) |
| US7292608B1 (en) | 1999-11-30 | 2007-11-06 | Cisco Technology, Inc. | Method and apparatus for transferring synchronous optical network/synchronous digital hierarchy(SONET/SDH) frames on parallel transmission links |
| US6606328B1 (en) | 1999-12-15 | 2003-08-12 | Intel Corporation | Look ahead encoder/decoder architecture |
| US6438728B1 (en) | 1999-12-15 | 2002-08-20 | Intel Corporation | Error character generation |
| KR100315424B1 (ko) * | 1999-12-24 | 2001-11-28 | 오길록 | 고속의 데이터 송신을 위한 개선된 8비트/10비트 인코더 |
| US6829315B1 (en) | 2000-01-19 | 2004-12-07 | Mindspeed Technologies, Inc. | Alignment of parallel data channels using header detection signaling |
| US6738935B1 (en) | 2000-02-07 | 2004-05-18 | 3Com Corporation | Coding sublayer for multi-channel media with error correction |
| US7227884B2 (en) | 2000-02-28 | 2007-06-05 | Aeroastro, Inc. | Spread-spectrum receiver with progressive fourier transform |
| WO2001076077A2 (en) | 2000-03-31 | 2001-10-11 | Ted Szymanski | Transmitter, receiver, and coding scheme to increase data rate and decrease bit error rate of an optical data link |
| WO2001080469A1 (en) | 2000-04-18 | 2001-10-25 | Nippon Telegraph And Telephone Corporation | Communication method and communication system |
| JP3639184B2 (ja) * | 2000-04-18 | 2005-04-20 | 日本電信電話株式会社 | 通信システムにおける制御情報の符号化方法 |
| CA2307895A1 (en) | 2000-05-05 | 2001-11-05 | Pmc-Sierra Inc. | Bus interface for transfer of sonet/sdh data |
| US6392570B1 (en) | 2000-05-08 | 2002-05-21 | Crossroads Systems, Inc. | Method and system for decoding 8-bit/10-bit data using limited width decoders |
| US6662332B1 (en) | 2000-07-05 | 2003-12-09 | 3Com Corporation | Interleaver for burst error correction |
| US6687779B1 (en) | 2000-07-14 | 2004-02-03 | Texas Instruments Incorporated | Method and apparatus for transmitting control information across a serialized bus interface |
| US6581114B1 (en) | 2000-07-14 | 2003-06-17 | Texas Instruments Incorporated | Method and system for synchronizing serial data |
| US6763477B1 (en) | 2000-07-31 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Method and apparatus for transmitting and receiving data using a self clocking link protocol |
| JP2002046992A (ja) * | 2000-08-04 | 2002-02-12 | Tcm Corp | 横行システムを持ったフォークリフト |
| US6760367B1 (en) * | 2000-09-26 | 2004-07-06 | Eni Technology, Inc. | Internal noise immune data communications scheme |
| TWI225341B (en) * | 2000-10-04 | 2004-12-11 | Ind Tech Res Inst | Distance-enhancing encoding method |
| KR100384886B1 (ko) * | 2000-10-10 | 2003-05-22 | 주식회사 케이티 | 니블 반전 부호 활용 방법 및 그 장치 |
| FR2817683B1 (fr) * | 2000-12-05 | 2003-01-31 | Bull Sa | Procede de codage/decodage de donnees numeriques transmises sur une liaison serie, notamment du type dit "8b/10b", et dispositif de mise en oeuvre |
| US6691275B1 (en) * | 2000-12-14 | 2004-02-10 | Lsi Logic Corporation | Encoder with vector-calculated disparity logic |
| US6722968B2 (en) * | 2000-12-28 | 2004-04-20 | Orion International | Conversion attachment for bench grinder tool rest |
| WO2002059779A1 (en) * | 2001-01-25 | 2002-08-01 | Telefonaktiebolaget L M Ericsson (Publ) | Method and apparatus for optimised indexing records of static data with different lenghts |
| CA2337642A1 (en) * | 2001-02-21 | 2002-08-21 | Pmc-Sierra Inc. | A bus interface for transfer of multiple sonet/sdh rates over a serial backplane |
| US6650140B2 (en) * | 2001-03-19 | 2003-11-18 | Altera Corporation | Programmable logic device with high speed serial interface circuitry |
| US6501396B1 (en) * | 2001-03-30 | 2002-12-31 | Xilinx, Inc. | Scalable physical coding sublayer (PCS) and 8B/10B encoder |
| US6748567B1 (en) | 2001-05-01 | 2004-06-08 | Zettacom, Inc. | Method and system for error correction over serial link |
| AU2002305315A1 (en) * | 2001-05-08 | 2002-11-18 | International Business Machines Corporation | 8b/10b encoding and decoding for high speed applications |
| US6721086B2 (en) * | 2001-05-10 | 2004-04-13 | International Business Machines Corporation | Optical fiber emulator |
| US7127653B1 (en) * | 2001-07-05 | 2006-10-24 | Pmc-Sierra, Inc. | Apparatus and method for efficient data transport using transparent framing procedure |
| US6909385B2 (en) * | 2001-07-09 | 2005-06-21 | Seagate Technology Llc | Method and apparatus for suppressing low frequency content in digital data |
| KR100408416B1 (ko) * | 2001-09-06 | 2003-12-06 | 삼성전자주식회사 | 디지털 비디오 신호 전송 시스템 및 전송방법 |
| US7046696B2 (en) * | 2001-09-21 | 2006-05-16 | International Business Machines Corporation | Multiplexing high priority, low bandwidth information on a traditional link protocol |
| US7065101B2 (en) * | 2001-11-15 | 2006-06-20 | International Business Machines Corporation | Modification of bus protocol packet for serial data synchronization |
| US7706524B2 (en) * | 2001-11-16 | 2010-04-27 | Rambus Inc. | Signal line routing to reduce crosstalk effects |
| US7142612B2 (en) * | 2001-11-16 | 2006-11-28 | Rambus, Inc. | Method and apparatus for multi-level signaling |
| US7181485B1 (en) * | 2001-11-26 | 2007-02-20 | Integrated Device Technology, Inc. | Variably delayable transmission of packets between independently clocked source, intermediate, and destination circuits while maintaining orderly and timely processing in one or both of the intermediate and destination circuits |
| US6624770B1 (en) | 2001-12-13 | 2003-09-23 | Cisco Technology, Inc. | Block coding system and method of data aggregation |
| US7729776B2 (en) | 2001-12-19 | 2010-06-01 | Cardiac Pacemakers, Inc. | Implantable medical device with two or more telemetry systems |
| US6993393B2 (en) | 2001-12-19 | 2006-01-31 | Cardiac Pacemakers, Inc. | Telemetry duty cycle management system for an implantable medical device |
| ITMI20012795A1 (it) * | 2001-12-24 | 2003-06-24 | St Microelectronics Srl | Circuito di codifica binaria |
| WO2003065670A1 (en) * | 2002-02-01 | 2003-08-07 | Igor Anatolievich Abrosimov | Means and method of data encoding and communication at rates above the channel bandwidth |
| US6985773B2 (en) | 2002-02-07 | 2006-01-10 | Cardiac Pacemakers, Inc. | Methods and apparatuses for implantable medical device telemetry power management |
| US20030152154A1 (en) * | 2002-02-14 | 2003-08-14 | Johnson Ryan C. | Coding and decoding system and method for high-speed data transmission |
| US7173943B1 (en) * | 2002-02-26 | 2007-02-06 | Computer Access Technology Corporation | Protocol analyzer and time precise method for capturing multi-directional packet traffic |
| US6775300B2 (en) | 2002-02-28 | 2004-08-10 | Teknovus, Inc. | Clock distribution in a communications network |
| US6768429B2 (en) * | 2002-02-28 | 2004-07-27 | Teknovus, Inc. | Multiplexing an additional bit stream with a primary bit stream with conversion between qB/rB and xB/yB encoded bit streams |
| US6624763B2 (en) * | 2002-02-28 | 2003-09-23 | Teknovus, Inc. | Multiplexing an additional bit stream with a primary bit stream |
| US7111220B1 (en) * | 2002-03-01 | 2006-09-19 | Xilinx, Inc. | Network physical layer with embedded multi-standard CRC generator |
| US6614369B1 (en) | 2002-03-05 | 2003-09-02 | International Business Machines Corporation | DC balanced 7B/8B, 9B/10B, and partitioned DC balanced 12B/14B, 17B/20B, and 16B/18B transmission codes |
| US7154299B2 (en) * | 2002-04-05 | 2006-12-26 | Stmicroelectronics Pvt. Ltd. | Architecture for programmable logic device |
| US6618281B1 (en) | 2002-05-15 | 2003-09-09 | International Business Machines Corporation | Content addressable memory (CAM) with error checking and correction (ECC) capability |
| US7020729B2 (en) * | 2002-05-16 | 2006-03-28 | Intel Corporation | Protocol independent data transmission interface |
| US6748328B2 (en) * | 2002-06-10 | 2004-06-08 | Halliburton Energy Services, Inc. | Determining fluid composition from fluid properties |
| US7082479B2 (en) | 2002-06-19 | 2006-07-25 | Eastman Kodak Company | System and method for maintaining synchronized data transfer using a plurality of different control words individually indicative of the same single event |
| AU2003210605A1 (en) * | 2002-06-25 | 2004-01-06 | Lockheed Martin Corporation | Method to increase the hamming distance between frame delimiter symbol and data symbols of a mbnb line code |
| US6794895B2 (en) | 2002-06-27 | 2004-09-21 | Intel Corporation | Power saving termination technique for differential signaling |
| US7339896B2 (en) * | 2002-09-10 | 2008-03-04 | International Business Machines Corporation | Available bandwidth detector for SAN switch ports |
| US7137056B2 (en) * | 2002-09-25 | 2006-11-14 | Infineon Technologies North America Corp. | Low error propagation rate 32/34 trellis code |
| US7038553B2 (en) | 2002-10-03 | 2006-05-02 | International Business Machines Corporation | Scalable computer system having surface-mounted capacitive couplers for intercommunication |
| KR100520302B1 (ko) * | 2002-11-23 | 2005-10-13 | 한국전자통신연구원 | ８ｂ／１０ｂ 선로부호그룹 적절성 검출장치 및 방법 |
| US7113550B2 (en) * | 2002-12-10 | 2006-09-26 | Rambus Inc. | Technique for improving the quality of digital signals in a multi-level signaling system |
| US7103830B1 (en) | 2002-12-18 | 2006-09-05 | Applied Micro Circuits Corporation | DC balanced error correction coding |
| US6978416B2 (en) * | 2002-12-19 | 2005-12-20 | International Business Machines Corporation | Error correction with low latency for bus structures |
| US7307446B1 (en) | 2003-01-07 | 2007-12-11 | Altera Corporation | Integrated circuit output driver circuitry with programmable preemphasis |
| US6831480B1 (en) | 2003-01-07 | 2004-12-14 | Altera Corporation | Programmable logic device multispeed I/O circuitry |
| US6940302B1 (en) | 2003-01-07 | 2005-09-06 | Altera Corporation | Integrated circuit output driver circuitry with programmable preemphasis |
| US7606157B2 (en) * | 2003-01-23 | 2009-10-20 | Broadcom Corporation | Apparatus and method for communicating arbitrarily encoded data over a 1-gigabit ethernet |
| US7007120B2 (en) * | 2003-04-25 | 2006-02-28 | Hewlett-Packard Development Company, L.P. | Information transfer protocol having sync fields of different lengths |
| US8204076B2 (en) | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
| US7567592B2 (en) | 2003-05-01 | 2009-07-28 | Genesis Microchip Inc. | Packet based video display interface enumeration method |
| US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
| US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
| KR100525726B1 (ko) * | 2003-05-22 | 2005-11-02 | 전자부품연구원 | 논리단 축소에 의한 고속 8비트/10비트 인코더/디코더 |
| US6747580B1 (en) | 2003-06-12 | 2004-06-08 | Silicon Image, Inc. | Method and apparatus for encoding or decoding data in accordance with an NB/(N+1)B block code, and method for determining such a block code |
| US7187307B1 (en) | 2003-06-12 | 2007-03-06 | Silicon Image, Inc. | Method and system for encapsulation of multiple levels of communication protocol functionality within line codes |
| US8576820B2 (en) | 2003-07-03 | 2013-11-05 | Broadcom Corporation | Standby mode for use in a device having a multiple channel physical layer |
| JP2005033451A (ja) * | 2003-07-11 | 2005-02-03 | Pioneer Electronic Corp | 映像信号伝送システム及び方法並びに送信装置及び受信装置 |
| KR100523488B1 (ko) * | 2003-07-15 | 2005-10-24 | 한국전자통신연구원 | Ｍｂ８１０ 인코더/디코더, 듀얼 모드 인코더/디코더, 및ｍｂ８１０ 코드 생성 방법 |
| US7272677B1 (en) | 2003-08-08 | 2007-09-18 | Altera Corporation | Multi-channel synchronization for programmable logic device serial interface |
| KR100538105B1 (ko) * | 2003-08-18 | 2005-12-21 | 삼성전자주식회사 | 유사 8비트/10비트 코드 발생 방법 및 이를 이용한 유사8비트/10비트 코드 발생장치 |
| US8251471B2 (en) | 2003-08-18 | 2012-08-28 | Fujifilm Dimatix, Inc. | Individual jet voltage trimming circuitry |
| US6888480B1 (en) * | 2003-08-28 | 2005-05-03 | Altera Corporation | Run-length violation detection circuitry and methods for using the same |
| JP2005079984A (ja) * | 2003-09-01 | 2005-03-24 | Pioneer Electronic Corp | 映像信号伝送方法 |
| US6812870B1 (en) | 2003-09-11 | 2004-11-02 | Xilinx, Inc. | Enhanced 8b/10b encoding/decoding and applications thereof |
| US20050058150A1 (en) * | 2003-09-16 | 2005-03-17 | Boles Glenn M. | Method and apparatus for enhancing packet communication |
| US7138930B1 (en) | 2003-09-17 | 2006-11-21 | Cypress Semiconductor Corporation | Multiple byte data path encoding/decoding device and method |
| US6911921B2 (en) * | 2003-09-19 | 2005-06-28 | International Business Machines Corporation | 5B/6B-T, 3B/4B-T and partitioned 8B/10B-T and 10B/12B transmission codes, and their implementation for high operating rates |
| US7131024B1 (en) | 2003-09-24 | 2006-10-31 | Altera Corporation | Multiple transmit data rates in programmable logic device serial interface |
| US6888376B1 (en) | 2003-09-24 | 2005-05-03 | Altera Corporation | Multiple data rates in programmable logic device serial interface |
| US7006016B1 (en) | 2003-10-10 | 2006-02-28 | Marvell International Ltd. | DC-free line codes |
| EP1676276A2 (en) * | 2003-10-13 | 2006-07-05 | Koninklijke Philips Electronics N.V. | Balanced disparity frame sync |
| US7443922B1 (en) | 2003-11-14 | 2008-10-28 | Altera Corporation | Circuitry for padded communication protocols |
| JP2005149140A (ja) * | 2003-11-14 | 2005-06-09 | Wacom Co Ltd | 位置検出装置及び位置指示器 |
| US7084789B2 (en) * | 2003-11-17 | 2006-08-01 | Seagate Technology Llc | DC-free code having limited error propagation and limited complexity |
| US7486752B1 (en) | 2003-12-17 | 2009-02-03 | Altera Corporation | Alignment of clock signal with data signal |
| US6970020B1 (en) | 2003-12-17 | 2005-11-29 | Altera Corporation | Half-rate linear quardrature phase detector for clock recovery |
| US7143312B1 (en) | 2003-12-17 | 2006-11-28 | Altera Corporation | Alignment of recovered clock with data signal |
| US8543717B2 (en) * | 2003-12-23 | 2013-09-24 | Eastman Kodak Company | Retaining channel synchronization through use of alternate control characters |
| JP2005190036A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | 記憶制御装置及び記憶制御装置の制御方法 |
| TWI295431B (en) * | 2003-12-26 | 2008-04-01 | Mediatek Inc | Data transformation apparatus and method for transforming data block |
| US6876315B1 (en) * | 2004-03-12 | 2005-04-05 | International Business Machines Corporation | DC-balanced 6B/8B transmission code with local parity |
| EP1732643B1 (en) * | 2004-04-07 | 2013-02-27 | Cardiac Pacemakers, Inc. | System and method for rf transceiver duty cycling in an implantable medical device |
| WO2005099817A1 (en) | 2004-04-07 | 2005-10-27 | Cardiac Pacemakers, Inc. | Rf wake-up of implantable medical device |
| US7123173B1 (en) | 2004-04-08 | 2006-10-17 | Cypress Semiconductor Corporation | Method and system for a feed-forward encoder |
| KR100630686B1 (ko) * | 2004-06-24 | 2006-10-02 | 삼성전자주식회사 | 전송 데이터의 스큐를 감소시키는 데이터 코딩 방법과이를 이용한 인코딩 장치 및 디코딩 장치와 이들을구비하는 송수신 장치 및 그 송수신 방법 |
| US7002492B2 (en) * | 2004-07-07 | 2006-02-21 | Seagate Technology Llc | High rate running digital sum-restricted code |
| US7302631B2 (en) * | 2004-07-16 | 2007-11-27 | Rambus Inc. | Low overhead coding techniques |
| FR2873518B1 (fr) * | 2004-07-22 | 2008-12-19 | Canon Kk | Procede de codage et de decodage d'une sequence de mots, signal, codeur, decodeur, programmes d'ordinateur et moyens de stockage correspondants |
| FR2873532B1 (fr) * | 2004-07-22 | 2006-09-22 | Canon Kk | Procede de codage et de decodage d'une sequence d'elements, signal, codeur, decodeur, programmes d'ordinateur et moyens de stockage correspondants |
| US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
| US7389375B2 (en) | 2004-07-30 | 2008-06-17 | International Business Machines Corporation | System, method and storage medium for a multi-mode memory buffer device |
| US7539800B2 (en) | 2004-07-30 | 2009-05-26 | International Business Machines Corporation | System, method and storage medium for providing segment level sparing |
| US7224595B2 (en) * | 2004-07-30 | 2007-05-29 | International Business Machines Corporation | 276-Pin buffered memory module with enhanced fault tolerance |
| US7539541B2 (en) | 2004-08-09 | 2009-05-26 | Cardiac Pacemakers, Inc. | Automatic power control for a radio frequency transceiver of an implantable device |
| US7890180B2 (en) * | 2004-08-09 | 2011-02-15 | Cardiac Pacemakers, Inc. | Secure remote access for an implantable medical device |
| US7240133B1 (en) | 2004-10-12 | 2007-07-03 | Altera Corporation | Reduced-area architecture for padded-protocol interface |
| US6914545B1 (en) | 2004-10-13 | 2005-07-05 | Seiko Epson Corporation | Circuitry and methods for reducing run-length of encoded data |
| US7907298B2 (en) | 2004-10-15 | 2011-03-15 | Fujifilm Dimatix, Inc. | Data pump for printing |
| US8085428B2 (en) | 2004-10-15 | 2011-12-27 | Fujifilm Dimatix, Inc. | Print systems and techniques |
| US8068245B2 (en) | 2004-10-15 | 2011-11-29 | Fujifilm Dimatix, Inc. | Printing device communication protocol |
| US7911625B2 (en) | 2004-10-15 | 2011-03-22 | Fujifilm Dimatrix, Inc. | Printing system software architecture |
| US7722147B2 (en) * | 2004-10-15 | 2010-05-25 | Fujifilm Dimatix, Inc. | Printing system architecture |
| US7151470B1 (en) | 2004-10-20 | 2006-12-19 | Altera Corporation | Data converter with multiple conversions for padded-protocol interface |
| US7064685B1 (en) | 2004-10-20 | 2006-06-20 | Altera Corporation | Data converter with reduced component count for padded-protocol interface |
| US7664015B2 (en) * | 2004-10-20 | 2010-02-16 | L-3 Communications Security & Detection Systems | Inspection system with data acquisition system interconnect protocol |
| US7512762B2 (en) | 2004-10-29 | 2009-03-31 | International Business Machines Corporation | System, method and storage medium for a memory subsystem with positional read data latency |
| US7277988B2 (en) | 2004-10-29 | 2007-10-02 | International Business Machines Corporation | System, method and storage medium for providing data caching and data compression in a memory subsystem |
| US7305574B2 (en) | 2004-10-29 | 2007-12-04 | International Business Machines Corporation | System, method and storage medium for bus calibration in a memory subsystem |
| US7441060B2 (en) | 2004-10-29 | 2008-10-21 | International Business Machines Corporation | System, method and storage medium for providing a service interface to a memory system |
| US7356737B2 (en) * | 2004-10-29 | 2008-04-08 | International Business Machines Corporation | System, method and storage medium for testing a memory module |
| US8199342B2 (en) | 2004-10-29 | 2012-06-12 | Fujifilm Dimatix, Inc. | Tailoring image data packets to properties of print heads |
| US7183797B2 (en) * | 2004-10-29 | 2007-02-27 | Altera Corporation | Next generation 8B10B architecture |
| US7395476B2 (en) | 2004-10-29 | 2008-07-01 | International Business Machines Corporation | System, method and storage medium for providing a high speed test interface to a memory subsystem |
| US7299313B2 (en) | 2004-10-29 | 2007-11-20 | International Business Machines Corporation | System, method and storage medium for a memory subsystem command interface |
| US7331010B2 (en) * | 2004-10-29 | 2008-02-12 | International Business Machines Corporation | System, method and storage medium for providing fault detection and correction in a memory subsystem |
| US20060126751A1 (en) * | 2004-12-10 | 2006-06-15 | Anthony Bessios | Technique for disparity bounding coding in a multi-level signaling system |
| US7404133B2 (en) * | 2004-12-12 | 2008-07-22 | Hewlett-Packard Development Company, L.P. | Error detection and correction employing modulation symbols satisfying predetermined criteria |
| US7461192B2 (en) * | 2004-12-15 | 2008-12-02 | Rambus Inc. | Interface for bridging out-of-band information and preventing false presence detection of terminating devices |
| US7307554B2 (en) * | 2004-12-20 | 2007-12-11 | Kawasaki Microelectronics, Inc. | Parallel data transmission method and parallel data transmission system |
| US7081838B2 (en) * | 2004-12-29 | 2006-07-25 | Enigma Semiconductor, Inc. | 16b/10s coding apparatus and method |
| US7064683B1 (en) | 2005-01-19 | 2006-06-20 | Seagate Technology Llc | Speed optimized encoder with running disparity constraint |
| US7061406B1 (en) * | 2005-01-21 | 2006-06-13 | Rambus, Inc. | Low power, DC-balanced serial link transmitter |
| US7199728B2 (en) * | 2005-01-21 | 2007-04-03 | Rambus, Inc. | Communication system with low power, DC-balanced serial link |
| US20060164909A1 (en) * | 2005-01-24 | 2006-07-27 | International Business Machines Corporation | System, method and storage medium for providing programmable delay chains for a memory system |
| FI117780B (fi) * | 2005-03-15 | 2007-02-15 | Elektrobit Testing Oy | Menetelmä ja testausjärjestely 8B/10B-koodausta käyttävän laitteen testaamiseksi sekä 8B/10B-kooderi ja -dekooderi |
| US7664553B2 (en) | 2005-04-27 | 2010-02-16 | Cardiac Pacemakers, Inc. | System and method for enabling communications with implantable medical devices |
| US7876900B1 (en) * | 2005-05-23 | 2011-01-25 | Force 10 Networks, Inc. | Hybrid scrambled transmission coding |
| US7292161B2 (en) * | 2005-05-31 | 2007-11-06 | International Business Machines Corporation | NB/MB coding apparatus and method using both disparity independent and disparity dependent encoded vectors |
| US7656321B2 (en) * | 2005-06-02 | 2010-02-02 | Rambus Inc. | Signaling system |
| US7787526B2 (en) * | 2005-07-12 | 2010-08-31 | Mcgee James Ridenour | Circuits and methods for a multi-differential embedded-clock channel |
| US7304498B2 (en) * | 2005-07-20 | 2007-12-04 | Altera Corporation | Clock circuitry for programmable logic devices |
| DE102005035207A1 (de) * | 2005-07-27 | 2007-02-01 | Siemens Ag | Verfahren und Vorrichtung zur Datenübertragung zwischen zwei relativ zueinander bewegten Komponenten |
| US7812659B1 (en) | 2005-08-03 | 2010-10-12 | Altera Corporation | Clock signal circuitry for multi-channel data signaling |
| US7598767B1 (en) | 2005-08-12 | 2009-10-06 | Altera Corporation | Multi-standard data communication interface circuitry for programmable logic devices |
| JP4675721B2 (ja) * | 2005-08-31 | 2011-04-27 | 三菱電機株式会社 | パラレルプリコーダ回路 |
| JP4597820B2 (ja) * | 2005-09-05 | 2010-12-15 | 三菱電機株式会社 | パラレルプリコーダ回路 |
| US7158057B1 (en) * | 2005-09-07 | 2007-01-02 | Seiko Epson Corporation | Circuitry and methods for high speed data encoding |
| US7487426B2 (en) * | 2005-10-17 | 2009-02-03 | Enigma Semiconductor, Inc. | 64b/66b coding apparatus and method |
| US7478259B2 (en) * | 2005-10-31 | 2009-01-13 | International Business Machines Corporation | System, method and storage medium for deriving clocks in a memory system |
| US7259699B1 (en) | 2005-11-23 | 2007-08-21 | Altera Corporation | Circuitry for providing configurable running disparity enforcement in 8B/10B encoding and error detection |
| US7685392B2 (en) | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
| FR2895634B1 (fr) * | 2005-12-26 | 2008-02-15 | Sagem Defense Securite | Systeme et procede de transmission video haut debit numerique a bord d'un vehicule |
| WO2007136415A2 (en) | 2005-12-30 | 2007-11-29 | Comtech Mobile Datacom Corporation | Mobile satellite communications |
| US7984369B2 (en) * | 2006-01-20 | 2011-07-19 | Silicon Image, Inc. | Concurrent code checker and hardware efficient high-speed I/O having built-in self-test and debug features |
| US7676725B1 (en) | 2006-02-27 | 2010-03-09 | The United States Of America As Represented By The Director, National Security Agency | Method of code generation that minimizes error propagation |
| KR100885869B1 (ko) * | 2006-04-04 | 2009-02-27 | 삼성전자주식회사 | 프리엠블 코드를 사용하여 노이즈를 감소시키는 단일형병렬데이터 인터페이스 방법, 기록매체 및 반도체 장치 |
| US7636813B2 (en) | 2006-05-22 | 2009-12-22 | International Business Machines Corporation | Systems and methods for providing remote pre-fetch buffers |
| US7594055B2 (en) | 2006-05-24 | 2009-09-22 | International Business Machines Corporation | Systems and methods for providing distributed technology independent memory controllers |
| US7640386B2 (en) | 2006-05-24 | 2009-12-29 | International Business Machines Corporation | Systems and methods for providing memory modules with multiple hub devices |
| US7869343B1 (en) * | 2006-06-05 | 2011-01-11 | Altera Corporation | Field programmable gate array architectures and methods for supporting forward error correction |
| US7584336B2 (en) | 2006-06-08 | 2009-09-01 | International Business Machines Corporation | Systems and methods for providing data modification operations in memory subsystems |
| EP1868109A1 (de) * | 2006-06-12 | 2007-12-19 | Siemens Aktiengesellschaft | Ereignissignalisierung zwischen Peripheriemodulen und einer Verarbeitungseinheit |
| US7792137B2 (en) * | 2006-07-05 | 2010-09-07 | Abidanet, Llc | Self-organized and self-managed ad hoc communications network |
| US7518534B2 (en) * | 2006-07-28 | 2009-04-14 | Cypress Semiconductor Corporation | 8-bit to 10-bit encoding method and apparatus |
| US7493439B2 (en) | 2006-08-01 | 2009-02-17 | International Business Machines Corporation | Systems and methods for providing performance monitoring in a memory system |
| US7669086B2 (en) | 2006-08-02 | 2010-02-23 | International Business Machines Corporation | Systems and methods for providing collision detection in a memory system |
| US7602318B1 (en) * | 2006-08-07 | 2009-10-13 | Integrated Device Technology, Inc. | Method and apparatus for improved efficiency in protocols using character coding |
| US7581073B2 (en) | 2006-08-09 | 2009-08-25 | International Business Machines Corporation | Systems and methods for providing distributed autonomous power management in a memory system |
| US7587559B2 (en) | 2006-08-10 | 2009-09-08 | International Business Machines Corporation | Systems and methods for memory module power management |
| US7490217B2 (en) | 2006-08-15 | 2009-02-10 | International Business Machines Corporation | Design structure for selecting memory busses according to physical memory organization information stored in virtual address translation tables |
| US7539842B2 (en) | 2006-08-15 | 2009-05-26 | International Business Machines Corporation | Computer memory system for selecting memory buses according to physical memory organization information stored in virtual address translation tables |
| JP4783245B2 (ja) * | 2006-09-01 | 2011-09-28 | 株式会社日立製作所 | 送受信機、送信機、ならびに受信機 |
| US7477522B2 (en) | 2006-10-23 | 2009-01-13 | International Business Machines Corporation | High density high reliability memory module with a fault tolerant address and command bus |
| US7870459B2 (en) * | 2006-10-23 | 2011-01-11 | International Business Machines Corporation | High density high reliability memory module with power gating and a fault tolerant address and command bus |
| US8201071B2 (en) * | 2006-11-15 | 2012-06-12 | Qimonda Ag | Information transmission and reception |
| US7953162B2 (en) * | 2006-11-17 | 2011-05-31 | Intersil Americas Inc. | Use of differential pair as single-ended data paths to transport low speed data |
| US8275080B2 (en) | 2006-11-17 | 2012-09-25 | Comtech Mobile Datacom Corporation | Self-supporting simplex packets |
| US7721140B2 (en) | 2007-01-02 | 2010-05-18 | International Business Machines Corporation | Systems and methods for improving serviceability of a memory system |
| US7928884B2 (en) * | 2007-01-11 | 2011-04-19 | Siflare, Inc. | Analog-to-digital converter with a balanced output |
| US7606988B2 (en) * | 2007-01-29 | 2009-10-20 | International Business Machines Corporation | Systems and methods for providing a dynamic memory bank page policy |
| US7603526B2 (en) | 2007-01-29 | 2009-10-13 | International Business Machines Corporation | Systems and methods for providing dynamic memory pre-fetch |
| US7405679B1 (en) * | 2007-01-30 | 2008-07-29 | International Business Machines Corporation | Techniques for 9B10B and 7B8B coding and decoding |
| EP2119090A1 (en) * | 2007-03-02 | 2009-11-18 | Nxp B.V. | Fast powering-up of data communication system |
| JP4955781B2 (ja) | 2007-03-20 | 2012-06-20 | エヌエックスピー ビー ヴィ | データ通信システムの高速パワーアップ |
| JP4927617B2 (ja) * | 2007-03-30 | 2012-05-09 | 株式会社日立製作所 | データ伝送装置および伝送符号の生成方法 |
| US8175141B2 (en) * | 2007-08-20 | 2012-05-08 | Computer Access Technology Corporation | Method and apparatus for calibrating equalizers without knowledge of the data pattern being received |
| US8036128B2 (en) * | 2007-09-28 | 2011-10-11 | Alcatel Lucent | Method for communicating backpressure messages in a data communications system |
| US8284749B2 (en) | 2008-03-10 | 2012-10-09 | Comtech Mobile Datacom Corporation | Time slot synchronized, flexible bandwidth communication system |
| US7949789B2 (en) * | 2008-03-25 | 2011-05-24 | International Business Machines Corporation | Distance extender for serial attached SCSI and serial ATA |
| US8019895B2 (en) * | 2008-03-25 | 2011-09-13 | International Business Machines Corporation | Serial attached SCSI and serial ATA wide port tunnelling through a fibre channel connection |
| US7852242B2 (en) * | 2008-05-15 | 2010-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Increasing 8B/10B coding speed using a disparity look-ahead table |
| US8219846B2 (en) | 2008-05-20 | 2012-07-10 | Xilinx, Inc. | Circuit for and method of receiving video data |
| US8081705B2 (en) * | 2008-06-27 | 2011-12-20 | Crestron Electronics Inc. | Digital video physical layer using a multi-level data code |
| EP2148178B1 (de) | 2008-07-23 | 2012-04-18 | SICK STEGMANN GmbH | Verfahren zur digitalen, bidirektionalen Datenübertragung |
| JP5161176B2 (ja) * | 2008-09-26 | 2013-03-13 | 太陽誘電株式会社 | 可視光通信用送信機及び可視光通信システム |
| CA2774482C (en) | 2008-10-02 | 2015-12-01 | Zenko Technologies, Inc. | Data sampling circuit and method for clock and data recovery |
| US20100115140A1 (en) * | 2008-10-30 | 2010-05-06 | Micron Technology, Inc. | Encoded addressing within control code for bus communication |
| PL216621B1 (pl) | 2008-12-12 | 2014-04-30 | Pietrak Rafał Zakład Techniki Komputerowej | Metoda kodowania i dekodowania synchronicznej transmisji szeregowej, zwłaszcza w urządzeniach energooszczędnych i na łączach światłowodowych |
| US8347199B2 (en) * | 2009-01-21 | 2013-01-01 | Cisco Technology, Inc. | Enhanced error detection in multilink serdes channels |
| US8548107B1 (en) | 2009-01-26 | 2013-10-01 | Comtech Mobile Datacom Corporation | Advanced multi-user detector |
| US9106364B1 (en) | 2009-01-26 | 2015-08-11 | Comtech Mobile Datacom Corporation | Signal processing of a high capacity waveform |
| EP2246984B1 (de) * | 2009-04-28 | 2013-07-03 | VEGA Grieshaber KG | Diagnoseschaltung zur Überwachung einer Analog-Digital-Wandlungsschaltung |
| CN102844988B (zh) * | 2009-05-21 | 2015-08-19 | 华为技术有限公司 | 线路编码的方法及装置 |
| US7961520B2 (en) * | 2009-08-18 | 2011-06-14 | Seagate Technology Llc | Encoding and decoding to reduce switching of flash memory transistors |
| US8675711B1 (en) | 2009-09-25 | 2014-03-18 | Comtech Mobile Datacom Corporation | System and methods for dynamic spread spectrum usage |
| JP2011103552A (ja) * | 2009-11-10 | 2011-05-26 | Sony Corp | 情報処理装置、及び信号処理方法 |
| JP5583999B2 (ja) | 2010-03-24 | 2014-09-03 | 太陽誘電株式会社 | 可視光通信用送信機及び可視光通信システム |
| US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
| US8718184B1 (en) | 2012-05-03 | 2014-05-06 | Kandou Labs S.A. | Finite state encoders and decoders for vector signaling codes |
| US9300503B1 (en) | 2010-05-20 | 2016-03-29 | Kandou Labs, S.A. | Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication |
| US9564994B2 (en) | 2010-05-20 | 2017-02-07 | Kandou Labs, S.A. | Fault tolerant chip-to-chip communication with advanced voltage |
| US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
| US9083576B1 (en) | 2010-05-20 | 2015-07-14 | Kandou Labs, S.A. | Methods and systems for error detection and correction using vector signal prediction |
| US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
| US9596109B2 (en) | 2010-05-20 | 2017-03-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
| US9985634B2 (en) | 2010-05-20 | 2018-05-29 | Kandou Labs, S.A. | Data-driven voltage regulator |
| US9450744B2 (en) | 2010-05-20 | 2016-09-20 | Kandou Lab, S.A. | Control loop management and vector signaling code communications links |
| US9401828B2 (en) | 2010-05-20 | 2016-07-26 | Kandou Labs, S.A. | Methods and systems for low-power and pin-efficient communications with superposition signaling codes |
| US9362962B2 (en) | 2010-05-20 | 2016-06-07 | Kandou Labs, S.A. | Methods and systems for energy-efficient communications interface |
| US9106238B1 (en) | 2010-12-30 | 2015-08-11 | Kandou Labs, S.A. | Sorting decoder |
| US9479369B1 (en) | 2010-05-20 | 2016-10-25 | Kandou Labs, S.A. | Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage |
| US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
| US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
| US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
| WO2011151469A1 (en) | 2010-06-04 | 2011-12-08 | Ecole Polytechnique Federale De Lausanne | Error control coding for orthogonal differential vector signaling |
| US9275720B2 (en) | 2010-12-30 | 2016-03-01 | Kandou Labs, S.A. | Differential vector storage for dynamic random access memory |
| US8572300B2 (en) * | 2011-10-26 | 2013-10-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Physical coding sublayer (PCS) architecture for synchronizing data between different reference clocks |
| IN2014CN03997A (ja) | 2011-10-28 | 2015-09-04 | Koninkl Philips Nv | |
| JP5348263B2 (ja) | 2012-02-29 | 2013-11-20 | 富士通株式会社 | データ伝送装置、データ伝送システムおよびデータ伝送方法 |
| US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
| KR101983274B1 (ko) | 2012-05-18 | 2019-05-30 | 삼성전자주식회사 | 상변화 랜덤 액세스 메모리 장치 및 센싱 방법 |
| US9490836B2 (en) * | 2012-10-26 | 2016-11-08 | Altera Corporation | Apparatus for improved encoding and associated methods |
| US9942063B2 (en) | 2012-10-26 | 2018-04-10 | Altera Corporation | Apparatus for improved encoding and associated methods |
| WO2014113727A1 (en) | 2013-01-17 | 2014-07-24 | Kandou Labs, S.A. | Methods and systems for chip-to-chip communication with reduced simultaneous switching noise |
| CN105122758B (zh) | 2013-02-11 | 2018-07-10 | 康杜实验室公司 | 高带宽芯片间通信接口方法和系统 |
| EP2979388B1 (en) | 2013-04-16 | 2020-02-12 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
| EP2997704B1 (en) | 2013-06-25 | 2020-12-16 | Kandou Labs S.A. | Vector signaling with reduced receiver complexity |
| US9687659B2 (en) | 2013-06-25 | 2017-06-27 | Biotronik Se & Co. Kg | Conductive intra-body communication for implantable medical devices |
| US9106465B2 (en) | 2013-11-22 | 2015-08-11 | Kandou Labs, S.A. | Multiwire linear equalizer for vector signaling code receiver |
| EP2892156A3 (en) * | 2013-12-27 | 2015-10-28 | Altera Corporation | Apparatus for improved encoding and associated methods |
| US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
| EP4236217A3 (en) | 2014-02-02 | 2023-09-13 | Kandou Labs SA | Method and apparatus for low power chip-to-chip communications with constrained isi ratio |
| US9369312B1 (en) | 2014-02-02 | 2016-06-14 | Kandou Labs, S.A. | Low EMI signaling for parallel conductor interfaces |
| US9270403B2 (en) * | 2014-02-03 | 2016-02-23 | Valens Semiconductor Ltd. | Indicating end of idle sequence by replacing expected code words while maintaining running disparity |
| US9401729B2 (en) | 2014-02-03 | 2016-07-26 | Valens Semiconductor Ltd. | Maintaining running disparity while utilizing different line-codes |
| US9270415B2 (en) | 2014-02-03 | 2016-02-23 | Valens Semiconductor Ltd. | Encoding payloads according to data types while maintaining running disparity |
| US9594719B2 (en) | 2014-02-03 | 2017-03-14 | Valens Semiconductor Ltd. | Seamless addition of high bandwidth lanes |
| US9270411B2 (en) * | 2014-02-03 | 2016-02-23 | Valens Semiconductor Ltd. | Indicating end of idle sequence by replacing certain code words with alternative code words |
| US20150222384A1 (en) * | 2014-02-03 | 2015-08-06 | Valens Semiconductor Ltd. | Changing receiver configuration by replacing certain idle words with bitwise complement words |
| EP3672176B1 (en) | 2014-02-28 | 2022-05-11 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
| US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
| US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
| US9852806B2 (en) | 2014-06-20 | 2017-12-26 | Kandou Labs, S.A. | System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding |
| US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
| CN106797352B (zh) | 2014-07-10 | 2020-04-07 | 康杜实验室公司 | 高信噪特性向量信令码 |
| US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
| CN111343112B (zh) | 2014-07-21 | 2022-06-24 | 康杜实验室公司 | 从多点通信信道接收数据的方法和装置 |
| EP3175592B1 (en) | 2014-08-01 | 2021-12-29 | Kandou Labs S.A. | Orthogonal differential vector signaling codes with embedded clock |
| US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
| FR3032576B1 (fr) * | 2015-02-05 | 2017-03-10 | St Microelectronics Grenoble 2 | Procede de codage en ligne a bit de polarite utilisant des trames aperiodiques |
| JP6531513B2 (ja) | 2015-06-22 | 2019-06-19 | 株式会社リコー | シリアル通信装置及びシリアル通信方法 |
| KR101978470B1 (ko) | 2015-06-26 | 2019-05-14 | 칸도우 랩스 에스에이 | 고속 통신 시스템 |
| US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
| US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
| US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
| US10003315B2 (en) | 2016-01-25 | 2018-06-19 | Kandou Labs S.A. | Voltage sampler driver with enhanced high-frequency gain |
| US10084570B2 (en) | 2016-02-08 | 2018-09-25 | Rockley Photonics Limited | System and method for line coding |
| US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
| EP3826184A1 (en) | 2016-04-22 | 2021-05-26 | Kandou Labs, S.A. | High performance phase locked loop |
| US10333741B2 (en) | 2016-04-28 | 2019-06-25 | Kandou Labs, S.A. | Vector signaling codes for densely-routed wire groups |
| WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
| US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
| US10110343B2 (en) | 2016-06-29 | 2018-10-23 | Mapper Lithography Ip B.V. | Method and encoding device for encoding a sequence of m-bit pattern words and outputting a frame comprising corresponding n-bit symbols |
| US9887707B2 (en) | 2016-06-30 | 2018-02-06 | Mapper Lithography Ip B.V. | Method and device for generating a decoded and synchronized output |
| US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
| US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
| US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
| US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
| US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
| EP3610576B1 (en) | 2017-04-14 | 2022-12-28 | Kandou Labs, S.A. | Pipelined forward error correction for vector signaling code channel |
| US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
| US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
| US10693587B2 (en) | 2017-07-10 | 2020-06-23 | Kandou Labs, S.A. | Multi-wire permuted forward error correction |
| US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
| US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
| US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
| EP3752855A1 (en) | 2018-02-16 | 2020-12-23 | Koninklijke Philips N.V. | Digital ultrasound cable and associated devices, systems, and methods |
| JP6937278B2 (ja) | 2018-02-28 | 2021-09-22 | 株式会社東芝 | 磁気メモリ及びメモリシステム |
| US10176829B1 (en) | 2018-03-29 | 2019-01-08 | Alibaba Group Holding Limited | Increasing storage areal density using predictive data locations |
| DE102019107002A1 (de) * | 2018-03-29 | 2019-10-02 | Nvidia Corporation | Verringerung der kopplung und des leistungsrauschens an einer pam-4-i/o-schnittstelle |
| KR20210129960A (ko) | 2020-04-21 | 2021-10-29 | 삼성전자주식회사 | 채널들에 신호들을 송신하는 송신기, 채널들로부터 신호들을 수신하는 수신기, 및 이들을 포함하는 반도체 시스템 |
| US11146430B1 (en) | 2020-05-14 | 2021-10-12 | Seoul National University R&Db Foundation | DC-balanced, transition-controlled, scalable encoding method and apparatus for multi-level signaling |
| KR20210156985A (ko) | 2020-06-19 | 2021-12-28 | 삼성전자주식회사 | 일 함수 층들을 갖는 반도체 소자들 |
| KR20210158615A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 게이트 라인을 포함하는 집적회로 소자 |
| KR20210158607A (ko) | 2020-06-24 | 2021-12-31 | 삼성전자주식회사 | 캡핑층을 포함하는 반도체 소자 |
| US11356197B1 (en) | 2021-03-19 | 2022-06-07 | Kandou Labs SA | Error-tolerant forward error correction ordered set message decoder |
| EP4236132A3 (de) * | 2023-06-21 | 2024-01-03 | Inova Semiconductors | Effizient übertragbare bitfolge mit eingeschränkter disparität und leitungskodierter vorwärtsfehlerkorrektur |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631471A (en) * | 1968-12-13 | 1971-12-28 | Post Office | Low disparity binary codes |
| JPS53138316A (en) * | 1977-05-09 | 1978-12-02 | Fujitsu Ltd | Modulating system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3594560A (en) * | 1969-01-03 | 1971-07-20 | Bell Telephone Labor Inc | Digital expandor circuit |
| US3577142A (en) * | 1969-02-28 | 1971-05-04 | Westinghouse Learning Corp | Code translation system |
| CH545560A (ja) * | 1971-05-06 | 1974-01-31 | ||
| JPS5619506A (en) * | 1979-07-23 | 1981-02-24 | Sony Corp | Code converting method |
| US4309694A (en) * | 1980-03-27 | 1982-01-05 | Bell Telephone Laboratories, Incorporated | Zero disparity coding system |
-
1982
- 1982-06-30 US US06/394,045 patent/US4486739A/en not_active Expired - Lifetime
-
1983
- 1983-02-23 EP EP83101758A patent/EP0097763B1/en not_active Expired
- 1983-02-23 DE DE8383101758T patent/DE3378098D1/de not_active Expired
- 1983-04-05 CA CA000425227A patent/CA1190324A/en not_active Expired
- 1983-04-20 JP JP58068498A patent/JPS5910056A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631471A (en) * | 1968-12-13 | 1971-12-28 | Post Office | Low disparity binary codes |
| JPS53138316A (en) * | 1977-05-09 | 1978-12-02 | Fujitsu Ltd | Modulating system |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03243042A (ja) * | 1989-10-30 | 1991-10-30 | Internatl Business Mach Corp <Ibm> | シリアル・リンクを介してコマンドを伝送する方法 |
| JP2007234009A (ja) * | 2006-01-20 | 2007-09-13 | Silicon Image Inc | 組込み自己試験及びデバッグ機能を有する同時コードチェッカー及びハードウエア効率的高速ｉ／ｏ |
| US8281207B2 (en) | 2006-11-17 | 2012-10-02 | Alaxala Networks Corporation | Data transmission equipment and generating method for transmission code |
| WO2008059588A1 (fr) * | 2006-11-17 | 2008-05-22 | Alaxala Networks Corporation | Appareil de transmission de données et procédé de génération de code de transmission |
| JPWO2008059588A1 (ja) * | 2006-11-17 | 2010-02-25 | アラクサラネットワークス株式会社 | データ伝送装置および伝送符号の生成方法 |
| JP2015136136A (ja) * | 2008-10-29 | 2015-07-27 | シリコン イメージ，インコーポレイテッド | 高速シリアルリンクを用いるメモリシステム用のコーディングシステム |
| JP2012507935A (ja) * | 2008-10-29 | 2012-03-29 | シリコン イメージ，インコーポレイテッド | 高速シリアルリンクを用いるメモリシステム用のコーディングシステム |
| US8494081B2 (en) | 2009-02-10 | 2013-07-23 | Panasonic Corporation | Transmission device |
| WO2010146714A1 (ja) * | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
| US8723702B2 (en) | 2009-06-19 | 2014-05-13 | Fujitsu Limited | Data transfer method, and code conversion circuit and apparatus |
| WO2010146715A1 (ja) | 2009-06-19 | 2010-12-23 | 富士通株式会社 | データ転送方法、コード変換回路及び装置 |
| WO2012049815A1 (ja) * | 2010-10-12 | 2012-04-19 | パナソニック株式会社 | 送信回路、受信回路、送信方法、受信方法、通信システム及びその通信方法 |
| US8903000B2 (en) | 2010-10-12 | 2014-12-02 | Panasonic Corporation | Transmission circuit, reception circuit, transmission method, reception method, communication system and communication method therefor |
| US8910008B2 (en) | 2012-01-06 | 2014-12-09 | Fuji Xerox Co., Ltd. | Transmitting/receiving system, method, and computer readable medium |
| US8621314B2 (en) | 2012-02-28 | 2013-12-31 | Fuji Xerox Co., Ltd. | Transmitting and receiving system and method, and non-transitory computer readable medium |
| JP2014225296A (ja) * | 2014-08-13 | 2014-12-04 | 株式会社東芝 | ホスト機器 |
| WO2016129088A1 (ja) * | 2015-02-12 | 2016-08-18 | 日立マクセル株式会社 | 送信装置、受信装置、および送受信システム |
| JP2016167125A (ja) * | 2015-03-09 | 2016-09-15 | 沖電気工業株式会社 | メモリ装置へのデータ書き込み／読み出し制御方法及びメモリ装置 |
| JP2016197904A (ja) * | 2016-07-21 | 2016-11-24 | 富士ゼロックス株式会社 | 送受信システム及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0097763A2 (en) | 1984-01-11 |
| JPH0449820B2 (ja) | 1992-08-12 |
| EP0097763A3 (en) | 1987-01-14 |
| DE3378098D1 (en) | 1988-10-27 |
| US4486739A (en) | 1984-12-04 |
| EP0097763B1 (en) | 1988-09-21 |
| CA1190324A (en) | 1985-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5910056A (ja) | コ−ド生成方法 | |
| Widmer et al. | A DC-balanced, partitioned-block, 8B/10B transmission code | |
| US6614369B1 (en) | DC balanced 7B/8B, 9B/10B, and partitioned DC balanced 12B/14B, 17B/20B, and 16B/18B transmission codes | |
| KR100306425B1 (ko) | 런 길이 제한 코드를 실행하기 위한 시스템 | |
| CA1308811C (en) | Method and apparatus for implementing a prml code | |
| US6362757B1 (en) | Method and apparatus for encoding MB810 line code with the characteristics of minimum bandwidth and DC-free | |
| JPH0821957B2 (ja) | コード化方法 | |
| JP3590209B2 (ja) | 変調符号化方法 | |
| JPH0744570B2 (ja) | ディジタルデータの伝送方法およびそのための装置 | |
| JPS6318821A (ja) | 符号化方法 | |
| EP0344903A2 (en) | Traversed (d, k) code translation | |
| Deng et al. | DC-free coset codes | |
| Hareedy et al. | The secret arithmetic of patterns: a general method for designing constrained codes based on lexicographic indexing | |
| Cai et al. | On the design of spectrum shaping codes for high-density data storage | |
| EP1097451B1 (en) | Invertibly mapping binary sequences into rate 2/3 (1,k) run-length-limited coded sequences with maximum transition density constraints | |
| BG106294A (bg) | Метод за преобразуване на поток от битове данни на двоичен информационен сигнал в поток от битове данни на ограничен двоичен канален сигнал, съдържащпоток от битове данни на ограничен двоичен каналенсигнал, носител на запис, метод за декодиране, устройство за декодиране | |
| JPS59183559A (ja) | デイジタル伝送装置 | |
| JPH0824311B2 (ja) | 情報伝送方法及び該方法に使用する符号化及び復号化装置 | |
| JP3552632B2 (ja) | 符号化装置 | |
| JPH08501429A (ja) | データの符号化 | |
| KR20040033022A (ko) | 변조 코드 시스템 및 다수의 적분에 의해 신호를 인코딩및 디코딩하는 방법 | |
| US6806817B2 (en) | Means and method of data encoding and communication at rates above the channel bandwidth | |
| Chen et al. | DC-balance low-jitter transmission code for 4-PAM signaling | |
| Aref et al. | Rtl-level modeling of an 8b/10b encoder-decoder using systemc | |
| KR890004318B1 (ko) | 유한 연속장의 최소대역폭 선로부호화 방식 |