JP6531513B2 - シリアル通信装置及びシリアル通信方法 - Google Patents
シリアル通信装置及びシリアル通信方法 Download PDFInfo
- Publication number
- JP6531513B2 JP6531513B2 JP2015124482A JP2015124482A JP6531513B2 JP 6531513 B2 JP6531513 B2 JP 6531513B2 JP 2015124482 A JP2015124482 A JP 2015124482A JP 2015124482 A JP2015124482 A JP 2015124482A JP 6531513 B2 JP6531513 B2 JP 6531513B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- data transmission
- reception buffer
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/03—Protocol definition or specification
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
本発明は、送信側と受信側との間で伝送路を介して単方向のシリアル通信を行うのに好適なシリアル通信技術に関する。
従来、シリアル通信装置では単方向通信が行われており、有効データの先端（スタートフレームを表す）にデータ転送開始を表す複数の制御シンボルを有し、この有効データの後端（エンドフレームを表す）にデータ転送完了を表す複数の制御シンボルを有するプロトコル（以下、フレームと記載する）を実装しておき、シリアライザ部からデシリアライザ部にデータ転送を行うことで、受信異常についての検出処理を可能にすることが既に知られている。
例えば、特許文献１には、有効データの先端（Ｓｔａｒｔを表す）にデータ転送開始を表す複数の制御シンボルを有し、有効データの後端（ＥＮＤを表す）にデータ転送完了を表す複数の制御シンボルを有し、受信異常状態を検知するための実装方法に関して開示されている。
しかし、複数チャネル（レーン）を用いて通信する場合に、受信側に設けられたデシリアライザ部において、ジッタ・ノイズによる影響に起因したエラーが発生する虞があった。
従来、エラーの発生を防止するため、周波数偏差吸収処理、スキュー除去（ｄｅｓｋｅｗ）調整処理や、フレーム除去処理（ｄｅｆｒａｍｅ処理）が必要となり、高周波動作回路部の回路規模が増大することに起因して消費電力が高くなるといった問題があった。
特許文献１にあっても、複数レーンでの通信時における、デシリアライザ部においてフレーム除去処理や、レーン間のスキュー除去調整処理や周波数偏差吸収処理が必要となり、高周波動作回路部の回路規模が増大することに起因して消費電力が高くなるという問題は解消できていない。
本発明は、上記に鑑みてなされたもので、その目的としては、消費電力の削減に寄与することにある。
従来、エラーの発生を防止するため、周波数偏差吸収処理、スキュー除去（ｄｅｓｋｅｗ）調整処理や、フレーム除去処理（ｄｅｆｒａｍｅ処理）が必要となり、高周波動作回路部の回路規模が増大することに起因して消費電力が高くなるといった問題があった。
特許文献１にあっても、複数レーンでの通信時における、デシリアライザ部においてフレーム除去処理や、レーン間のスキュー除去調整処理や周波数偏差吸収処理が必要となり、高周波動作回路部の回路規模が増大することに起因して消費電力が高くなるという問題は解消できていない。
本発明は、上記に鑑みてなされたもので、その目的としては、消費電力の削減に寄与することにある。
請求項１記載の発明は、上記課題を解決するため、送信側に配置されたシリアライザ部から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路を介して受信側に配置されたデシリアライザ部へ伝送するシリアル通信装置であって、前記シリアライザ部は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路を備え、前記デシリアライザ部は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路に格納する受信処理回路を備え、前記受信処理回路は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した前記受信バッファ回路を処理対象受信バッファ回路とし、当該処理対象受信バッファ回路の格納段数が前記チャネル間における最大スキュー値に応じて設定可能であり、当該処理対象受信バッファ回路に一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、前記有効データと前記データ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することを特徴とする。
本発明によれば、消費電力の削減に寄与することができる。
以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、消費電力の削減に寄与するために、以下の構成を有する。
すなわち、本発明のシリアル通信装置は、送信側に配置されたシリアライザ部から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路を介して受信側に配置されたデシリアライザ部へ伝送するシリアル通信装置であって、前記シリアライザ部は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路を備え、前記デシリアライザ部は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路に格納する受信処理回路を備え、前記受信処理回路は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した前記受信バッファ回路を処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、前記有効データと前記データ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することを特徴とする。
以上の構成を備えることにより、消費電力の削減に寄与することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
本発明は、消費電力の削減に寄与するために、以下の構成を有する。
すなわち、本発明のシリアル通信装置は、送信側に配置されたシリアライザ部から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路を介して受信側に配置されたデシリアライザ部へ伝送するシリアル通信装置であって、前記シリアライザ部は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路を備え、前記デシリアライザ部は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路に格納する受信処理回路を備え、前記受信処理回路は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した前記受信バッファ回路を処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、前記有効データと前記データ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することを特徴とする。
以上の構成を備えることにより、消費電力の削減に寄与することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
＜第１実施形態＞
本発明の第１実施形態に係るシリアル通信装置１０について説明する。
図１は本発明の第１実施形態に係るシリアル通信装置１０の構成を示すブロック図である。
図１に示すシリアル通信装置１０は、送信側に設けられたシリアライザ部１１と、受信側に設けられたデシリアライザ部２１とを備えており、シリアライザ部１１に２チャネル（ｌａｎｅ：レーン）で入力されるパラレルデータに対してレーン０、１を設け、デシリアライザ部２１に２チャネルの伝送路２０を介してシリアルデータをクロック同期して出力する。
シリアライザ部１１は、送信処理回路１３に加えて、２系統（チャネル）のシリアルデータエンコード回路１５、パラレルシリアル変換回路１７、ドライバ回路１９を備えている。
送信処理回路１３は、２系統の送信バッファ回路を有し、外部から供給されるデータに対してインターフェース回路となっており、外部から供給されるデータを一旦送信バッファ回路に記憶させてから順に読み出すことで、フレーム処理、レーン間スキュー調整処理を行う。
本発明の第１実施形態に係るシリアル通信装置１０について説明する。
図１は本発明の第１実施形態に係るシリアル通信装置１０の構成を示すブロック図である。
図１に示すシリアル通信装置１０は、送信側に設けられたシリアライザ部１１と、受信側に設けられたデシリアライザ部２１とを備えており、シリアライザ部１１に２チャネル（ｌａｎｅ：レーン）で入力されるパラレルデータに対してレーン０、１を設け、デシリアライザ部２１に２チャネルの伝送路２０を介してシリアルデータをクロック同期して出力する。
シリアライザ部１１は、送信処理回路１３に加えて、２系統（チャネル）のシリアルデータエンコード回路１５、パラレルシリアル変換回路１７、ドライバ回路１９を備えている。
送信処理回路１３は、２系統の送信バッファ回路を有し、外部から供給されるデータに対してインターフェース回路となっており、外部から供給されるデータを一旦送信バッファ回路に記憶させてから順に読み出すことで、フレーム処理、レーン間スキュー調整処理を行う。
シリアルデータエンコード回路１５は、シリアルデータエンコード処理を行うため、８Ｂ／１０Ｂ符号化回路、６４Ｂ／６６Ｂ符号化回路、６４Ｂ／６７Ｂ符号化回路、１２８Ｂ／１３０Ｂ符号化回路、ＴＭＤＳ（Transition Minimized Differential Signaling：遷移数最少差動信号伝送方式）回路、シリアライザ回路のような符号化回路、のうち何れか１つを採用する。
８Ｂ／１０Ｂ符号化回路は、８ビットのデータを１０ビットのデータに変換して符号化する。
６４Ｂ／６６Ｂ符号化回路は、６４ビットのデータを６６ビットのデータに変換して符号化する。
６４Ｂ／６７Ｂ符号化回路は、６４ビットのデータを６７ビットのデータに変換して符号化する。
１２８Ｂ／１３０Ｂ符号化回路は、１２８ビットのデータを１３０ビットのデータに変換して符号化する。
ＴＭＤＳ回路は、クロック差動信号を送信側から受信側へ送信する。
パラレルシリアル変換回路１７は、パラレルデータをシリアルデータに変換するとともに、エンファシス処理を行う。
ドライバ回路１９は、シリアル化されたデータを差動信号（Ｔｘ＋／Ｔｘ−）により伝送路２０に送信する。
８Ｂ／１０Ｂ符号化回路は、８ビットのデータを１０ビットのデータに変換して符号化する。
６４Ｂ／６６Ｂ符号化回路は、６４ビットのデータを６６ビットのデータに変換して符号化する。
６４Ｂ／６７Ｂ符号化回路は、６４ビットのデータを６７ビットのデータに変換して符号化する。
１２８Ｂ／１３０Ｂ符号化回路は、１２８ビットのデータを１３０ビットのデータに変換して符号化する。
ＴＭＤＳ回路は、クロック差動信号を送信側から受信側へ送信する。
パラレルシリアル変換回路１７は、パラレルデータをシリアルデータに変換するとともに、エンファシス処理を行う。
ドライバ回路１９は、シリアル化されたデータを差動信号（Ｔｘ＋／Ｔｘ−）により伝送路２０に送信する。
デシリアライザ部２１は、レシーバ回路２３、シリアルパラレル変換処理回路２５、シリアルデータデコード回路２７、受信処理回路２９を備えている。
レシーバ回路２３は、シリアライザ部１１から送信された差動信号を受信し、２値化することでシリアルデータを再生する。
シリアルパラレル変換処理回路２５は、ＣＤＲ（Clock Data Recovery）回路２５ａ、シリアルパラレル変換回路２５ｂを有する。ＣＤＲ回路２５ａは、その２値化したシリアルデータのエッジタイミングを検出して内部で使用するクロックの位相調整を行うことで、クロックに同期したシリアルデータをシリアルパラレル変換回路２５ｂへ出力する。
シリアルパラレル変換回路２５ｂは、ＣＤＲ回路２５ａから入力されるシリアルデータをパラレルデータに変換し、パラレルデータを出力する。
レシーバ回路２３は、シリアライザ部１１から送信された差動信号を受信し、２値化することでシリアルデータを再生する。
シリアルパラレル変換処理回路２５は、ＣＤＲ（Clock Data Recovery）回路２５ａ、シリアルパラレル変換回路２５ｂを有する。ＣＤＲ回路２５ａは、その２値化したシリアルデータのエッジタイミングを検出して内部で使用するクロックの位相調整を行うことで、クロックに同期したシリアルデータをシリアルパラレル変換回路２５ｂへ出力する。
シリアルパラレル変換回路２５ｂは、ＣＤＲ回路２５ａから入力されるシリアルデータをパラレルデータに変換し、パラレルデータを出力する。
シリアルデータデコード回路２７は、シリアルデータデコード処理を行うため、８Ｂ／１０Ｂ復号回路、６４Ｂ／６６Ｂ復号回路、６４Ｂ／６７Ｂ復号回路、１２８Ｂ／１３０Ｂ復号回路、ＴＭＤＳ（Transition Minimized Differential Signaling）回路、デシリアライザ回路のように符号を復号する回路、のうち何れか１つを採用する。
８Ｂ／１０Ｂ復号回路は、シリアライザ部において１０ビットに符号化されたデータを元の８ビットのデータに復号する回路である。
６４Ｂ／６６Ｂ復号回路は、シリアライザ部において６６ビットに符号化されたデータを元の６４ビットのデータに復号する回路である。
６４Ｂ／６７Ｂ復号回路は、シリアライザ部において６７ビットに符号化されたデータを元の６４ビットのデータに復号する回路である。
１２８Ｂ／１３０Ｂ復号回路は、シリアライザ部において１３０ビットに符号化されたデータを元の１２８ビットのデータに復号する回路である。
８Ｂ／１０Ｂ復号回路は、シリアライザ部において１０ビットに符号化されたデータを元の８ビットのデータに復号する回路である。
６４Ｂ／６６Ｂ復号回路は、シリアライザ部において６６ビットに符号化されたデータを元の６４ビットのデータに復号する回路である。
６４Ｂ／６７Ｂ復号回路は、シリアライザ部において６７ビットに符号化されたデータを元の６４ビットのデータに復号する回路である。
１２８Ｂ／１３０Ｂ復号回路は、シリアライザ部において１３０ビットに符号化されたデータを元の１２８ビットのデータに復号する回路である。
ＴＭＤＳ回路は、クロック差動信号を受信する。
また、シリアルデータデコード回路２７は、受信データに対して、周波数ロック検出処理回路、Ｓｙｍｂｏｌ境界検出処理回路を備えている。
受信処理回路２９は、受信バッファ回路２９ａ、２９ｂを有し、シリアルデータのデコード後にフレーム除去処理として、レーン間スキュー除去処理を行い、かつ周波数偏差を吸収するためにデータを順次にクロックに同期して受信バッファ回路２９ａ、２９ｂに格納する。
また、シリアルデータデコード回路２７は、受信データに対して、周波数ロック検出処理回路、Ｓｙｍｂｏｌ境界検出処理回路を備えている。
受信処理回路２９は、受信バッファ回路２９ａ、２９ｂを有し、シリアルデータのデコード後にフレーム除去処理として、レーン間スキュー除去処理を行い、かつ周波数偏差を吸収するためにデータを順次にクロックに同期して受信バッファ回路２９ａ、２９ｂに格納する。
図２は本発明の実施形態に係るシリアル通信装置において制御コードを使用して有効データの位置を認識する方法を説明するための図である。
図２に示すように、有効データを認識するために、シリアライザ部１１において有効データの前にスタートフレームを表す制御コード「ＳＴＰ１」、「ＳＴＰ２」、「ＳＴＰ３」、「ＳＴＰ４」を挿入し、有効データの後にエンドフレームを表す制御コード「ＥＮＤ１」、「ＥＮＤ２」、「ＥＮＤ３」、「ＥＮＤ４」を挿入している。
図２に示すように、有効データを認識するために、シリアライザ部１１において有効データの前にスタートフレームを表す制御コード「ＳＴＰ１」、「ＳＴＰ２」、「ＳＴＰ３」、「ＳＴＰ４」を挿入し、有効データの後にエンドフレームを表す制御コード「ＥＮＤ１」、「ＥＮＤ２」、「ＥＮＤ３」、「ＥＮＤ４」を挿入している。
制御コード「ＳＴＰ１」は、４サイクル後のデータから有効データであることを表す制御コードである。同様に、制御コード「ＳＴＰ２」は３クロックサイクル後、制御コード「ＳＴＰ３」は２クロックサイクル後、制御コード「ＳＴＰ４」は次のクロックサイクルのデータから有効データであることを表す制御コードである。
また、制御コード「ＥＮＤ１」は、１クロックサイクル手前のデータまで有効データであることを表す制御コードであり、これと同様に、「ＥＮＤ２」は２クロックサイクル手前、「ＥＮＤ３」は３クロックサイクル手前、「ＥＮＤ４」は４クロックサイクル手前のデータまでが有効データであることを表す制御コードである。
本実施の形態においては、制御コードの個数を有効データの前後それぞれ４つとして説明しているが、有効データの前後に挿入する制御コードの個数は、４つ以外であっても良く、有効データの前後で挿入個数が異なっていても良い。
本実施の形態においては、制御コードの個数を有効データの前後それぞれ４つとして説明しているが、有効データの前後に挿入する制御コードの個数は、４つ以外であっても良く、有効データの前後で挿入個数が異なっていても良い。
なお、図２に示す制御コード「ＣＯＭ」に用いるＫコードはシリアルデータエンコード、シリアルデータデコードの規格データとして、例えば、８Ｂ／１０Ｂ符号化回路に用いる規格データを参考として記載している。本実施形態では、Ｋコードの「ＣＯＭ」（Ｋ２８．５）の検出を行い、シンボルロックを行なうこととして説明する。
特許文献１を参照すると、「ＳＴＰ１」、「ＳＴＰ２」、「ＳＴＰ３」、「ＳＴＰ４」の制御コードに関しては、データ転送開始を表すシンボルとして、画像データの先頭にフレームとして追加するプロトコルの一例であり、４個のＳＴＰ関連のシンボルによるスタートフレームの通信データの一例である。
「ＥＮＤ１」、「ＥＮＤ２」、「ＥＮＤ３」、「ＥＮＤ４」の制御コードに関しては、「ＥＮＤ」の制御コードとして、画像データの最後にフレームとして追加するプロトコルの一例であり、４個のＥＮＤ関連のシンボルによるエンドフレームの通信データの一例である。
特許文献１を参照すると、「ＳＴＰ１」、「ＳＴＰ２」、「ＳＴＰ３」、「ＳＴＰ４」の制御コードに関しては、データ転送開始を表すシンボルとして、画像データの先頭にフレームとして追加するプロトコルの一例であり、４個のＳＴＰ関連のシンボルによるスタートフレームの通信データの一例である。
「ＥＮＤ１」、「ＥＮＤ２」、「ＥＮＤ３」、「ＥＮＤ４」の制御コードに関しては、「ＥＮＤ」の制御コードとして、画像データの最後にフレームとして追加するプロトコルの一例であり、４個のＥＮＤ関連のシンボルによるエンドフレームの通信データの一例である。
デシリアライザ部２１の受信処理回路２９における受信処理時に、データ受信開始フレームを検知するために、「ＳＴＰ」の制御コードを１つから全数まで設定変更を可能とし、「ＳＴＰ」の制御コードの複数個を受信したことにより、「Ｓｔａｒｔ」の制御コードを検出したこととしてもよい。
また、「ＥＮＤ」の制御コードを１つから全数まで設定変更を可能とし、「ＥＮＤ」の制御コードの複数個を受信したことにより、「Ｅｎｄ」の制御コードを検出したことしてもよい。
なお、上述したパケットデータのプロトコルは、一例であり、制御コードの個数やコード長などに関しては、可変設定を可能とし、特別な規定はしないものとする。
例えば、図７に示すようなプロトコルを実装してもよく、また図７に示すように、「ＳＴＰ」シンボル間や、「ＥＮＤ」シンボル間に特定のデータを挿入するという構成としてもよい。
また、「ＥＮＤ」の制御コードを１つから全数まで設定変更を可能とし、「ＥＮＤ」の制御コードの複数個を受信したことにより、「Ｅｎｄ」の制御コードを検出したことしてもよい。
なお、上述したパケットデータのプロトコルは、一例であり、制御コードの個数やコード長などに関しては、可変設定を可能とし、特別な規定はしないものとする。
例えば、図７に示すようなプロトコルを実装してもよく、また図７に示すように、「ＳＴＰ」シンボル間や、「ＥＮＤ」シンボル間に特定のデータを挿入するという構成としてもよい。
＜第２実施形態＞
本発明の第２実施形態に係るシリアル通信装置１０のデシリアライザ部２１について説明する。第２実施形態では、図３に示すように、２レーン（レーン０、１）（チャネル）を実装した例である。
図３は図１に示す受信処理回路２９におけるフレーム除去処理回路、レーン間スキュー除去処理回路、周波数偏差吸収回路について説明するための概要図である。
第２実施形態では、第１実施形態に対して、受信処理回路２９に最大スキュー（Ｍａｘ Ｓｋｅｗ）値測定回路を有し、さらに、レジスタ回路３１を有することを特徴とする。
本発明の第２実施形態に係るシリアル通信装置１０のデシリアライザ部２１について説明する。第２実施形態では、図３に示すように、２レーン（レーン０、１）（チャネル）を実装した例である。
図３は図１に示す受信処理回路２９におけるフレーム除去処理回路、レーン間スキュー除去処理回路、周波数偏差吸収回路について説明するための概要図である。
第２実施形態では、第１実施形態に対して、受信処理回路２９に最大スキュー（Ｍａｘ Ｓｋｅｗ）値測定回路を有し、さらに、レジスタ回路３１を有することを特徴とする。
図３に示すように、複数レーン（チャネル）を有する場合に、レシーバ回路２３から入力されたシリアルデータはＣＤＲ回路２５ａに入力され、ＣＤＲ回路２５ａによりクロックに同期したシリアルデータがシリアルパラレル変換回路２５ｂへ出力される。シリアルパラレル変換回路２５ｂは、ＣＤＲ回路２５ａから入力されるシリアルデータをパラレルデータに変換し、パラレルデータを出力する。
ＣＤＲ回路２５ａは、データに埋め込まれたクロックからクロック、及びデータを再生し、シリアルデータ転送を行い、シリアルパラレル変換回路２５ｂにおいて、シリアルデータをパラレルデータに変換し、次のシリアルデータデコード回路２７へパラレルデータを転送する。
ＣＤＲ回路２５ａは、データに埋め込まれたクロックからクロック、及びデータを再生し、シリアルデータ転送を行い、シリアルパラレル変換回路２５ｂにおいて、シリアルデータをパラレルデータに変換し、次のシリアルデータデコード回路２７へパラレルデータを転送する。
シリアルデータデコード回路２７は、符号化されたシリアルデータをデコード処理する。すなわち、シリアルデータデコード回路２７は、周波数ロック検出回路によりシリアルデータの周波数ロック検出処理を行い、シンボル境界検出回路によりシンボル境界の検出処理を行うことでデコード処理を行う。
シリアルデータデコード回路２７は、シリアルデータデコードとして、符号化されたシリアルデータは、８Ｂ／１０Ｂ復号回路、６４Ｂ／６６Ｂ復号回路、６４Ｂ／６７Ｂ復号回路、１２８Ｂ／１３０Ｂ復号回路、ＴＭＤＳ回路のような符号を復号する回路、のうち何れか１つを採用する。
シリアルデータデコード回路２７は、シリアルデータデコードとして、符号化されたシリアルデータは、８Ｂ／１０Ｂ復号回路、６４Ｂ／６６Ｂ復号回路、６４Ｂ／６７Ｂ復号回路、１２８Ｂ／１３０Ｂ復号回路、ＴＭＤＳ回路のような符号を復号する回路、のうち何れか１つを採用する。
受信処理回路２９は、受信バッファ（Ｂｕｆｆｅｒ）回路２９ａ、２９ｂを有し、シリアルデータのデコード後にフレーム除去処理として、レーン間スキュー除去処理を行い、かつ周波数偏差を吸収するために受信バッファ回路２９ａ、２９ｂに格納する。
詳しくは、受信処理回路２９では、可変長の「ＳＴＰ」の制御コードについては、受信バッファ回路２９ａ、２９ｂにライト処理を行わないようにしてフレーム除去処理を行う。
受信処理回路２９では、可変長の「ＥＮＤ」の制御コードは、複数の「ＥＮＤ」の制御コードにより検出されるまで、受信バッファ回路２９ａ、２９ｂへライト処理を行い、複数の「ＥＮＤ」の制御コードを検出してから「ＥＮＤ」を検知した後に、無効データについてのライト処理が行われたという処理を行う。
詳しくは、受信処理回路２９では、可変長の「ＳＴＰ」の制御コードについては、受信バッファ回路２９ａ、２９ｂにライト処理を行わないようにしてフレーム除去処理を行う。
受信処理回路２９では、可変長の「ＥＮＤ」の制御コードは、複数の「ＥＮＤ」の制御コードにより検出されるまで、受信バッファ回路２９ａ、２９ｂへライト処理を行い、複数の「ＥＮＤ」の制御コードを検出してから「ＥＮＤ」を検知した後に、無効データについてのライト処理が行われたという処理を行う。
デシリアライザ部２１では、後段へのデータ転送は、受信処理回路２９におけるレーン間スキュー除去処理と同時に行う。このため、受信バッファ回路２９ａ、２９ｂがレーン間スキュー除去処理による調整が必要な場合に、受信バッファ回路２９ａ、２９ｂに規定量のデータが蓄積されたとき、もしくは「ＥＮＤ」フレームを受信処理回路２９で検出した時に後段である上位層へのデータ転送を開始する。
最大スキュー値測定回路２９ｃは、処理対象となる受信バッファ回路２９ａ（又は２９ｂ）についてのライト処理が終了したセル段数を表すライトポインタ値、又はリード処理が終了したセル段数を表すリードポインタ置をチャネル（レーン）間において比較して、比較結果を用いてチャネル間における最大スキュー値を測定する。
最大スキュー値測定回路２９ｃは、最大スキュー値を測定した結果をレジスタ回路３１に格納する。
レジスタ回路３１は、最大スキュー値測定回路２９ｃにより測定された最大スキュー値を格納するためのレジスタ回路であり、外部に設けられたＣＰＵ（Central Processing Unit）のデータバスに接続され、ＣＰＵからの読み出しに応じて最大スキュー値をＣＰＵに出力する。
また、レジスタ回路３１は、外部に設けられたＣＰＵにより設定される受信バッファ回路の有効セル段数データを格納し、この有効セル段数データを受信処理回路２９に出力することで、受信バッファ回路２９ａ、２９ｂに格納するデータ量を変更可能に設定する。
これにより、外部に接続されている上記ＣＰＵは、受信バッファ回路２９ａ、２９ｂに格納する量を変更して設定することができ、低レイテンシ化の実現や、送信側であるシリアライザ部１１のスキュー量を制御することが可能となる。
最大スキュー値測定回路２９ｃは、処理対象となる受信バッファ回路２９ａ（又は２９ｂ）についてのライト処理が終了したセル段数を表すライトポインタ値、又はリード処理が終了したセル段数を表すリードポインタ置をチャネル（レーン）間において比較して、比較結果を用いてチャネル間における最大スキュー値を測定する。
最大スキュー値測定回路２９ｃは、最大スキュー値を測定した結果をレジスタ回路３１に格納する。
レジスタ回路３１は、最大スキュー値測定回路２９ｃにより測定された最大スキュー値を格納するためのレジスタ回路であり、外部に設けられたＣＰＵ（Central Processing Unit）のデータバスに接続され、ＣＰＵからの読み出しに応じて最大スキュー値をＣＰＵに出力する。
また、レジスタ回路３１は、外部に設けられたＣＰＵにより設定される受信バッファ回路の有効セル段数データを格納し、この有効セル段数データを受信処理回路２９に出力することで、受信バッファ回路２９ａ、２９ｂに格納するデータ量を変更可能に設定する。
これにより、外部に接続されている上記ＣＰＵは、受信バッファ回路２９ａ、２９ｂに格納する量を変更して設定することができ、低レイテンシ化の実現や、送信側であるシリアライザ部１１のスキュー量を制御することが可能となる。
図４は図３に示す受信処理回路２９に設けられた受信バッファ回路２９ａ、２９ｂの動作を説明するための概要図である。
図４に示すように、受信バッファ回路２９ａ、２９ｂは、夫々にシリアルデータデコード回路２７、２７から出力されるパラレルデータが入力されるクロックに従って、バッファセルに書き込まれる。
受信バッファ回路２９ａ、２９ｂは、夫々にバッファセル段数分の複数のセルが直列に接続されており、受信バッファ回路に格納されているデータのセル段数をバッファ格納サイズとし、ライト処理が終了したセル段数を表すポインタの値をｗｐｔｒ値とし、リード処理が終了したセル段数を表すポインタの値をｒｐｔｒ値と呼ぶ。受信処理回路２９は、ｗｐｔｒ値とｒｐｔｒ値を管理しており、図６に示すフローチャートによって表されるフローに従って、ライト処理又はリード処理が行われた場合にｗｐｔｒ値又はｒｐｔｒ値が変更される。
図４に示すように、受信バッファ回路２９ａ、２９ｂは、夫々にシリアルデータデコード回路２７、２７から出力されるパラレルデータが入力されるクロックに従って、バッファセルに書き込まれる。
受信バッファ回路２９ａ、２９ｂは、夫々にバッファセル段数分の複数のセルが直列に接続されており、受信バッファ回路に格納されているデータのセル段数をバッファ格納サイズとし、ライト処理が終了したセル段数を表すポインタの値をｗｐｔｒ値とし、リード処理が終了したセル段数を表すポインタの値をｒｐｔｒ値と呼ぶ。受信処理回路２９は、ｗｐｔｒ値とｒｐｔｒ値を管理しており、図６に示すフローチャートによって表されるフローに従って、ライト処理又はリード処理が行われた場合にｗｐｔｒ値又はｒｐｔｒ値が変更される。
受信バッファ回路２９ａ、２９ｂは、２レーン（チャネル）を用いてレーン間スキュー除去処理を行う際に、レーン０でライト処理されたデータと、レーン１でライト処理されたデータとが共に、可変設定が可能な受信バッファ回路２９ａ、２９ｂの格納サイズを超えた場合に、リード処理が開始される（図６参照）。
また、レーン間スキュー除去処理の対象となるすべてのレーンにおいて「ＥＮＤ」の制御コードが検出された場合には、どのレーン間においてもデータ転送が終了したものと判断して、リード処理が開始される。
なお、リード処理されたリードデータは、受信バッファ回路２９ａ、２９ｂからリードクロック（ｃｌｄ＿ｒｄ）に従って上位層へ有効データとして転送される。
また、レーン間スキュー除去処理の対象となるすべてのレーンにおいて「ＥＮＤ」の制御コードが検出された場合には、どのレーン間においてもデータ転送が終了したものと判断して、リード処理が開始される。
なお、リード処理されたリードデータは、受信バッファ回路２９ａ、２９ｂからリードクロック（ｃｌｄ＿ｒｄ）に従って上位層へ有効データとして転送される。
＜第３実施形態＞
図５は本発明の第３実施形態に係るシリアル通信装置４０の構成を示すブロック図である。
図５に示すシリアル通信装置４０は、送信側に設けられたシリアライザ部４１と、受信側に設けられたデシリアライザ部６１を備えている。
図５に示すシリアライザ部４１は、送信処理回路４３、誤り訂正エンコード処理回路４５、インターリーブ処理回路４７、スクランブル処理回路４９、シリアルデータエンコード処理回路５１、シリアライザ回路５３、ドライバ回路５５を備えている。
送信処理回路４３は、送信有効データについての送信管理を行うインターフェースとして、上位層から送信有効データとクロックを入力し、送信バッファ回路４３ａ、４３ｂに有効データを格納し、他のレーンとｓｋｅｗ調整処理を行って、図２に示すようにフレームを付加して送信処理を行う。
図５は本発明の第３実施形態に係るシリアル通信装置４０の構成を示すブロック図である。
図５に示すシリアル通信装置４０は、送信側に設けられたシリアライザ部４１と、受信側に設けられたデシリアライザ部６１を備えている。
図５に示すシリアライザ部４１は、送信処理回路４３、誤り訂正エンコード処理回路４５、インターリーブ処理回路４７、スクランブル処理回路４９、シリアルデータエンコード処理回路５１、シリアライザ回路５３、ドライバ回路５５を備えている。
送信処理回路４３は、送信有効データについての送信管理を行うインターフェースとして、上位層から送信有効データとクロックを入力し、送信バッファ回路４３ａ、４３ｂに有効データを格納し、他のレーンとｓｋｅｗ調整処理を行って、図２に示すようにフレームを付加して送信処理を行う。
誤り訂正エンコード処理回路４５は、送信処理回路４３から入力されたデータに対して、誤り訂正エンコード（ＲＳ Ｅｎｃｏｄｅ）処理を行い、誤り訂正符号を表すデータを追加して出力する。
インターリーブ処理回路４７は、誤り訂正エンコード処理回路４５から入力されたデータに対して、インターリーブ（Ｉｎｔｅｒｌｅａｖｅ）処理を行い、データの順序を入れ替えることにより、バーストノイズ耐性のあるデータ転送を実現する。
インターリーブ処理回路４７は、誤り訂正エンコード処理回路４５から入力されたデータに対して、インターリーブ（Ｉｎｔｅｒｌｅａｖｅ）処理を行い、データの順序を入れ替えることにより、バーストノイズ耐性のあるデータ転送を実現する。
スクランブル処理回路４９は、インターリーブ処理回路４７から入力されたデータに対して、スクランブル（ｓｃｒａｍｂｌｅ）処理として、有効データをある規則に基づいて処理を行うことにより、伝送路において周期的なパターンの発生を防止してジッタの発生を低減する。
シリアルデータエンコード処理回路５１は、スクランブル処理回路４９から入力されたデータに対して、シリアルデータのエンコード処理として、上述した８Ｂ１０Ｂ符号化回路、６４Ｂ／６６Ｂ符号化回路、６４Ｂ／６７Ｂ符号化回路、１２８Ｂ／１３０Ｂ符号化回路、ＴＭＤＳ回路などのような符号化回路、のうち何れか１つを採用する。
シリアライザ回路５３は、パラレルシリアル変換回路５３ａを有し、シリアルデータエンコード処理回路５１から入力されたデータに対して、パラレルシリアル変換回路５３ａによりパラレルデータをシリアルデータに変換する。
ドライバ回路５５は、シリアル化されたデータを差動信号（Ｔｘ＋／Ｔｘ−）により伝送路５７に送信する。
シリアルデータエンコード処理回路５１は、スクランブル処理回路４９から入力されたデータに対して、シリアルデータのエンコード処理として、上述した８Ｂ１０Ｂ符号化回路、６４Ｂ／６６Ｂ符号化回路、６４Ｂ／６７Ｂ符号化回路、１２８Ｂ／１３０Ｂ符号化回路、ＴＭＤＳ回路などのような符号化回路、のうち何れか１つを採用する。
シリアライザ回路５３は、パラレルシリアル変換回路５３ａを有し、シリアルデータエンコード処理回路５１から入力されたデータに対して、パラレルシリアル変換回路５３ａによりパラレルデータをシリアルデータに変換する。
ドライバ回路５５は、シリアル化されたデータを差動信号（Ｔｘ＋／Ｔｘ−）により伝送路５７に送信する。
図５に示すデシリアライザ部６１は、レシーバ回路６３、デシリアライザ回路６５、シリアルデータデコード処理回路６７、デスクランブル処理回路６９、インターリーブ受信処理回路７１、誤り訂正受信処理回路７３、受信処理回路７５を備えている。
レシーバ回路６３は、シリアライザ部４１に設けられたドライバ回路５５から伝送路５７を介して送信されてきたシリアルデータを受信し、デシリアライザ回路６５に出力する。
デシリアライザ回路６５は、ＣＤＲ回路６５ａと、シリアルパラレル変換回路６５ｂとを有し、ＣＤＲ回路６５ａによりデータと埋め込まれた（Ｅｍｂｅｄｅｄ）クロックからクロック再生を行い、シリアルパラレル変換回路６５ｂによりシリアルデータをパラレルデータに変換する。
シリアルデータデコード処理回路６７は、デシリアライザ回路６５から入力されるデータに対して、シリアルデータのデコード処理として、上述した８Ｂ１０Ｂ復号回路、６４Ｂ／６６Ｂ復号回路、６４Ｂ／６７Ｂ復号回路、１２８Ｂ／１３０Ｂ復号回路、ＴＭＤＳ回路のように符号を復号する回路、のうち何れか１つを採用する。
デスクランブル処理回路６９は、シリアルデータデコード処理回路６７から入力されるデータに対して、送信側で有効データがスクランブル処理されたデータのデスクランブル処理を行う。
レシーバ回路６３は、シリアライザ部４１に設けられたドライバ回路５５から伝送路５７を介して送信されてきたシリアルデータを受信し、デシリアライザ回路６５に出力する。
デシリアライザ回路６５は、ＣＤＲ回路６５ａと、シリアルパラレル変換回路６５ｂとを有し、ＣＤＲ回路６５ａによりデータと埋め込まれた（Ｅｍｂｅｄｅｄ）クロックからクロック再生を行い、シリアルパラレル変換回路６５ｂによりシリアルデータをパラレルデータに変換する。
シリアルデータデコード処理回路６７は、デシリアライザ回路６５から入力されるデータに対して、シリアルデータのデコード処理として、上述した８Ｂ１０Ｂ復号回路、６４Ｂ／６６Ｂ復号回路、６４Ｂ／６７Ｂ復号回路、１２８Ｂ／１３０Ｂ復号回路、ＴＭＤＳ回路のように符号を復号する回路、のうち何れか１つを採用する。
デスクランブル処理回路６９は、シリアルデータデコード処理回路６７から入力されるデータに対して、送信側で有効データがスクランブル処理されたデータのデスクランブル処理を行う。
インターリーブ受信処理回路７１は、デスクランブル処理回路６９から入力されるデータに対して、送信側でインターリーブ処理によりデータ配列の変換をしたものを元のデータ配列に戻す処理を行う。
誤り訂正受信処理回路７３は、インターリーブ受信処理回路７１から入力されるデータに対して、送信側で付加された誤り訂正符号から、エラー検出時には訂正処理を行い、誤り訂正符号を除去する処理を行う。
受信処理回路７５は、受信バッファ回路７５ａ、７５ｂを有し、誤り訂正受信処理回路７３から入力されるデータに対して、送信側で付加されたフレーム除去の処理とレーン間のスキュー除去処理を行い、上位層へ転送処理を行う。なお、受信処理回路７５での処理に関しては、図３に示す受信処理回路２９での処理と同様とする。
誤り訂正受信処理回路７３は、インターリーブ受信処理回路７１から入力されるデータに対して、送信側で付加された誤り訂正符号から、エラー検出時には訂正処理を行い、誤り訂正符号を除去する処理を行う。
受信処理回路７５は、受信バッファ回路７５ａ、７５ｂを有し、誤り訂正受信処理回路７３から入力されるデータに対して、送信側で付加されたフレーム除去の処理とレーン間のスキュー除去処理を行い、上位層へ転送処理を行う。なお、受信処理回路７５での処理に関しては、図３に示す受信処理回路２９での処理と同様とする。
図６は本発明の第３実施形態に係るデシリアライザ部６１に設けられた受信処理回路７５による受信処理動作を表す動作フローチャートである。
デシリアライザ部６１の受信処理回路７５は、図６に示す動作フローチャートに従って動作する。
シリアライザ部４１からシリアルデータが転送され、デシリアライザ部６１にシリアルデータが入力され、レシーバ回路６３、デシリアライザ回路６５、シリアルデータデコード処理回路６７、デスクランブル処理回路６９、インターリーブ受信処理回路７１、誤り訂正受信処理回路７３の順に処理が行われ、受信処理回路７５にデータが入力される。
受信処理回路７５に入力されたデータは、図６に示すフローに従って受信処理が行われる。なお、デシリアライザ部６１が対向しているシリアライザ部４１からフレームが付加されたデータが転送されることとして説明する。
デシリアライザ部６１の受信処理回路７５は、図６に示す動作フローチャートに従って動作する。
シリアライザ部４１からシリアルデータが転送され、デシリアライザ部６１にシリアルデータが入力され、レシーバ回路６３、デシリアライザ回路６５、シリアルデータデコード処理回路６７、デスクランブル処理回路６９、インターリーブ受信処理回路７１、誤り訂正受信処理回路７３の順に処理が行われ、受信処理回路７５にデータが入力される。
受信処理回路７５に入力されたデータは、図６に示すフローに従って受信処理が行われる。なお、デシリアライザ部６１が対向しているシリアライザ部４１からフレームが付加されたデータが転送されることとして説明する。
ステップＳ１では、受信処理回路７５は、レーン毎に受信回路で「ＳＴＰ」の制御コードを検出する。受信処理回路７５では、「ＳＴＰ」の制御コードを検出する場合に、送信側で規定された「ＳＴＰ」関連のシンボルをすべて検出するように構成してもよく、複数個を選択可能な回路構成で実装してもよい。
ステップＳ５では、受信処理回路７５は、検出した「ＳＴＰ」の制御コードが含まれるフレームを除去して、受信バッファ回路に有効データを格納する。
ステップＳ１０では、受信処理回路７５は、シリアル通信装置４０における複数レーンにおいて格納領域を可変に設定して制御することが可能な受信バッファ回路に対して規定量以上が格納されたか否かを判断する。ここで、受信バッファ回路に対して規定量以上が格納された場合は、ステップＳ２５に進み、受信バッファ回路からリード処理を開始し、有効データを当該シリアル通信装置４０の外部にある上位層へ転送する（図４参照）。
ステップＳ５では、受信処理回路７５は、検出した「ＳＴＰ」の制御コードが含まれるフレームを除去して、受信バッファ回路に有効データを格納する。
ステップＳ１０では、受信処理回路７５は、シリアル通信装置４０における複数レーンにおいて格納領域を可変に設定して制御することが可能な受信バッファ回路に対して規定量以上が格納されたか否かを判断する。ここで、受信バッファ回路に対して規定量以上が格納された場合は、ステップＳ２５に進み、受信バッファ回路からリード処理を開始し、有効データを当該シリアル通信装置４０の外部にある上位層へ転送する（図４参照）。
一方、受信バッファ回路に対して規定量以上が格納されてはいない場合は、ステップＳ１５に進み、受信処理回路７５は、複数のレーンにおいて「ＥＮＤ」の制御コードを検出したか否かを判断する。
複数のレーンにおいて「ＥＮＤ」の制御コードを検出した場合（Ｓ１５、Ｙｅｓ）、ステップＳ２５に進み、受信バッファ回路からリード処理を開始する。
他方、レーン間の夫々の受信バッファ回路が規定量だけ格納されていない場合に（Ｓ１０、Ｎｏ）、当該レーンにおいて「ＥＮＤ」の制御コードが検出できないときは（Ｓ１５、Ｎｏ）、ステップＳ２０に進み、受信処理回路７５は、受信バッファ回路にライト処理のみ実行し、ステップＳ１０に戻り、上述した処理を繰り返す。
複数のレーンにおいて「ＥＮＤ」の制御コードを検出した場合（Ｓ１５、Ｙｅｓ）、ステップＳ２５に進み、受信バッファ回路からリード処理を開始する。
他方、レーン間の夫々の受信バッファ回路が規定量だけ格納されていない場合に（Ｓ１０、Ｎｏ）、当該レーンにおいて「ＥＮＤ」の制御コードが検出できないときは（Ｓ１５、Ｎｏ）、ステップＳ２０に進み、受信処理回路７５は、受信バッファ回路にライト処理のみ実行し、ステップＳ１０に戻り、上述した処理を繰り返す。
受信処理回路７５は、レーン間の夫々の受信バッファ回路が規定量だけ格納された場合（Ｓ１０、Ｙｅｓ）や、「ＥＮＤ」の制御コードを検出できたときに（Ｓ１５、Ｙｅｓ）、ステップＳ２５では、受信バッファ回路からリード処理を開始し、有効データを上位層へ転送を行う。
ステップＳ３０では、受信処理回路７５は、受信バッファ回路へのライト処理が完了したか否かを判断する。受信バッファ回路へのライト処理が完了した場合（Ｓ３０、Ｙｅｓ）に、ステップＳ４０に進む。
以下、受信処理回路７５は、最終有効データと「ＥＮＤ」の制御コードを検出するまでの受信バッファ回路のセル段数を管理するため、ポインタ（ｅｎｄ＿ｐｔｒ値）を用いた管理を行う。
ステップＳ３０では、受信処理回路７５は、受信バッファ回路へのライト処理が完了したか否かを判断する。受信バッファ回路へのライト処理が完了した場合（Ｓ３０、Ｙｅｓ）に、ステップＳ４０に進む。
以下、受信処理回路７５は、最終有効データと「ＥＮＤ」の制御コードを検出するまでの受信バッファ回路のセル段数を管理するため、ポインタ（ｅｎｄ＿ｐｔｒ値）を用いた管理を行う。
一方、受信バッファ回路へのライト処理が完了していない場合（Ｓ３０、Ｎｏ）に、ステップＳ３５では、受信処理回路７５は、「ＥＮＤ」の制御コードを検出するまで受信バッファ回路にライト処理を行い、ステップＳ２５に戻る。この際に、受信処理回路７５は、「ＥＮＤ」フレームが複数回、またはすべての「ＥＮＤ」フレームが検知可能になる。
ステップＳ４０では、受信処理回路７５は、「ＥＮＤ」の制御コードを検出するまでのセル段数管理を行うために、ポインタ（ｅｎｄ＿ｐｔｒ値）を格納する。これにより、ライト処理された有効なデータと、「ＥＮＤ」の制御コードを検出するまでに受信バッファ回路にライト処理された冗長なエンドフレームを無効なデータとして管理する。
ステップＳ４０では、受信処理回路７５は、「ＥＮＤ」の制御コードを検出するまでのセル段数管理を行うために、ポインタ（ｅｎｄ＿ｐｔｒ値）を格納する。これにより、ライト処理された有効なデータと、「ＥＮＤ」の制御コードを検出するまでに受信バッファ回路にライト処理された冗長なエンドフレームを無効なデータとして管理する。
ステップＳ４５では、受信処理回路７５は、最終有効データから「ＥＮＤ」の制御コードを検出できるまでのセル段数を、ポインタ（ｅｎｄ＿ｐｔｒ値）に基づいて算出する。
ステップＳ５０では、受信処理回路７５は、受信バッファ回路に格納されたデータについてのリード処理を行うことで、有効データを上位層へ転送する。
リード処理が完了した後に、ステップＳ５５では、受信処理回路７５は、有効データを上位層へ転送する処理を完了することにより、フレーム除去処理、レーン間のスキュー除去処理、周波数偏差吸収処理を完了する。この結果、ジッタ・ノイズによる影響に起因したエラーによりデータ転送が誤動作することを防止することができ、高速動作を行う回路部分の構成を小型化することで消費電力の削減に寄与することができる。
ステップＳ５０では、受信処理回路７５は、受信バッファ回路に格納されたデータについてのリード処理を行うことで、有効データを上位層へ転送する。
リード処理が完了した後に、ステップＳ５５では、受信処理回路７５は、有効データを上位層へ転送する処理を完了することにより、フレーム除去処理、レーン間のスキュー除去処理、周波数偏差吸収処理を完了する。この結果、ジッタ・ノイズによる影響に起因したエラーによりデータ転送が誤動作することを防止することができ、高速動作を行う回路部分の構成を小型化することで消費電力の削減に寄与することができる。
図７は、本発明の第３実施形態に係るシリアル通信装置のフレーム実装例とデータ転送に関する有効データの位置を認識する方法を説明するための図である。
図７を参照して、図２に示すようなプロトコルを用いてデータ通信を行う場合に、制御コードの検知を２つのシンボルに対して行う一例として説明する。
図７には、「ＳＴＰ３」、「ＳＴＰ４」、「ＥＮＤ２」、「ＥＮＤ３」の制御コードにエラーがあったときの例を示してある。
受信処理回路７５は、「ＳＴＰ１」、「ＳＴＰ２」の２つの制御コードを受信することにより、シリアライザ部４１からの有効データの転送タイミングを検知して受信バッファライト（Ｗｒｉｔｅ）信号（図７）を受信バッファ回路に出力し、有効データ区間と「ＥＮＤ」フレームを含むデータを受信バッファ回路にライト処理を行う。この際、受信処理回路７５は、図７に示すように、受信バッファライト信号がハイレベルの場合にクロックに従ってインクリメント（＋１）した受信バッファアドレスを発生して受信バッファ回路に出力する。
図７を参照して、図２に示すようなプロトコルを用いてデータ通信を行う場合に、制御コードの検知を２つのシンボルに対して行う一例として説明する。
図７には、「ＳＴＰ３」、「ＳＴＰ４」、「ＥＮＤ２」、「ＥＮＤ３」の制御コードにエラーがあったときの例を示してある。
受信処理回路７５は、「ＳＴＰ１」、「ＳＴＰ２」の２つの制御コードを受信することにより、シリアライザ部４１からの有効データの転送タイミングを検知して受信バッファライト（Ｗｒｉｔｅ）信号（図７）を受信バッファ回路に出力し、有効データ区間と「ＥＮＤ」フレームを含むデータを受信バッファ回路にライト処理を行う。この際、受信処理回路７５は、図７に示すように、受信バッファライト信号がハイレベルの場合にクロックに従ってインクリメント（＋１）した受信バッファアドレスを発生して受信バッファ回路に出力する。
一方、受信処理回路７５は、「ＥＮＤ１」、「ＥＮＤ４」の２つの制御コードを受信することにより、有効データの終了を検知するため、「ＥＮＤ２」、「ＥＮＤ３」の制御コードがエラーとなって受信できなかた場合に、「ＥＮＤ４」の制御コードまでデータを受信バッファ回路へライト処理を行う。
受信処理回路７５は、「ＥＮＤ４」の制御コードを受信した段階で、有効データの最終パケットから「ＥＮＤ４」の制御コードまで（ＥＮＤ＿ＰＴＲ）受信バッファ回路にライト処理したデータを、無効データ区間として管理しており、受信バッファ回路からのリード処理時に無効データとして扱う処理を行う。
すなわち、受信処理回路７５は、シリアライザ部４１からの無効データの転送タイミングを検知して無効データ区間信号（図７）を受信バッファ回路に出力し、無効データ区間も受信バッファ回路へデータのライト処理は行い、リード処理時に無効データとして処理する。
この結果、受信バッファ回路には、有効区間のデータが書き込まれる。
受信処理回路７５は、「ＥＮＤ４」の制御コードを受信した段階で、有効データの最終パケットから「ＥＮＤ４」の制御コードまで（ＥＮＤ＿ＰＴＲ）受信バッファ回路にライト処理したデータを、無効データ区間として管理しており、受信バッファ回路からのリード処理時に無効データとして扱う処理を行う。
すなわち、受信処理回路７５は、シリアライザ部４１からの無効データの転送タイミングを検知して無効データ区間信号（図７）を受信バッファ回路に出力し、無効データ区間も受信バッファ回路へデータのライト処理は行い、リード処理時に無効データとして処理する。
この結果、受信バッファ回路には、有効区間のデータが書き込まれる。
図８は本発明の第３実施形態に係るフレーム実装例とデータ転送に関するデータ図（可変長特定データ）について説明するための図である。
図８に示す制御コード「ＣＯＭ」に用いるＫコードは、シリアルデータエンコード処理回路５１、及びシリアルデータデコード処理回路６７における処理に用いる規格データとして、例えば、８Ｂ／１０Ｂ符号化回路に用いる規格データについて参考として記載している。８Ｂ／１０Ｂ符号化回路では、Ｋコードの「ＣＯＭ」（Ｋ２８．５）を検出して、シンボルロックを行なう。
なお、「ＳＴＰ」シンボルとＫコード（「ＣＯＭ」）とがなす期間、及び「ＥＮＤ」シンボルとＫコード（「ＣＯＭ」）とがなす期間を可変長コード規定間隔として定義しており、可変長コード規定間隔においては、受信バッファ回路２９ａ、２９ｂにライト処理を行わないようにしてフレーム除去処理を行う。
図８に示す制御コード「ＣＯＭ」に用いるＫコードは、シリアルデータエンコード処理回路５１、及びシリアルデータデコード処理回路６７における処理に用いる規格データとして、例えば、８Ｂ／１０Ｂ符号化回路に用いる規格データについて参考として記載している。８Ｂ／１０Ｂ符号化回路では、Ｋコードの「ＣＯＭ」（Ｋ２８．５）を検出して、シンボルロックを行なう。
なお、「ＳＴＰ」シンボルとＫコード（「ＣＯＭ」）とがなす期間、及び「ＥＮＤ」シンボルとＫコード（「ＣＯＭ」）とがなす期間を可変長コード規定間隔として定義しており、可変長コード規定間隔においては、受信バッファ回路２９ａ、２９ｂにライト処理を行わないようにしてフレーム除去処理を行う。
図９は、８Ｂ／１０Ｂ符号化回路、８Ｂ／１０Ｂ復号回路において使用するシンボルコードを表で示す図である。
図９に示した８Ｂ／１０Ｂ符号化回路、８Ｂ／１０Ｂ復号回路において使用するシンボルコードには、制御コード（Ｋ−ｃｏｄｅ）を１２種類割り当てており、図９に示すように、「ＳＴＰ」や「ＥＮＤ」の制御コードを割り当ててもよい。
なお、図９に示すシンボルコードの詳細については、特許文献２を参照されたい。
図９に示した８Ｂ／１０Ｂ符号化回路、８Ｂ／１０Ｂ復号回路において使用するシンボルコードには、制御コード（Ｋ−ｃｏｄｅ）を１２種類割り当てており、図９に示すように、「ＳＴＰ」や「ＥＮＤ」の制御コードを割り当ててもよい。
なお、図９に示すシンボルコードの詳細については、特許文献２を参照されたい。
＜本発明の実施態様例の構成、作用、効果＞
＜第１態様＞
本態様のシリアル通信装置１０は、送信側に配置されたシリアライザ部１１から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路２０、２０を介して受信側に配置されたデシリアライザ部２１へ伝送するシリアル通信装置であって、シリアライザ部１１は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路１３を備え、デシリアライザ部２１は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路２９ａ、２９ｂに格納する受信処理回路２９を備え、受信処理回路２９は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路２９ａ、２９ｂの１つを処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することを特徴とする。
本態様によれば、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路２９ａ、２９ｂの１つを処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することで、データ送信開始フレームとデータ送信完了フレームを有するプロトコルにおけるデータパケットの受信時に、それぞれのフレーム除去とチャネル間の周波数偏差の吸収、スキュー除去処理を同時に行なうことができる。
これにより、高速動作を行う回路部分の構成を小型化することで消費電力の削減に寄与することができる。
＜第１態様＞
本態様のシリアル通信装置１０は、送信側に配置されたシリアライザ部１１から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路２０、２０を介して受信側に配置されたデシリアライザ部２１へ伝送するシリアル通信装置であって、シリアライザ部１１は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路１３を備え、デシリアライザ部２１は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路２９ａ、２９ｂに格納する受信処理回路２９を備え、受信処理回路２９は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路２９ａ、２９ｂの１つを処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することを特徴とする。
本態様によれば、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路２９ａ、２９ｂの１つを処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することで、データ送信開始フレームとデータ送信完了フレームを有するプロトコルにおけるデータパケットの受信時に、それぞれのフレーム除去とチャネル間の周波数偏差の吸収、スキュー除去処理を同時に行なうことができる。
これにより、高速動作を行う回路部分の構成を小型化することで消費電力の削減に寄与することができる。
＜第２態様＞
本態様の受信処理回路２９は、処理対象受信バッファ回路についてのライト処理が終了したセル段数を表すライトポインタ値、又はリード処理が終了したセル段数を表すリードポインタ置をチャネル間において比較して、比較結果を用いてチャネル間における最大スキュー値を測定する最大スキュー値測定回路２９ｃを備えることを特徴とする。
本態様によれば、ライトポインタ値、又はリードポインタ置をチャネル間において比較して、比較結果を用いてチャネル間における最大スキュー値を測定することで、チャネル間における最大スキュー値を取得することができる。
これにより、実際に作動中の受信バッファ回路における最大スキュー値を確認することができる。
本態様の受信処理回路２９は、処理対象受信バッファ回路についてのライト処理が終了したセル段数を表すライトポインタ値、又はリード処理が終了したセル段数を表すリードポインタ置をチャネル間において比較して、比較結果を用いてチャネル間における最大スキュー値を測定する最大スキュー値測定回路２９ｃを備えることを特徴とする。
本態様によれば、ライトポインタ値、又はリードポインタ置をチャネル間において比較して、比較結果を用いてチャネル間における最大スキュー値を測定することで、チャネル間における最大スキュー値を取得することができる。
これにより、実際に作動中の受信バッファ回路における最大スキュー値を確認することができる。
＜第３態様＞
本態様の受信処理回路２９は、最大スキュー値測定回路２９ｃにより測定された最大スキュー値に基づいて、処理対象受信バッファ回路を一定量の格納セル段数に設定することを特徴とする。
本態様によれば、最大スキュー値に基づいて、処理対象受信バッファ回路を一定量の格納セル段数に設定することができ、チャネル間における最大スキューを除去することができる。
これにより、最大スキュー値を用いて受信バッファ回路の設定値を変更することで、受信バッファ回路のレイテンシを最適化することができる。
本態様の受信処理回路２９は、最大スキュー値測定回路２９ｃにより測定された最大スキュー値に基づいて、処理対象受信バッファ回路を一定量の格納セル段数に設定することを特徴とする。
本態様によれば、最大スキュー値に基づいて、処理対象受信バッファ回路を一定量の格納セル段数に設定することができ、チャネル間における最大スキューを除去することができる。
これにより、最大スキュー値を用いて受信バッファ回路の設定値を変更することで、受信バッファ回路のレイテンシを最適化することができる。
＜第４態様＞
本態様のデータ送信開始フレームとデータ送信完了フレームは、夫々に１以上の制御コードを含み、制御コードの数は、変更可能であることを特徴とする。
本態様によれば、データ送信開始フレームとデータ送信完了フレームに対して、夫々に１以上の数の制御コードを変更可能に利用することができる。
これにより、送信処理回路において制御コードの数を変更して転送を行い、受信処理回路においてデータ転送開始フレームを検出して確認することで、ノイズによるバーストエラー検出の度合いを変更することが可能となる。
本態様のデータ送信開始フレームとデータ送信完了フレームは、夫々に１以上の制御コードを含み、制御コードの数は、変更可能であることを特徴とする。
本態様によれば、データ送信開始フレームとデータ送信完了フレームに対して、夫々に１以上の数の制御コードを変更可能に利用することができる。
これにより、送信処理回路において制御コードの数を変更して転送を行い、受信処理回路においてデータ転送開始フレームを検出して確認することで、ノイズによるバーストエラー検出の度合いを変更することが可能となる。
＜第５態様＞
本態様のデータ送信開始フレーム、又は／及び前記データ送信完了フレームは、複数の制御コードと特定のデータを含み、２つの制御コードの間に特定のデータを挿入しておくことを特徴とする。
本態様によれば、データ送信開始フレーム、又は／及びデータ送信完了フレームに対して、２つの制御コードの間に特定のデータを挿入しておくことで、送信処理回路において制御コードを可変に複数個実装して転送を行い、受信処理回路においてデータ転送開始フレームを検出して確認することにより、ノイズによるバーストエラー検出の度合いを変更することが可能となる。
本態様のデータ送信開始フレーム、又は／及び前記データ送信完了フレームは、複数の制御コードと特定のデータを含み、２つの制御コードの間に特定のデータを挿入しておくことを特徴とする。
本態様によれば、データ送信開始フレーム、又は／及びデータ送信完了フレームに対して、２つの制御コードの間に特定のデータを挿入しておくことで、送信処理回路において制御コードを可変に複数個実装して転送を行い、受信処理回路においてデータ転送開始フレームを検出して確認することにより、ノイズによるバーストエラー検出の度合いを変更することが可能となる。
＜第６態様＞
本態様のデータ送信開始フレーム、又は／及びデータ送信完了フレームは、少なくとも１つの制御コードと任意の長さの特定のデータを含むことを特徴とする。
本態様によれば、データ送信開始フレーム、又は／及びデータ送信完了フレームは、少なくとも１つの制御コードと任意の長さの特定のデータを含むことで、任意の長さの「ＣＯＭ」シンボルなどの特定のデータを付加することができ、制御データ間での転送時にビットスリップ（ｂｉｔ Ｓｌｉｐ）が起きてもシンボルの境界を検出することができ、復帰が可能となる。
本態様のデータ送信開始フレーム、又は／及びデータ送信完了フレームは、少なくとも１つの制御コードと任意の長さの特定のデータを含むことを特徴とする。
本態様によれば、データ送信開始フレーム、又は／及びデータ送信完了フレームは、少なくとも１つの制御コードと任意の長さの特定のデータを含むことで、任意の長さの「ＣＯＭ」シンボルなどの特定のデータを付加することができ、制御データ間での転送時にビットスリップ（ｂｉｔ Ｓｌｉｐ）が起きてもシンボルの境界を検出することができ、復帰が可能となる。
＜第７態様＞
本態様のデータ送信開始フレームは、有効データの開始を表す複数の「ＳＴＰ」シンボルを含み、データ送信完了フレームは、有効データの終了を表す複数の「ＥＮＤ」シンボルを含み、受信処理回路は、複数の「ＳＴＰ」シンボルの全数、又は有効検知数を検知することにより、有効データの開始コードとして検知し、複数の「ＥＮＤ」シンボルの全数、又は有効検知数を検知することにより、有効データの完了コードとして検知することを特徴とする。
本態様によれば、受信処理回路は、複数の「ＳＴＰ」シンボルの全数、又は有効検知数を検知することにより、有効データの開始コードとして検知し、複数の「ＥＮＤ」シンボルの全数、又は有効検知数を検知することにより、有効データの完了コードとして検知することで、有効データの開始コードと、有効データの完了コードとを検知することができる。
これにより、「ＳＴＰ」シンボルや「ＥＮＤ」シンボルを全数、又は有効検知数を検知して、データ転送開始の認識でき、信頼性の高いデータ転送の検出を行うことができる。
本態様のデータ送信開始フレームは、有効データの開始を表す複数の「ＳＴＰ」シンボルを含み、データ送信完了フレームは、有効データの終了を表す複数の「ＥＮＤ」シンボルを含み、受信処理回路は、複数の「ＳＴＰ」シンボルの全数、又は有効検知数を検知することにより、有効データの開始コードとして検知し、複数の「ＥＮＤ」シンボルの全数、又は有効検知数を検知することにより、有効データの完了コードとして検知することを特徴とする。
本態様によれば、受信処理回路は、複数の「ＳＴＰ」シンボルの全数、又は有効検知数を検知することにより、有効データの開始コードとして検知し、複数の「ＥＮＤ」シンボルの全数、又は有効検知数を検知することにより、有効データの完了コードとして検知することで、有効データの開始コードと、有効データの完了コードとを検知することができる。
これにより、「ＳＴＰ」シンボルや「ＥＮＤ」シンボルを全数、又は有効検知数を検知して、データ転送開始の認識でき、信頼性の高いデータ転送の検出を行うことができる。
＜第８態様＞
本態様の有効検知数は変更可能とすることを特徴とする。
本態様によれば、有効検知数は変更可能とすることで、使用用途に応じた使い分けが可能となる。
本態様の有効検知数は変更可能とすることを特徴とする。
本態様によれば、有効検知数は変更可能とすることで、使用用途に応じた使い分けが可能となる。
＜第９態様＞
本態様のシリアライザ部１１は、デシリアライザ部２１との接続を開始する場合に、データ送信開始フレーム、又はデータ送信完了フレーム内に、「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さを含む通知をデシリアライザ部に送信することを特徴とする。
本態様によれば、接続開始時に、シリアライザ部１１からデータ送信開始フレーム、又はデータ送信完了フレーム内に、「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さを含む通知をデシリアライザ部に送信するので、シリアル通信装置に初期設定された「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さに依存しない実装が可能となる。
本態様のシリアライザ部１１は、デシリアライザ部２１との接続を開始する場合に、データ送信開始フレーム、又はデータ送信完了フレーム内に、「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さを含む通知をデシリアライザ部に送信することを特徴とする。
本態様によれば、接続開始時に、シリアライザ部１１からデータ送信開始フレーム、又はデータ送信完了フレーム内に、「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さを含む通知をデシリアライザ部に送信するので、シリアル通信装置に初期設定された「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さに依存しない実装が可能となる。
＜第１０態様＞
本態様のシリアル通信方法は、送信側に配置されたシリアライザ部１１から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路２０、２０を介して受信側に配置されたデシリアライザ部２１へ伝送する際に、シリアライザ部１１は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路１３を備え、デシリアライザ部２１は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路２９ａ、２９ｂに格納する受信処理回路２９を備えたシリアル通信装置１０によるシリアル通信方法であって、受信処理回路２９は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路を処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始するステップ（Ｓ１０、Ｓ１５、Ｓ２５）と、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出するステップ（Ｓ４５）と、を実行することを特徴とする。
本態様によれば、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路２９ａ、２９ｂの１つを処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することで、データ送信開始フレームとデータ送信完了フレームを有するプロトコルにおけるデータパケットの受信時に、それぞれのフレーム除去とチャネル間の周波数偏差の吸収、スキュー除去処理を同時に行なうことができる。
これにより、高速動作を行う回路部分の構成を小型化することで消費電力の削減に寄与することができる。
本態様のシリアル通信方法は、送信側に配置されたシリアライザ部１１から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路２０、２０を介して受信側に配置されたデシリアライザ部２１へ伝送する際に、シリアライザ部１１は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路１３を備え、デシリアライザ部２１は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路２９ａ、２９ｂに格納する受信処理回路２９を備えたシリアル通信装置１０によるシリアル通信方法であって、受信処理回路２９は、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路を処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始するステップ（Ｓ１０、Ｓ１５、Ｓ２５）と、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出するステップ（Ｓ４５）と、を実行することを特徴とする。
本態様によれば、スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した受信バッファ回路２９ａ、２９ｂの１つを処理対象受信バッファ回路とし、一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、有効データとデータ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することで、データ送信開始フレームとデータ送信完了フレームを有するプロトコルにおけるデータパケットの受信時に、それぞれのフレーム除去とチャネル間の周波数偏差の吸収、スキュー除去処理を同時に行なうことができる。
これにより、高速動作を行う回路部分の構成を小型化することで消費電力の削減に寄与することができる。
１０…シリアル通信装置、１１…シリアライザ部、１３…送信処理回路、１５…シリアルデータエンコード回路、１７…パラレルシリアル変換回路、１９…ドライバ回路、２０…伝送路、２１…デシリアライザ部、２３…レシーバ回路、２５…シリアルパラレル変換処理回路、２５ａ…ＣＤＲ回路、２５ｂ…パラレルシリアル変換回路、２７…シリアルデータデコード回路、２９…受信処理回路、２９ａ、２９ｂ…受信バッファ回路、３１…レジスタ回路、４５…訂正エンコード処理回路、４７…インターリーブ処理回路、４９…スクランブル処理回路、５１…シリアルデータエンコード処理回路、５３…シリアライザ回路、６５…デシリアライザ回路、６５ａ…ＣＤＲ回路、６５ｂ…パラレルシリアル変換回路、６７…シリアルデータデコード処理回路、６９…デスクランブル処理回路、７１…インターリーブ受信処理回路、７３…訂正受信処理回路、７５…受信処理回路、７５ａ、７５ｂ…受信バッファ回路
Claims (10)
- 送信側に配置されたシリアライザ部から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路を介して受信側に配置されたデシリアライザ部へ伝送するシリアル通信装置であって、
前記シリアライザ部は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路を備え、
前記デシリアライザ部は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路に格納する受信処理回路を備え、
前記受信処理回路は、
スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した前記受信バッファ回路を処理対象受信バッファ回路とし、当該処理対象受信バッファ回路の格納段数が前記チャネル間における最大スキュー値に応じて設定可能であり、当該処理対象受信バッファ回路に一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始し、
前記有効データと前記データ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出することを特徴とするシリアル通信装置。 - 前記受信処理回路は、前記処理対象受信バッファ回路についてのライト処理が終了した段数を表すライトポインタ値、又はリード処理が終了した段数を表すリードポインタ置を前記チャネル間において比較して、比較結果を用いて前記チャネル間における最大スキュー値を測定する最大スキュー値測定回路を備えることを特徴とする請求項１記載のシリアル通信装置。
- 前記受信処理回路は、前記最大スキュー値測定回路により測定された最大スキュー値に基づいて、前記処理対象受信バッファ回路を一定量の格納段数に設定することを特徴とする請求項２記載のシリアル通信装置。
- 前記データ送信開始フレームは、データ送信開始フレームを表す１以上の制御コードを含み、前記データ送信完了フレームは、データ送信完了フレームを表す１以上の制御コードを含み、前記制御コードの数は、変更可能であることを特徴とする請求項１記載のシリアル通信装置。
- 前記データ送信開始フレームはデータ送信開始フレームを表す複数の制御コードと前記制御コードとは異なる特定のデータとを含み、又は／及び前記データ送信完了フレームは、データ送信完了フレームを表す複数の制御コードと前記制御コードとは異なる特定のデータとを含み、２つの前記制御コードの間に前記特定のデータを挿入しておくことを特徴とする請求項１記載のシリアル通信装置。
- 前記データ送信開始フレームはデータ送信開始フレームを表す少なくとも１つの制御コードと前記制御コードとは異なる任意の長さの特定のデータとを含み、前記データ送信完了フレームはデータ送信完了フレームを表す少なくとも１つの制御コードと前記制御コードとは異なる任意の長さの特定のデータとを含むことを特徴とする請求項１記載のシリアル通信装置。
- 前記データ送信開始フレームは、有効データの開始を表す複数の「ＳＴＰ」シンボルを含み、
前記データ送信完了フレームは、有効データの終了を表す複数の「ＥＮＤ」シンボルを含み、
前記受信処理回路は、複数の「ＳＴＰ」シンボルの全数、又は有効検知数を検知することにより、有効データの開始コードとして検知し、複数の「ＥＮＤ」シンボルの全数、又は有効検知数を検知することにより、有効データの完了コードとして検知することを特徴とする請求項１記載のシリアル通信装置。 - 前記有効検知数は、変更可能とすることを特徴とする請求項７記載のシリアル通信装置。
- 前記シリアライザ部は、前記デシリアライザ部との接続を開始する場合に、前記データ送信開始フレーム、又は前記データ送信完了フレーム内に、「ＳＴＰ」シンボルの数、「ＳＴＰ」シンボル間の特定のシンボルの長さを含む通知を前記デシリアライザ部に送信することを特徴とする請求項１記載のシリアル通信装置。
- 送信側に配置されたシリアライザ部から送信される複数チャネルのシリアルデータをチャネル毎に異なる伝送路を介して受信側に配置されたデシリアライザ部へ伝送する際に、
前記シリアライザ部は、データ送信開始フレームとデータ送信完了フレームとの間に複数の有効データを付加したプロトコルをチャネル毎に生成する送信処理回路を備え、
前記デシリアライザ部は、各チャネルのデータ送信開始フレームを検知して、有効データをチャネル毎に設けた受信バッファ回路に格納する受信処理回路を備えたシリアル通信装置によるシリアル通信方法であって、
前記受信処理回路は、
スキュー除去処理の対象となるチャネルの少なくとも有効データを格納した前記受信バッファ回路を処理対象受信バッファ回路とし、当該処理対象受信バッファ回路の格納段数が前記チャネル間における最大スキュー値に応じて設定可能であり、当該処理対象受信バッファ回路に一定量の有効データが格納された場合、又はデータ送信完了フレームを検知した場合に、当該処理対象受信バッファ回路から外部へのデータ転送を開始するステップと、
前記有効データと前記データ送信完了フレームの境界を検知し、当該処理対象受信バッファ回路から有効データを抽出するステップと、を実行することを特徴とするシリアル通信方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015124482A JP6531513B2 (ja) | 2015-06-22 | 2015-06-22 | シリアル通信装置及びシリアル通信方法 |
| US15/185,687 US10129371B2 (en) | 2015-06-22 | 2016-06-17 | Serial communication device and serial communication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015124482A JP6531513B2 (ja) | 2015-06-22 | 2015-06-22 | シリアル通信装置及びシリアル通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017011470A JP2017011470A (ja) | 2017-01-12 |
| JP6531513B2 true JP6531513B2 (ja) | 2019-06-19 |
Family
ID=57588602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015124482A Active JP6531513B2 (ja) | 2015-06-22 | 2015-06-22 | シリアル通信装置及びシリアル通信方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10129371B2 (ja) |
| JP (1) | JP6531513B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11777627B2 (en) | 2021-05-27 | 2023-10-03 | Canon Kabushiki Kaisha | Serial communication apparatus and serial communication method that are capable of efficiently eliminating a timing lag between serial, data transferred via a plurality of routes in serial communication |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10638288B2 (en) * | 2017-05-15 | 2020-04-28 | At&T Intellectual Property I, L.P. | Embedded device identification information in packetized communications |
| WO2020133261A1 (zh) * | 2018-12-28 | 2020-07-02 | 华为技术有限公司 | 电子设备和片间控制信号传输方法 |
| JP7334519B2 (ja) * | 2019-07-19 | 2023-08-29 | 株式会社リコー | シリアル通信装置、通信制御方法、及びプログラム |
| CN113495849A (zh) * | 2020-04-08 | 2021-10-12 | 慧荣科技股份有限公司 | 物理层的数据流切割装置及方法 |
| CN111988104B (zh) * | 2020-08-20 | 2023-06-27 | 上海三思电子工程有限公司 | 多路数据同步传输方法、装置、数据端设备、系统和介质 |
| US20230090873A1 (en) * | 2021-09-21 | 2023-03-23 | Sony Semiconductor Solutions Corporation | Communication apparatus and communication system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486739A (en) | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
| JP3808863B2 (ja) * | 2003-11-21 | 2006-08-16 | 株式会社東芝 | 複数のデータ伝送路を持つシリアルデータ通信方式 |
| US7535844B1 (en) * | 2004-01-28 | 2009-05-19 | Xilinx, Inc. | Method and apparatus for digital signal communication |
| US7899111B2 (en) * | 2007-08-07 | 2011-03-01 | Intel Corporation | Link interface technique including data indicator symbols |
| JP5217919B2 (ja) * | 2008-11-07 | 2013-06-19 | 株式会社リコー | シリアル通信装置、通信制御方法、通信制御プログラム |
| JP2010118946A (ja) * | 2008-11-13 | 2010-05-27 | Ricoh Co Ltd | 画像処理装置、画像処理方法、画像処理プログラム及び記録媒体 |
| JP2011019188A (ja) * | 2009-07-10 | 2011-01-27 | Ricoh Co Ltd | シリアル通信装置、通信制御方法、通信制御プログラム |
| JP6221328B2 (ja) * | 2013-04-30 | 2017-11-01 | 富士通株式会社 | 受信装置、情報処理装置及びデータ受信方法 |
| JP2015146525A (ja) | 2014-02-03 | 2015-08-13 | 株式会社リコー | 通信装置、画像形成装置、通信方法およびプログラム |
-
2015
- 2015-06-22 JP JP2015124482A patent/JP6531513B2/ja active Active
-
2016
- 2016-06-17 US US15/185,687 patent/US10129371B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11777627B2 (en) | 2021-05-27 | 2023-10-03 | Canon Kabushiki Kaisha | Serial communication apparatus and serial communication method that are capable of efficiently eliminating a timing lag between serial, data transferred via a plurality of routes in serial communication |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160373198A1 (en) | 2016-12-22 |
| JP2017011470A (ja) | 2017-01-12 |
| US10129371B2 (en) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6531513B2 (ja) | シリアル通信装置及びシリアル通信方法 | |
| TWI468708B (zh) | 通信系統、資料傳送器、資料接收器及其測試方法 | |
| US10372527B2 (en) | Method of encoding data | |
| US9167058B2 (en) | Timestamp correction in a multi-lane communication link with skew | |
| TWI402684B (zh) | 通用串列匯流排裝置以及其校正方法 | |
| WO2013001631A1 (ja) | 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法 | |
| US8499205B2 (en) | Data reception device, data reception method, and program | |
| WO2016000371A1 (zh) | 多通道同步方法、同步装置及系统和计算机存储介质 | |
| JP5266164B2 (ja) | データ受信装置 | |
| US9685979B2 (en) | Circuitry and method for generating cyclic redundancy check signatures | |
| CN103795499B (zh) | 一种卫星载荷高速串口检错纠错方法 | |
| JP4917901B2 (ja) | 受信装置 | |
| JP2010114762A (ja) | シリアル通信装置、通信制御方法、通信制御プログラム | |
| JP2009164833A (ja) | データ処理装置およびデータ処理方法並びにプログラム | |
| CN109726030B (zh) | 包括用于误差校正电路的响应管理器的存储器架构 | |
| US10044535B2 (en) | Serial communication apparatus, communication system, and method for communication | |
| JP4407910B2 (ja) | データ受信装置 | |
| US20180322084A1 (en) | Communication apparatus, communication method, program, and communication system | |
| US20080013634A1 (en) | Apparatus and method for high-speed interfacing between integrated circuits | |
| US6707396B2 (en) | Device and method for parallel processing implementation of bit-stuffing/unstuffing and NRZI-encoding/decoding | |
| JP2016092632A (ja) | データ送受信システム、データ送信装置、データ受信装置、データ送受信方法及びプログラム | |
| CN105550058B (zh) | 数据输出方法 | |
| US20230087104A1 (en) | Signal processing circuit and reception device | |
| JP2015091094A (ja) | パラレルデータ受信回路 | |
| CN113179359B (zh) | 一种基于同步字的串行图像数据训练系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190506 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6531513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |