CN113495849A - 物理层的数据流切割装置及方法 - Google Patents

物理层的数据流切割装置及方法 Download PDF

Info

Publication number
CN113495849A
CN113495849A CN202010267968.6A CN202010267968A CN113495849A CN 113495849 A CN113495849 A CN 113495849A CN 202010267968 A CN202010267968 A CN 202010267968A CN 113495849 A CN113495849 A CN 113495849A
Authority
CN
China
Prior art keywords
data
register
boundary
symbol
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010267968.6A
Other languages
English (en)
Inventor
黄汉城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Silicon Motion Technology Corp
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to CN202010267968.6A priority Critical patent/CN113495849A/zh
Priority to US16/892,686 priority patent/US11422813B2/en
Publication of CN113495849A publication Critical patent/CN113495849A/zh
Priority to US17/858,398 priority patent/US11829759B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G06F9/38585—Result writeback, i.e. updating the architectural state or memory with result invalidation, e.g. nullification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明涉及一种物理层的数据流切割装置，包含：数据寄存器及边界侦测器。边界侦测器具有侦测边界锁定模式及特殊符号的能力，用于侦测数据寄存器的内容，并且当数据寄存器包含边界锁定模式或特殊符号时，输出数据寄存器中侦测到的边界锁定模式或特殊符号的起始地址给偏移寄存器来更新该偏移寄存器中存储的值，使得串流分割器依据偏移寄存器中存储的新值进行数据寄存器中的数据片段切割。物理层通过还加上追踪特殊符号，减少因为主机端减少边界锁定模式时修正数据切割错误所需的时间。

Description

物理层的数据流切割装置及方法
技术领域
本发明涉及存储装置，尤指一种物理层的数据流切割装置及方法。
背景技术
闪存通常分为NOR闪存与NAND闪存。NOR闪存为随机存取装置，中央处理器(Host)可在地址引脚上提供任何存取NOR闪存的地址，并及时地从NOR闪存的数据引脚上获得存储在该地址上的数据。相反地，NAND闪存并非随机存取，而是串行存取。NAND闪存无法像NOR闪存一样，可以存取任何随机地址，中央处理器反而需要写入串行的字节(Bytes)的值到NAND闪存中，用以定义请求命令(Command)的类型(如，读取、写入、抹除等)，以及用在此命令上的地址。地址可指向一个页面(闪存中写入操作的最小数据块)或一个区块(闪存中抹除操作的最小数据块)。
为满足高速通信的需求，闪存存储装置的物理层可包含串行器/解串器(Serializer/Deserializer，简称SerDes)。SerDes是一对功能电路，用于弥补有限输入/输出的不足，其提供在单一导线或差动对上传输数据，让输入输出引脚及其间的接线能够最少。详细来说，传送端将低速并行信号转换为高速串行信号，并经过单一导线或差动对传送到接收端。然而，在SerDes环境下，因为频差或环境因素让锁相回路(Phase-Locked LoopPLL)脱锁(Lose Lock)，造成原始数据中插入了不需要的比特，或者是遗失了原始数据中的部分比特。因此，本发明提出一种数据流切割装置及方法，用以解决如上所述的问题。
发明内容
有鉴于此，如何减轻或消除所述相关领域的缺失，实为有待解决的问题。
本发明涉及一种物理层的数据流切割装置的实施例，安装于物理层中，包含：数据寄存器及边界侦测器。边界侦测器具有侦测边界锁定模式及特殊符号的能力，用于侦测数据寄存器的内容，并且当数据寄存器包含边界锁定模式或特殊符号时，输出数据寄存器中侦测到的边界锁定模式或特殊符号的起始地址给偏移寄存器来更新该偏移寄存器中存储的值，使得串流分割器依据偏移寄存器中存储的新值进行数据寄存器中的数据片段切割。
本发明另涉及一种数据流切割方法的实施例，由物理层执行，包含：比较数据寄存器中连续n个比特数据的每一个组合与边界锁定模式；比较数据寄存器中连续n个比特数据的每一个组合与特殊符号；以及当数据寄存器中连续n个比特数据的任一组合相符于边界锁定模式或特殊符号时，改变为依据边界锁定模式或该特殊符号在数据寄存器中的起始地址切割数据寄存器中的内容，用于生成一或多个片段。
本发明还另涉及一种数据流切割方法的实施例，由物理层执行，包含：当之前切割的数据译码成功时，比较数据寄存器中连续n个比特数据的每一个组合与边界锁定模式；当之前切割的数据译码失败时，比较数据寄存器中连续n个比特数据的每一个组合与特殊符号；以及当数据寄存器中连续n个比特数据的任一组合相符于边界锁定模式或特殊符号时，改变为依据边界锁定模式或特殊符号在数据寄存器中的起始地址切割数据寄存器中的内容，用于生成一个或多个片段。
上述实施例的优点之一，通过在物理层中还加上追踪特殊符号，减少因为主机端减少边界锁定模式时修正数据切割错误所需的时间。
本发明的其他优点将配合以下的说明和附图进行更详细的解说。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。
图1为依据本发明实施例的闪存存储器的系统架构示意图。
图2为闪存接口与存储单元的连接示意图。
图3中的(A)局部为原始数据流的示意图。
图3中的(B)及(C)局部为受干扰的数据流的示意图。
图4为主机端写入用户数据的时序图。
图5中的(A)及(B)局部为依据本发明实施例的数据片段切割示意图。
图6至图9为依据本发明实施例的边界侦测器的框图。
图10至图11为依据本发明实施例的数据流切割的方法流程图。
符号说明：
110 主装置
130 控制器
131 处理单元
133 媒体访问控制层
135 静态随机存取存储器
138 NAND闪存控制器
139 存储接口
150 存储装置
151 闪存接口
153#0～153#15 NAND闪存模块
170 物理层
171 主机接口
173 数据寄存器
174 边界侦测器
175 串流分割器
176 偏移寄存器
177 译码器
179 并行接口
310、330、350、510、530 数据
330p、350q 数据比特
410 UFS的突发头
420 主机命令
430 确认信息
450 填充元
460 用户数据
Fn-1、Fn、Fn+1、Fn+2、Fn+3 数据片段
610-0～610-10、620-0～620-10、710-0～710-130、720-0～720-130、810-0～810-10、910-0～910-130 比较器
630-0～630-10、730-0～730-130、830-0～830-10、830-0～830-130 输出电路
850、950 复用器
S1010～S1070、S1110～S1170 方法步骤
具体实施方式
以下将配合相关附图来说明本发明的实施例。在这些附图中，相同的标号表示相同或类似的组件或方法流程。
必须了解的是，使用在本说明书中的“包含”、“包括”等词，是用于表示存在特定的技术特征、数值、方法步骤、作业处理、元件和/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、操作、元件、组件，或以上的任意组合。
本发明中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的组件，并非用来表示之间具有优先权顺序，先行关系，或者是一个组件先于另一个组件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的组件。
必须了解的是，当组件描述为“连接”或“耦接”至另一组件时，可以是直接连结、或耦接至其他组件，可能出现中间组件。相反地，当组件描述为“直接连接”或“直接耦接”至另一组件时，其中不存在任何中间组件。使用于描述组件之间关系的其他语词也可类似方式解读，例如“介于”相对于“直接介于”，或者是“邻接”相对于“直接邻接”等等。
参考图1。电子装置包含主机端(Host Side)110、控制器130及存储装置150，并且控制器130及存储装置150可合称为装置端(Device Side)。电子装置可为个人计算机、笔记本计算机(Laptop PC)、平板计算机、移动电话、数字相机、数字摄影机等电子产品。主机端110的接口(未显示于图1)及控制器130的主机接口(Host Interface)171可采用通用闪存记忆存储(Universal Flash Storage，UFS)、通用串行总线(Universal Serial Bus，USB)、先进技术附件(Advanced Technology Attachment，ATA)、串行先进技术附件(SerialAdvanced Technology Attachment，SATA)、快速外设组件互联(Peripheral ComponentInterconnect Express，PCI-E)等通信协议彼此通信。控制器130的存储接口(StorageInterface)139及存储装置150的闪存接口可以双倍数据率(Double Data Rate，DDR)通信协议彼此通信，例如，开放NAND闪存(Open NAND Flash Interface，ONFI)、双倍数据率开关(DDR Toggle)或其他接口通信协议。控制器130包含处理单元131，用于通过物理层(Physical Layer，PHY)170及媒体访问控制层(Media Access Control，MAC Layer)133从主机端110接收主机命令，例如读取、写入、抹除命令等。处理单元131可使用多种方式实施，如使用通用硬件(例如，单处理器、具并行处理能力的多处理器、图形处理器或其他具运算能力的处理器)，并且在执行软件以及/或固件指令时，提供指定的功能。控制器130另包含静态随机存取存储器(Static Random Access Memory，SRAM)135，用于配置空间作为数据缓冲区，存储主机写命令欲写入存储装置150的用户数据，主机读命令指示从存储装置150读取的用户数据，以及执行过程中需要的数据，例如，变量、数据表、主机-闪存对照表(Host-to-Flash，H2F Table)、闪存-主机对照表(Flash-to-Host，F2H Table)等。控制器130另包含NAND闪存控制器(NAND Flash Controller，NFC)138，提供存取存储装置150过程中需要的功能，例如命令串行器(Command Sequencer)、低密度奇偶校验(Low DensityParity Check，LDPC)等。处理单元131依据主机命令通过NFC138及存储接口139指示存储装置150执行数据读取、写入、抹除等操作。
存储装置150包含存储单元153，提供大量的存储空间，通常是数百个千兆字节(Gigabytes，GB)，甚至是多个兆兆字节(Terabytes，TB)，用于存储大量的用户数据，例如高分辨率图片、影片等。存储单元153中包含控制电路以及存储器数组，存储器数组中的存储单元可包含单层式单元(Single Level Cells，SLCs)、多层式单元(Multiple LevelCells，MLCs)三层式单元(Triple Level Cells，TLCs)、四层式单元(Quad-Level Cells，QLCs)或上述的任意组合。处理单元131通过存储接口139写入用户数据到存储装置150(详细来说，存储单元153)中的指定地址(目的地址)，以及从存储装置150中的指定地址(来源地址)读取用户数据。存储接口139使用多个电子信号来协调控制器130与存储装置150间的数据与命令传递，包含数据线(Data Line)、时钟信号(Clock Signal)与控制信号(ControlSignal)。数据线可用于传递命令、地址、读出及写入的数据；控制信号线可用于传递芯片启动(Chip Enable，CE)、地址提取启动(Address Latch Enable，ALE)、命令提取启动(Command Latch Enable，CLE)、写入启动(Write Enable，WE)等控制信号。
参考图2，闪存接口151可包含四个输出输入通道(I/O channels，以下简称通道)CH#0至CH#3，每一个通道连接四个NAND闪存模块，例如，通道CH#0连接NAND闪存模块153#0、153#4、153#8及153#12。每个NAND闪存模块可封装为独立的芯片(die)。NAND闪存控制器138可通过后端接口139及闪存接口151发出启动信号CE#0至CE#3中的一个来启动NAND闪存模块153#0至153#3、153#4至153#7、153#8至153#11、或153#12至153#15，接着以并行的方式从启动的NAND闪存模块读取用户数据，或者写入用户数据至启动的NAND闪存模块。
控制器130的物理层170可设置为8b/10b、64b/66b或128b/130b串行器/解串器(Serializer/Deserializer，简称SerDes)环境。然而，频差或环境因素会让锁相回路(Phase-Locked Loop PLL)脱锁(Loss Lock)，造成主机端110传送的原始数据中插入了不需要的比特，或者是遗失了主机端110传送的原始数据中的部分比特。当控制器130搭载在移动电话上，环境的干扰更为严重，例如，使用者操作触控屏幕生成的突波影响了物理层170中的仿真电路(也可称为模拟物理层Analog Physical Layer A-PHY)，使得锁相回路脱锁的情况更频繁地发生。模拟物理层包含串行器，用于在串行化数据之前，将每个数据片段映像成使用更多比特表示的码，例如将8、64或128比特片段映像成10、66或130比特码。举例来说，参考图3中的(A)局部，主机端110通过主机接口171传送数据310给控制器130中的物理层170，包含数据流“b01100001101010000011”。但由于锁相回路脱锁，使得物理层170接收到如图3中(B)局部所示的错误数据330或如图3中(C)局部所示的错误数据350。图3中(B)局部的数据流330包含原始数据310中不存在的比特“b11”330p，而图3中(C)局部的数据流350中遗失了原始数据310中原有的比特“b00”350q。由于原始数据流由一系列固定大小(例如，10、66、130个比特，或其他数目的比特)的片段组成，错误插入或遗失的比特会造成后续的数据切割发生错误。例如，图3中(A)局部所示的原始数据流310原本该切割出2个10比特片段“b0110000110”及“b1010000011”。然而，图3中(B)局部的数据流330却切割出2个错误的10比特片段“b0110011001”及“b1010100000”。图3中(C)局部的数据流350则切割出2个错误的10比特片段“b0110011010”及“b10000011xx”。
为了解决如上所述锁相回路脱锁后造成的切割错误，在8b/10b SerDes环境的一些实施方式中，主机端110可周期性地传送边界锁定模式(Boundary-lock Pattern)，例如UFS的突发头(Head of Burst HOB，又称MK0或K.28.5符号)等，让物理层170可通过追踪主机接口171传来的信息串的边界锁定模式来重新决定每个片段的边界(Boundary)并据以进行切割。在128b/130b SerDes环境的一些实施方式中，主机端110可周期性地传送边界锁定模式，例如PCI-E的逗点符号(Comma Character，又称K28.5符号)等，用于让物理层170进行片段边界的决定与切割。但是，主机端110为了获得更好的传输率可能减少边界锁定模式的传送数量，造成物理层170修正数据切割错误的时间进一步拉长。
为改进如上所述实施方式的缺点，在8b/10b SerDes环境中，本发明实施例提出一种物理层电路，不只在有效封包传输期间追踪主机接口171传来的信息串中的边界锁定模式，也在闲置期间(Idle)追踪主机接口171传来的信息串中的特殊符号，例如UFS的填充元(FILLER，又称K.28.1符号)。参考图4，以主机端110写入用户数据为例。在正常情况下，主机端110发送SOB 410后再发送主机写命令CMD 420，用于让控制器130能够正确切割数据流。接着，在接收到控制器130发送的确认信息(Acknowledgement ACK)430后，主机端110开始传送用户数据DAT 460。在开始传送用户数据之前，主机端110发送SOB 410，用于让控制器130能够正确切割数据流。主机写命令CMD 420及用户数据460可称为有效封包。所属技术领域人员理解有效封包还包括主机管理命令、其他主机输出输入命令、参数等能够被通信协议层(Protocol Layer)使用的信息。传送有效封包及关联必要控制符号(例如边界锁定模式、同步模式SYN等)的期间称为有效封包传输期间。在主机写命令CMD 420发送后至下一个SOB 410的期间，称为闲置期间tIDLE。在等待装置端的确认430的闲置期间tIDLE，主机端110可不断传送填充元FIL 450给装置端。UFS的突发头及填充元的细节可参考表1：
表1
Figure BDA0002442049280000091
在128b/130b SerDes环境中，物理层电路不只在数据传输期间追踪边界锁定模式，还多追踪一个特殊符号，例如PCI-E的快速训练串行(Fast Training Sequence FTS，又称K28.1符号)。PCI-E的逗点符号及快速训练串行的细节可参考表2：
表2
编码 符号 名称 描述
K28.1 FTS 快速训练串行 在有顺序的数据集离开L0s至L0
K28.5 COM 逗点 用于平面与链接初始化及管理
所属技术领域人员理解，FTS用于被插入在有效数据之前。通过追踪更多的符号，物理层170在主机端110拉长传送同步模式的周期的情况下，还能够尽早修正数据切割错误。
参考图1，物理层170包含如上所述的主机接口171，用于从主机端110接收主机命令、参数及用户数据等。以8b/10b SerDes环境为例，主机端110传送的主机命令、参数及用户数据会以10个比特为单位进行编码。物理层170还包含数据寄存器173、边界侦测器174、串流分割器175、偏移寄存器(Offset Register)176及译码器177。数据寄存器173可存储通过主机接口171接收到的20个比特的数据。偏移寄存器176记录数据片段的边界(Boundary，也可称为切割的起始地址)。串流分割器(Stream Splitter)175依据偏移寄存器176的值切割数据寄存器173中的数据比特为一个或多个片段，并输出到译码器177。图5A及5B分别显示依据本发明实施例当偏移寄存器173纪录0及2时的数据片段切割情形。数据寄存器173在时间点t1存储20个比特的数据510，接着在时间点t2存储之后20个比特的数据530。
参考图5中(A)局部，举例来说，当偏移寄存器176纪录0时，串流分割器175可在时间点t1将数据510中的第0到9个比特当作片段Fn，将数据510中的第10到19个比特当作片段Fn+1，并输出两个片段的数据给译码器177。串流分割器175可在时间点t2将数据530中的第0到9个比特当作片段Fn+2，将数据530中的第10到19个比特当作片段Fn+3，并输出两个片段的数据给译码器177。
参考图5中(B)局部，举例来说，当偏移寄存器纪录2时，串流分割器175可在时间点t1将数据510中的第2到11个比特当作片段Fn，输出此片段的数据给译码器177，此外，数据510中的第12到19个比特被保留下来以供之后使用。串流分割器175可在时间点t2将保留下来的数据比特结合数据530中的第0到1个比特当作片段Fn+1，将数据530中的第2到11个比特当作片段Fn+2，并输出两个片段的数据给译码器177，此外，数据530中的第12到19个比特被保留下来以供之后使用。
因应不同的SerDes环境设置，译码器177可为8b/10b转换器(Converter)、64b/66b转换器或128b/130b转换器。译码器177包含映射表，用于将输入的数据比特转换为用较少比特表示的码，例如将输入的10、66或130比特数据映设成8、64或128比特码。当任何输入的数据比特依据映射表转换不出任何码时，译码器177判定输入的数据比特错误，并可输出译码错误信号给边界侦测器174。反之，当转码成功时，译码器177输出译码成功信号给边界侦测器174。举例来说，在8b/10b SerDes环境中，10比特可表示210＝1024个状态，映射表只包含28＝256个映射关系。因此，当译码器177无法将输入的数据比特转换出任何码时，表示原始数据在传输过程中遭到改变。
参考图1，边界侦测器174具有侦测数据寄存器173中的边界锁定模式(例如UFS的突发头或PCI-E的逗点符号)及默认的特殊符号(例如UFS的填充元或PCI-E的FTS)的能力。需要注意的是，此默认的特殊符号并非原先在规范中用于决定数据流中每个片段的边界，而有其他的用途。边界侦测器174不断侦测数据寄存器173的内容，并且当数据寄存器173包含边界锁定模式或默认的特殊符号时，输出数据寄存器173中侦测到的边界锁定模式或默认的特殊符号的起始地址给偏移寄存器176，用于将偏移寄存器176的值更新为侦测到的起始地址。之后，串流分割器175依据偏移寄存器176中存储的新值进行数据寄存器173中的数据片段切割。
参考图6，在8b/10b SerDes环境的一些实施例中，为了UFS突发头(K.28.5)，边界侦测器174包含11个输出电路630-0至630-10，耦接偏移寄存器176，在被驱动时分别输出0至10至偏移寄存器176。边界侦测器174包含11个比较器610-0至610-10，用于侦测数据寄存器173中连续10比特数据的所有可能组合。例如，比较器610-0侦测数据寄存器173中第0至9比特的数据D[9:0]，比较器610-1侦测数据寄存器173中第1至10比特的数据D[10:1]，依此类推。每个比较器耦接一个相应的输出电路，该输出电路的输出值相符于该比较器输入的连续10比特数据在数据寄存器173中的起始地址。例如，比较器610-0耦接能够输出0的输出电路630-0，比较器610-1耦接能够输出1的输出电路630-1，依此类推。比较器610-0至610-10中的每一个比较输入的连续10比特数据及UFS突发头。当输入的10比特数据相符于UFS的突发头，该比较器输出信号来驱动耦接的输出电路以输出特定值(也就是UFS突发头于数据寄存器173中的起始地址)至偏移寄存器176。反之，该比较器不输出信号。此外，为了UFS填充元(K.28.1)，边界侦测器174另包含11个比较器620-0至620-10，用于侦测数据寄存器173中连续10比特数据的所有可能组合。每个比较器耦接一个相应的输出电路，该输出电路的输出值相符于该比较器输入的连续10比特数据在数据寄存器173中的起始地址。例如，比较器620-0耦接能够输出0的输出电路630-0，比较器620-1耦接能够输出1的输出电路630-1，依此类推。比较器620-0至620-10中的每一个比较输入的连续10比特数据及UFS填充元。当输入的10比特数据相符于UFS的填充元，该比较器输出信号来驱动耦接的输出电路以输出特定值(也就是填充元在数据寄存器173中的起始地址)至偏移寄存器176。反之，该比较器不输出信号。
参考图7，在128b/130b SerDes环境的一些实施例中，数据寄存器173存储260个比特的数据。为了PCI-E逗点符号(K28.5)，边界侦测器174包含131个输出电路730-0至730-130，耦接偏移寄存器176，在被驱动时分别输出0至130至偏移寄存器176。边界侦测器174包含131个比较器710-0至710-130，用于侦测数据寄存器173中连续130比特数据的所有可能组合。例如，比较器710-0侦测数据寄存器173中第0至129比特的数据D[129:0]，比较器710-1侦测数据寄存器173中第1至130比特的数据D[130:1]，依此类推。每个比较器耦接一个相应的输出电路，该输出电路的输出值相符于该比较器输入的连续130比特数据在数据寄存器173中的起始地址。例如，比较器710-0耦接能够输出0的输出电路730-0，比较器710-1耦接能够输出1的输出电路730-1，依此类推。比较器710-0至710-130中的每一个比较输入的连续130比特数据及PCI-E逗点符号。当输入的130比特数据相符于PCI-E逗点符号，该比较器输出信号来驱动耦接的输出电路以输出特定值(也就是PCI-E逗点符号在数据寄存器173中的起始地址)至偏移寄存器176。反之，该比较器不输出信号。此外，为了PCI-E FTS(K28.1)，边界侦测器174包含131个比较器720-0至720-130，用于侦测数据寄存器173中连续130比特数据的所有可能组合。每个比较器耦接一个相应的输出电路，该输出电路的输出值相符于该比较器输入的连续130比特数据在数据寄存器173中的起始地址。例如，比较器720-0耦接能够输出0的输出电路740-0，比较器720-1耦接能够输出1的输出电路740-1，依此类推。比较器720-0至720-130中的每一个比较输入的连续130比特数据及PCI-E FTS。当输入的130比特数据相符于PCI-E FTS，该比较器输出信号来驱动耦接的输出电路以输出特定值(也就是PCI-E FTS在数据寄存器173中的起始地址)至偏移寄存器176。反之，该比较器不输出信号。
参考图8，在8b/10b SerDes环境的一些实施例中，边界侦测器174包含复用器(Multiplexer MUX)850，其两个输入端分别输入UFS突发头及UFS填充元。复用器850依据相应于译码器177的译码成功信号的控制信号Ct输出UFS突发头至所有比较器810-0至810-10，以及依据相应于译码器177的译码失败信号的控制信号Ct’输出UFS填充元至所有比较器810-0至810-10。边界侦测器174包含11个输出电路830-0至830-10，其耦接关系及功能分别类似于图7所示的输出电路730-0至730-10。边界侦测器174包含11个比较器810-0至810-10，用于侦测数据寄存器173中连续10比特数据的所有可能组合。每个比较器耦接一个相应的输出电路，该输出电路的输出值相符于该比较器输入的连续10比特数据在数据寄存器173中的起始地址。比较器810-0至810-10中的每一个比较从数据寄存器173输入的连续10比特数据与从复用器850输入的码。当两者相符时，该比较器输出信号来驱动耦接的输出电路以输出特定值(也就是UFS突发头或UFS填充元在数据寄存器173中的起始地址)至偏移寄存器176。反之，该比较器不输出信号。相较于图6，图8所示的电路减少一半的比较器。
参考图9，在128b/130b SerDes环境的一些实施例中，边界侦测器174包含复用器950，其两个输入端分别输入PCI-E逗点符号及PCI-E FTS。复用器950依据相应于译码器177的译码成功信号的控制信号Ct输出PCI-E逗点符号至所有比较器910-0至910-10，以及依据相应于译码器177的译码失败信号的控制信号Ct’输出PCI-E FTS至所有比较器910-0至910-10。边界侦测器174包含131个输出电路930-0至930-130，其耦接关系及功能分别类似于图7所示的输出电路730-0至730-130。边界侦测器174包含131个比较器910-0至910-130，用于侦测数据寄存器173中连续130比特数据的所有可能组合。每个比较器耦接一个相应的输出电路，该输出电路的输出值相符于该比较器输入的连续130比特数据在数据寄存器173中的起始地址。比较器910-0至910-130中的每一个比较从数据寄存器173输入的连续130比特数据与从复用器950输入的码。当两者相符时，该比较器输出信号来驱动耦接的输出电路以输出特定值(也就是PCI-E逗点符号或PCI-E FTS在数据寄存器173中的起始地址)至偏移寄存器176。反之，该比较器不输出信号。相较于图7，图9所示的电路减少一半的比较器。
在一些实施例中，参考图10所示由物理层170执行的数据流切割方法。
步骤S1010：此方法不断更新数据寄存器173中的内容，用以存储从主机端110传来的数据。
步骤S1030：每次数据寄存器173中的内容更新后，比较数据寄存器137中连续n个比特数据的每一个可能组合与边界锁定模式。
步骤S1050：每次数据寄存器173中的内容更新后，比较数据寄存器137中连续n个比特数据的每一个可能组合与默认的特殊符号。
步骤S1070：当数据寄存器137中连续n个比特数据的任一组合相符在边界锁定模式或默认的特殊符号时，改变为依据边界锁定模式或默认的特殊符号在数据寄存器137中的起始地址切割数据寄存器137中的内容，用于生成一或多个片段。
在另一些实施例中，参考图11所示由物理层170执行的数据流切割方法。
步骤S1110：此方法不断更新数据寄存器173中的内容，用以存储从主机端110传来的数据。
步骤S1130：每次数据寄存器173中的内容更新后且之前切割的数据译码成功时，比较数据寄存器137中连续n个比特数据的每一个可能组合与边界锁定模式。
步骤S1150：每次数据寄存器173中的内容更新后且之前切割的数据译码失败时，比较数据寄存器137中连续n个比特数据的每一个可能组合与默认的特殊符号。
步骤S1170：当数据寄存器137中连续n个比特数据的任一组合相符于边界锁定模式或默认的特殊符号时，依据边界锁定模式或默认的特殊符号在数据寄存器137中的起始地址切割数据寄存器137中的内容，用于生成一或多个片段。
在图10或图11所示的方法的一些使用案例中，n为10，物理层170设置为8b/10bSerDes环境，边界锁定模式为K.28.5符号，以及特殊符号为在闲置期间由主机端110传送的K.28.1符号。
在图10或图11所示的方法的另一些使用案例中，n为130，物理层170设置为128b/130b SerDes环境，边界锁定模式为K28.5符号，以及特殊符号为由主机端110传送且插入在有效数据之前的K28.1符号。
虽然本发明实施例描述8b/10b及128b/130b SerDes环境作为示例，但所属技术领域人员也可以将实施例提出的装置及方法进行适当的修改后应用到数据存储中的其他SerDes环境，例如64b/66b SerDes环境等。
虽然图1至图2、图6至图9中包含了以上描述的组件，但不排除在不违反发明的精神下，使用更多其他的附加组件，已达成更佳的技术效果。此外，虽然图10至图11的流程图采用指定的顺序来执行，但是在不违反发明精神的情况下，所属技术领域的技术人员可以在达到相同效果的前提下，修改这些步骤间的顺序，所以，本发明并不局限于仅使用如上所述的顺序。此外，所属技术领域的技术人员也可以将若干步骤整合为一个步骤，或者是除了这些步骤外，循序或并行地执行更多步骤，本发明也不因此而局限。
虽然本发明使用以上实施例进行说明，但需要注意的是，这些描述并非用于限缩本发明。相反地，此发明涵盖了所属技术领域中的技术人员显而易见的修改与相似设置。所以，权利要求范围须以最宽广的方式解释来包含所有显而易见的修改与相似设置。

Claims (14)

1.一种数据流切割装置，安装于物理层中，其特征在于，包含：
主机接口，耦接主机端；
数据寄存器，耦接于所述主机接口，用于存储通过所述主机接口从所述主机端接收的数据；以及
边界侦测器，耦接于所述数据寄存器，用于侦测所述数据寄存器的内容，并且当所述数据寄存器包含边界锁定模式或特殊符号时，输出所述数据寄存器中侦测到的所述边界锁定模式或所述特殊符号的起始地址给偏移寄存器来更新所述偏移寄存器中存储的值，使得串流分割器依据所述偏移寄存器中存储的新值进行所述数据寄存器中的数据片段切割。
2.如权利要求1所述的数据流切割装置，其特征在于，所述物理层设置为8b/10b串行器/解串器环境，所述边界锁定模式为K.28.5符号，以及所述特殊符号为在闲置期间由所述主机端传送的K.28.1符号。
3.如权利要求2所述的数据流切割装置，其特征在于，所述边界侦测电路包含：
多个输出电路，耦接所述偏移寄存器，其中，每个所述输出电路用于被驱动时输出特定值给所述偏移寄存器；
多个第一比较器，用于侦测所述数据寄存器中连续10比特数据的所有可能组合，其中，每个所述第一比较器耦接一个相应的所述输出电路，当侦测到从所述数据寄存器输入的连续10比特数据相符于所述K.28.5符号时，驱动所述耦接的输出电路；以及
多个第二比较器，用于侦测所述数据寄存器中连续10比特数据的所有可能组合，其中，每个所述第二比较器耦接一个相应的所述输出电路，当侦测到从所述数据寄存器输入的连续10比特数据相符于所述K.28.1符号时，驱动所述耦接的输出电路。
4.如权利要求2所述的数据流切割装置，其特征在于，所述边界侦测电路包含：
多个输出电路，耦接所述偏移寄存器，其中，每个所述输出电路用于被驱动时输出特定值给所述偏移寄存器；
复用器，耦接译码器，用于依据相应于所述译码器的译码成功信息的控制信号输出所述K.28.5符号，以及依据相应于所述译码器的译码失败信息的控制信号输出所述K.28.1符号；以及
多个比较器，用于侦测所述数据寄存器中连续10比特数据的所有可能组合，其中，每个所述比较器耦接一个相应的所述输出电路及所述复用器，当侦测到从所述数据寄存器输入的连续10比特数据相符于所述复用器输出的符号时，驱动所述耦接的输出电路。
5.如权利要求1中所述的数据流切割装置，其特征在于，所述物理层设置为128b/130b串行器/解串器环境，所述边界锁定模式为K28.5符号，以及所述特殊符号为从所述主机端传送且插入在有效数据之前的K28.1符号。
6.如权利要求5所述的数据流切割装置，其特征在于，所述边界侦测电路包含：
多个输出电路，耦接所述偏移寄存器，其中，每个所述输出电路用于被驱动时输出特定值给所述偏移寄存器；
多个第一比较器，用于侦测所述数据寄存器中连续130比特数据的所有可能组合，其中，每个所述第一比较器耦接一个相应的所述输出电路，当侦测到从所述数据寄存器输入的连续130比特数据相符于所述K28.5符号时，驱动所述耦接的输出电路；以及
多个第二比较器，用于侦测所述数据寄存器中连续130比特数据的所有可能组合，其中，每个所述第二比较器耦接一个相应的所述输出电路，当侦测到从所述数据寄存器输入的连续130比特数据相符于所述K.281符号时，驱动所述耦接的输出电路。
7.如权利要求5所述的数据流切割装置，其特征在于，所述边界侦测电路包含：
多个输出电路，耦接所述偏移寄存器，其中，每个所述输出电路用于被驱动时输出特定值给所述偏移寄存器；
复用器，耦接译码器，用于依据相应于所述译码器的译码成功信息的控制信号输出所述K28.5符号，以及依据相应于所述译码器的译码失败信息的控制信号输出所述K28.1符号；以及
多个比较器，用于侦测所述数据寄存器中连续130比特数据的所有可能组合，其中，每个所述比较器耦接一个相应的所述输出电路及所述复用器，当侦测到从所述数据寄存器输入的连续130比特数据相符于所述复用器输出的符号时，驱动所述耦接的输出电路。
8.如权利要求1所述的数据流切割装置，其特征在于，所述物理层设置为串行器/解串器环境。
9.一种数据流切割方法，由物理层执行，其特征在于，包含：
比较数据寄存器中连续n个比特数据的每一个组合与边界锁定模式；
比较所述数据寄存器中连续n个比特数据的每一个组合与特殊符号；以及
当所述数据寄存器中连续n个比特数据的任一组合相符于所述边界锁定模式或所述特殊符号时，改变为依据所述边界锁定模式或所述特殊符号在所述数据寄存器中的起始地址切割所述数据寄存器中的内容，用于生成一个或多个片段。
10.如权利要求9所述的数据流切割方法，其特征在于，n为10，所述物理层设置为8b/10b串行器/解串器环境，所述边界锁定模式为K.28.5符号，以及所述特殊符号为在闲置期间从主机端传送的K.28.1符号。
11.如权利要求9所述的数据流切割方法，其特征在于，n为130，所述物理层设置为128b/130b串行器/解串器环境，所述边界锁定模式为K28.5符号，以及所述特殊符号为从主机端传送且插入在有效数据之前的K28.1符号。
12.一种数据流切割方法，由物理层执行，其特征在于，包含：
当之前切割的数据译码成功时，比较数据寄存器中连续n个比特数据的每一个组合与边界锁定模式；
当之前切割的数据译码失败时，比较所述数据寄存器中连续n个比特数据的每一个组合与特殊符号；以及
当所述数据寄存器中连续n个比特数据的任一组合相符于所述边界锁定模式或所述特殊符号时，改变为依据所述边界锁定模式或所述特殊符号在所述数据寄存器中的起始地址切割所述数据寄存器中的内容，用于生成一个或多个片段。
13.如权利要求12所述的数据流切割方法，其特征在于，n为10，所述物理层设置为8b/10b串行器/解串器环境，所述边界锁定模式为K.28.5符号，以及所述特殊符号为在闲置期间从主机端传送的K.28.1符号。
14.如权利要求12所述的数据流切割方法，其特征在于，n为130，所述物理层设置为128b/130b串行器/解串器环境，所述边界锁定模式为K28.5符号，以及所述特殊符号为从主机端传送且插入在有效数据之前的K28.1符号。
CN202010267968.6A 2020-04-08 2020-04-08 物理层的数据流切割装置及方法 Pending CN113495849A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010267968.6A CN113495849A (zh) 2020-04-08 2020-04-08 物理层的数据流切割装置及方法
US16/892,686 US11422813B2 (en) 2020-04-08 2020-06-04 Apparatus and method for segmenting a data stream of a physical layer
US17/858,398 US11829759B2 (en) 2020-04-08 2022-07-06 Apparatus and method for segmenting a data stream of a physical layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010267968.6A CN113495849A (zh) 2020-04-08 2020-04-08 物理层的数据流切割装置及方法

Publications (1)

Publication Number Publication Date
CN113495849A true CN113495849A (zh) 2021-10-12

Family

ID=77995686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010267968.6A Pending CN113495849A (zh) 2020-04-08 2020-04-08 物理层的数据流切割装置及方法

Country Status (2)

Country Link
US (2) US11422813B2 (zh)
CN (1) CN113495849A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117361042A (zh) * 2023-10-30 2024-01-09 中国人民解放军陆军工程大学 一种城市地下物资运输系统及其工作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117435143B (zh) * 2023-12-14 2024-04-02 芯瞳半导体技术(山东)有限公司 一种数据处理方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937032A (zh) * 2005-09-22 2007-03-28 财团法人工业技术研究院 切割语音数据序列的方法
TW201408043A (zh) * 2012-08-01 2014-02-16 Hgiga Inc 串流操作系統及串流傳輸方法
CN104333388A (zh) * 2014-12-01 2015-02-04 山东华芯半导体有限公司 串行通信协议控制器及字符重对齐电路、8b10b解码器
CN105960630A (zh) * 2014-02-07 2016-09-21 Arm 有限公司 用于执行分段操作的数据处理设备和方法
WO2017120519A1 (en) * 2016-01-07 2017-07-13 Amazon Technologies, Inc. Outlier detection for streaming data
CN109325492A (zh) * 2018-08-17 2019-02-12 平安科技（深圳）有限公司 字符切割方法、装置、计算机设备及存储介质

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133078A (en) * 1989-08-11 1992-07-21 International Business Machines Corporation Serial frame processing system in which validation and transfer of a frame's data from input buffer to output buffer proceed concurrently
US6188702B1 (en) * 1998-11-17 2001-02-13 Inrange Technologies Corporation High speed linking module
US20030152154A1 (en) * 2002-02-14 2003-08-14 Johnson Ryan C. Coding and decoding system and method for high-speed data transmission
TW564623B (en) * 2002-02-22 2003-12-01 Via Tech Inc Device and method for comma detection and word alignment in serial transmission
JP3809839B2 (ja) * 2004-03-09 2006-08-16 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
US7210056B2 (en) * 2004-06-08 2007-04-24 Sun Microsystems, Inc. Low latency comma detection and clock alignment
US7230549B1 (en) * 2005-09-09 2007-06-12 Qlogic, Corporation Method and system for synchronizing bit streams for PCI express devices
JP5711949B2 (ja) 2010-12-03 2015-05-07 ローム株式会社 シリアルデータの受信回路、受信方法およびそれらを用いたシリアルデータの伝送システム、伝送方法
US8750176B2 (en) * 2010-12-22 2014-06-10 Apple Inc. Methods and apparatus for the intelligent association of control symbols
US8811546B2 (en) * 2012-06-08 2014-08-19 Rockwell Collins, Inc. Adaptive reference symbol method and apparatus for a receiver
EP2728491A1 (en) 2012-10-31 2014-05-07 MStar Semiconductor, Inc Stream Data Processor
US9766692B2 (en) * 2014-08-01 2017-09-19 Apple Inc. Physical layer for peripheral interconnect with reduced power and area
US9639276B2 (en) * 2015-03-27 2017-05-02 Intel Corporation Implied directory state updates
JP6531513B2 (ja) * 2015-06-22 2019-06-19 株式会社リコー シリアル通信装置及びシリアル通信方法
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
CN110781112A (zh) 2019-10-23 2020-02-11 中国人民解放军国防科技大学 一种支持多种传输模式的双通路串行RapidIO接口

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1937032A (zh) * 2005-09-22 2007-03-28 财团法人工业技术研究院 切割语音数据序列的方法
TW201408043A (zh) * 2012-08-01 2014-02-16 Hgiga Inc 串流操作系統及串流傳輸方法
CN105960630A (zh) * 2014-02-07 2016-09-21 Arm 有限公司 用于执行分段操作的数据处理设备和方法
CN104333388A (zh) * 2014-12-01 2015-02-04 山东华芯半导体有限公司 串行通信协议控制器及字符重对齐电路、8b10b解码器
WO2017120519A1 (en) * 2016-01-07 2017-07-13 Amazon Technologies, Inc. Outlier detection for streaming data
CN109325492A (zh) * 2018-08-17 2019-02-12 平安科技（深圳）有限公司 字符切割方法、装置、计算机设备及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
FELIX: "8B _ 10B Encode_Decode详解", Retrieved from the Internet <URL:http://blog.chinaaet.com/justlxy/p/5100052814> *
LYBINGER: "关于pcie 3.0的128B_130B编码", Retrieved from the Internet <URL:https://www.cnblogs.com/lybinger/p/7929621.html> *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117361042A (zh) * 2023-10-30 2024-01-09 中国人民解放军陆军工程大学 一种城市地下物资运输系统及其工作方法
CN117361042B (zh) * 2023-10-30 2024-04-02 中国人民解放军陆军工程大学 一种城市地下物资运输系统及其工作方法

Also Published As

Publication number Publication date
US20210318872A1 (en) 2021-10-14
US11829759B2 (en) 2023-11-28
US11422813B2 (en) 2022-08-23
US20220350603A1 (en) 2022-11-03

Similar Documents

Publication Publication Date Title
US11829759B2 (en) Apparatus and method for segmenting a data stream of a physical layer
US7020757B2 (en) Providing an arrangement of memory devices to enable high-speed data access
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
US9661350B2 (en) Methods and apparatus for error rate estimation
US7665011B2 (en) Method and circuit for reducing SATA transmission data errors by adjusting the period of sending align primitives
US8464145B2 (en) Serial interface devices, systems and methods
US20150019936A1 (en) Error detection method and a system including one or more memory device
US11829626B2 (en) Storage device and operating method of storage device
US10637509B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US20230236934A1 (en) Instant write scheme with dram submodules
JPS6021502B2 (ja) デ−タ伝送システム
US20230239256A1 (en) Wide Elastic Buffer
US7627800B2 (en) Communicating with error checking to a device capable of operating according to an address prefix serial bus protocol
TWI735199B (zh) 實體層的資料串流切割裝置及方法
TWI818274B (zh) 實體層的資料串流切割裝置及方法
US11901961B2 (en) Interface circuit, memory controller and method for calibrating signal processing devices in an interface circuit of a memory controller
US10848263B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
JP2003523548A (ja) デュアル・エッジ・クロック・データを受信する方法および回路
CN110633225A (zh) 实体存储对照表产生装置及方法
US10630424B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
EP2811483A2 (en) Methods and apparatus for error rate estimation
US10630425B2 (en) Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
WO2022109975A1 (zh) 存储芯片、存储设备及其访问方法
US20240163010A1 (en) Operation method for an electronic device and an electronic device capable of performing an advanced line coding
WO2022179368A1 (zh) 优化闪存颗粒的方法和相关装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination