JP2004326769A - 情報転送プロトコル - Google Patents

Abstract

【課題】メモリデバイスの複雑性を実質的に増大することなく大幅に高い転送速度を有する情報転送プロトコルを提供する。
【解決手段】本発明の提供するシステムは、マスタ装置と、少なくとも１つのバスによりマスタ装置に接続されたスレーブ装置を備えることができる。マスタ装置は、第１のタイプの同期フィールドを使用してスレーブ装置に情報を転送する。スレーブ装置は、別のデータパケットを受け取る前に追加時間が必要ではない場合、第２の異なるタイプの同期フィールドで各データパケットに応答する。バスは、クロック情報がデータストリームに埋め込まれた高速差動シリアルバスであることができる。様々なフロー制御技法を使用して、マスタ装置およびスレーブ装置によりサポートされる転送速度の差を補償することが可能である。２つのタイプの同期フィールドを採用して、クロック取得を確立し維持することができる。
【選択図】図２ａ

Description

本発明は、データ転送技術に関する。

多くのデジタル装置が消費財になってきている。デジタル電話、デジタルカメラ、デジタル音楽プレーヤ、個人情報端末（ＰＤＡ）、およびパーソナルコンピュータは、普及したデジタル技術の数例にすぎない。このような技術の成長に伴い、装置間でデジタル情報を転送することが望ましくなっている。ポータブルデジタル装置の文脈の中では、このような情報転送は特に望ましくなっている。

ポータブルデジタル装置では、可搬性を最大化するために多くの装備が省かれていることが多い。たとえば、ポータブルデジタル装置には、完全なユーザインタフェース、データを保存媒体に格納する能力、および電力需要の大きな機能（たとえば、高度なデジタル処理機能）がない場合がある。そのため、任意のポータブルデジタル装置に望ましい機能とは、ポータブルデジタル装置と所望の機能を有するホストデジタル装置の間でデジタル情報を転送する能力である。

情報の転送は、直接行われる場合もあれば、代替として情報記憶媒体を使用して行われる場合もある。特に関心を集めている１つの情報記憶媒体は、固体メモリデバイスである。このようなメモリデバイスは、リムーバブルメモリカードに実装することができる。ポータブルデジタル装置は、情報をメモリデバイスに格納することができる。そして、メモリデバイスを、大体ポータブルデジタル装置から取り外した後に、ホストデジタル装置に接続することができる。次に、ホストデジタル装置がメモリデバイスから格納されている情報を検索することが可能である。もちろん、情報の転送は、ホストデジタル装置がデータをメモリデバイスに格納することができ、またポータブルデジタル装置がメモリデバイスからデータを検索することができるように、双方向性のものであって良い。

現在、メモリカードは約２メガバイト（ＭＢ）から約１ギガバイト（ＧＢ）の範囲のデータ記憶容量を有し、近い将来に容量が大きくなるものと予想されている。多くのメモリカードは大容量のメモリを提供するが、メモリからファイルを検索するデータ転送速度は、むしろ遅い、すなわち１０〜２０ＭＢ／秒のオーダにあることが多い。この速度では、ホストデジタル装置がメモリカードから１ＧＢを検索する際に１〜２分近くかかる。したがって、メモリデバイスの複雑性を実質的に増大することなく大幅に高い転送速度を提供する情報転送プロトコルを有することが望ましい。

したがって、情報を転送するシステムおよび方法を本明細書に開示する。一実施形態において、このシステムは、マスタ装置と、少なくとも１つのバスによりマスタ装置に接続されたスレーブ装置を備えることができる。バスは、クロック情報がデータストリームに埋め込まれた高速差動シリアルバスであることができる。様々なフロー制御技法を使用して、マスタ装置およびスレーブ装置によりサポートされる転送速度の差を補償することが可能である。２つのタイプの同期フィールド（synchronization field）を採用して、クロック取得を確立し維持することができる。

一実施形態において、システムは、マスタ装置と、少なくとも１つのバスによりマスタ装置に接続されたスレーブ装置とを備える。マスタ装置は、第1のデータパケットが後に続く第１のタイプの同期フィールドを使用してスレーブ装置に情報を転送し、スレーブ装置は、別のデータパケットを受け取る前に追加時間が必要ではない場合、状態レディフィールド（status ready field）が後に続く第２の異なるタイプの同期フィールドで各データパケットに応答する。マスタ装置は、コマンドを搬送するように構成されたシリアルバスあるいはパラレルバスによりスレーブ装置に接続することができる。

本発明の各種実施形態を詳細に説明するために、これより添付図面を参照する。

特定のシステム構成要素を指すために、特定の用語が全体を通して使用される。当業者が理解するように、構成要素の名称は企業により異なりうる。本文書は、機能は同じであるが名称の異なる構成要素を区別することを意図しない。以下の考察および特許請求の範囲において、「含む」および「備える」という用語は開放的に用いられるため、「〜を含むがこれらに限定されない」を意味するものと解釈されるべきである。また、「接続（"couple" or "couples")」という用語は、間接的あるいは直接的な電気接続を意味するものと意図される。したがって、第１の装置が第２の装置に接続する場合、その接続は、直接電気接続を通してのものであっても、または他の装置および接続を介する間接的な電気接続を通してのものであってもよい。

図面および以下の考察は、様々なシステムおよび方法の実施形態に向けられている。これら実施形態の１つまたは複数は好ましいものでありうるが、開示された実施形態は、特許請求の範囲を含む本開示の範囲を限定するものとして解釈、あるいは使用されるべきではない。加えて、当業者は、以下の説明が広い用途を有し、任意の実施形態についての説明はその実施形態の単なる具体例であるものと意図され、特許請求の範囲を含む本開示の範囲がその実施形態に限定されることを示唆する意図はないことを理解しよう。

メモリデバイスは、情報を格納および検索する際にデジタル装置に接続することができる。図１は、メモリデバイスを採用しうる一例であるコンピュータシステムを示す。

図１のコンピュータシステムは、ブリッジ１２によりシステムメモリ１４およびディスプレイ１６に接続された中央演算処理装置（ＣＰＵ）１０を備える。ＣＰＵ１０は、ブリッジ１２によって拡張バス１８にさらに接続される。拡張バス１８には、記憶装置２０および入出力インタフェース２２も接続される。入出力インタフェース２２を介して、キーボード２４をコンピュータに接続することができる。

ＣＰＵ１０は、メモリ１４および／または記憶装置２０に格納されているソフトウェアに従って動作することができる。ＣＰＵ１０は、ソフトウェアの指示下で、キーボード２４または代替のある入力装置を介して操作者からのコマンドを受け入れることができるとともに、ディスプレイ１６または代替のある出力装置を介して操作者に所望の情報を表示することができる。ＣＰＵ１０は、データの検索、転送、および格納を行うように他のシステム構成要素の動作を制御することができる。

ブリッジ１２は、構成要素間のデータの流れを調整する。ブリッジ１２は、ＣＰＵ１０、メモリ１４、およびディスプレイ１６に専用の広帯域幅ポイントツーポイントバスを提供することができる。

メモリ１４は、高速アクセスのためにソフトウェアおよびデータを格納することができる。メモリ１４は、集積メモリモジュールを含むことができ、集積メモリモジュールの１つまたは複数は揮発性のものであることができる。

ディスプレイ１６は、操作者による使用に向けてデータを提供することができる。ディスプレイ１６はグラフィックスをさらに提供することができ、また、高度なグラフィックス処理性能を含みうる。

拡張バス１８は、ブリッジ１２と他の複数のコンピュータ構成要素の間の通信をサポートすることができる。バス１８は、取り外し可能なモジュール式構成要素および／またはブリッジ１２を有する回路基板上に集積された構成要素（たとえば、オーディオカード、ネットワークインタフェース、データ取得モジュール、モデム等）に接続することが可能である。

記憶装置２０は、ソフトウェアおよびデータを長期保存用に格納することができる。記憶装置２０は、ポータブルであっても、リムーバブルメディアを受け入れても、インストールされた構成要素であっても、または回路基板上に集積された構成要素であってもよい。記憶装置２０は、メモリカード等のリムーバブルメモリデバイスであってもよい。代替として、記憶装置２０は、不揮発性集積メモリ、磁気媒体記憶装置、光学媒体記憶装置、または他のある形態の長期情報記憶装置であってもよい。

入出力インタフェース２２は、広帯域幅接続を必要としないレガシー（legacy、旧来の）構成要素および装置との通信をサポートすることができる。入出力インタフェース２２は、リアルタイムクロックをさらに含むことができ、システムの低レベルテストのためにスキャンチェーンとの通信をサポートすることができる。

キーボード２４は、操作者の操作に応答して、データをインタフェース２２に提供することができる。他の入力装置（たとえば、ポインティングデバイス、ボタン、センサ等）も入出力インタフェース２２に接続して、操作者の操作に応答してデータを提供することが可能である。出力装置（たとえば、パラレルポート、シリアルポート、プリンタ、スピーカ、ライト等）も入出力インタフェース２２に接続して、操作者に情報を伝えることができる。

アダプタ２６は、拡張バス１８に接続されて、拡張バスをメモリカード等のリムーバブルメモリデバイスに接続することができる。代替として、アダプタ２６は、コンピュータシステムとポータブルデジタル装置の間で情報を転送するためにポータブルデジタル装置に接続するように構成することも可能である。

上記コンピュータシステムの他に、他の多くの汎用およびカスタマイズされたデジタル装置およびシステムを、これら装置およびシステムとメモリカード等のメモリデバイスとの間で情報を転送するように有利に構成することが可能である。

図２ａは、バス１０６を介してメモリデバイス１０４に接続されたデジタル装置１０２を示す。一実施形態において、バス１０６は差動シグナリング（differential signaling）を採用した高速半二重（half-duplex）シリアル接続である。代替として、バス１０６は、非差動シグナリングを採用しても、全二重モードで動作しても、かつ／またはパラレル接続であってもよい。バス１０６を介して送られるデータは、クロック情報をデータストリームに埋め込むように符号化することができる。

デジタル装置１０２は、バス１０６からの信号をデジタル受信データに変換する送受信器１０８を備えることができる。送受信器１０８は、デジタル送信データをバス１０６で送信する信号にさらに変換することができる。デジタル装置１０２内にバッファ１１０が含まれてもよく、それによってアンダーフロー／オーバフロー状態の回避を助け、かつ／またはクロックドメイン間の遷移を提供する。

デジタル装置１０２は、バッファ１１０に接続されて送信データを提供し、また受信データを受け入れる機能「コア」（functional core）１１２をさらに備えることができる。コア１１２はバス１０６の動作をさらに調整してもよく、またはこのような機能が送受信器１０８に含まれてもよい。代替として、送受信器１０８および１１２は、バス１０６の動作を調整する際に協働してもよい。

メモリデバイス１０４は、送受信器１１４、バッファ１１６、および機能コア１１８を含むことができる。送受信器１０８の場合と同様に、送受信器１１４はバス１０６からの信号を、バッファ１１６に提供されるデジタル受信データに変換することができる。送受信器１１４はさらに、バッファ１１６からのデジタル送信データをバス１０６で送信する信号に変換することができる。バッファ１１６は、アンダーフロー／オーバフロー状態を回避するように、かつ／またはクロックドメイン間のデータ転送を支援するように動作することができる。機能コア１１８は、バッファ１１６からの受信データを受け入れることができ、また送信データをバッファ１１６に提供することができる。機能コア１１８および／または送受信器１１４は、バス動作を調整する際にデジタル装置１０２と協働することができる。意図する実施形態において、機能コア１１８は、データが流入し、データを検索することが可能な情報記憶媒体を含む。

デジタル装置１０２およびメモリデバイス１０４が異なるデータ転送速度をサポートする場合があることに留意する。たとえば、デジタル装置１０２は、データ伝送速度２００ＭＢ／秒をサポートし、メモリデバイス１０４は、おそらく機能コア１１８の制約により平均１５０ＭＢ／秒でしか格納することができない場合がある。逆が当てはまる場合もあり、また実際に、所与の装置にサポートされる送受信速度が異なる場合もある。したがって、バッファ１１０、１１６でのアンダーフローエラーまたはオーバフローエラーを回避するために、データフロー制御技法を採用することができる。

関連の米国特許出願第１０／２９５，６５１号には、本明細書に記載する情報転送プロトコルを適宜採用することができる各種ハードウェア実施形態についてさらに詳細に記載されている。関連出願に記載されているように、また図２ｂに示すように、装置１０２および１０４は、バス１０６の他に第２のバス１２０によって接続することができる。バス１２０は、バス１０６と物理的に別個であってよい。代替として、バス１２０およびバス１０６が物理的な導体を共有するが、ある時分割多重化または周波数分割多重化様式で動作するか、または実質上別個の動作を提供する他のある方式で動作してもよい。意図する一実施形態において、バス１２０はセキュアデジタルバスまたはマルチメディアカードシステムバスであり、バス１０６は、バス１２０と物理的な導体を共有する差動高速シリアルバスである。構成コマンドおよび開始コマンドはバス１２０を介して伝達することができる一方で、データおよびフロー制御情報はバス１０６を介して伝達することができる。

以下さらに考察するように、バス１０６は専用制御ラインを含むことができる。「専用」という用語の使用は、制御ラインが第２のバスと物理的に共有される場合、このラインを他の目的に使用することができないことを意味するものと解釈すべきではない。むしろ、この用語は単に、バス１０６がこのラインを制御情報の搬送に使用することができ、バス１０６がこのラインをデータの搬送に使用しないことを意味するにすぎない。

図３ａ〜図３ｆは、バス１０６により搬送することのできるプロトコルユニットの例を示す。図３ａは、開始キャラクタ２０４、ユーザデータキャラクタブロック２０６、巡回冗長検査（ＣＲＣ）チェックサム２０８、および終了キャラクタ２１０を含みうるデータパケット２０２の一例である。ブロック２０６は、固定数、たとえば５１２個等のデータキャラクタを含むことができる。ブロック２０６中の各データキャラクタは、FranaszekおよびWidmerの米国特許第４，４８６，７３９号に開示されているもの等のＤＣ平衡化されたＲＬＬ（run-length limited、ランレングス制限）８ｂ／１０ｂコード等を使用して求めることが可能なもの等の８ビットデータ値の１０ビット表現であることができる。このようなコードによって提供されるランレングス制限（run-length limitation）により、データストリームが受信側でクロック復元を提供するに足る遷移を提供することが保証される。

開始キャラクタ２０４は、８ビットデータ値の有効表現に対応しないＲＬＬ８ｂ／１０ｂコードの一意の１０ビット値であることができる。同様に、終了キャラクタ２１０も、８ビットデータ値の有効表現に対応しないＲＬＬ８ｂ／１０ｂコードの（異なる）一意の１０ビット値であることができる。チェックサム２０８は、上記８ｂ／１０ｂコードを１６ビットＣＲＣチェックサムに適用することによって求められる２つの１０ビットキャラクタであることができる。他の様々なチェックサムサイズを代替として使用してよい。代替として、誤り訂正コード（error correction code、ＥＣＣ）を使用して冗長情報ブロックを提供してもよい。たとえば、チェックサム２０８を、上記８ｂ／１０ｂコードを１６バイト冗長ブロックに適用することによって求められる１６個の１０ビットキャラクタで置き換えてもよい。冗長ブロックは、たとえばリードソロモン（Reed-Solomon）誤り訂正コードを使用してデータブロックから求めることが可能である。

受信側において、チェックサム２０８を使用して、データ伝送エラーがないことを検証することができる。冗長ブロックが使用される場合は、復号化プロセスを使用してデータ伝送エラーを検出し、かつ／または訂正することができる。ＣＲＣチェックサムまたはＥＣＣ冗長ブロックの使用、およびそのサイズは、予想されるエラーレートと所望のデータスループットの間でのトレードオフに基づいて決定されるものである。

図３ｂは、固定数（たとえば、５個）の同期キャラクタ２１４を含みうる長同期（long synchronization または long sync）フィールド２１２の一例である。同期キャラクタ２１４は、クロックの同期を支援するために最大数の遷移を有する１０ビット値であることができる。同期キャラクタ２１４は、８ビット値の有効表現に対応する場合もあり、または対応しない場合もあるＲＬＬ８ｂ／１０ｂコードの一意の１０ビット値でもある。たとえば、各同期キャラクタ２１４は「１０１０１０１０１０」でありうる。図３ｃは、同様に固定数の同期キャラクタ２１４を含むことができる短同期フィールド２１６の一例である。短同期（short sync）フィールド中の同期キャラクタの数は２であってよく、いずれの場合でも、長同期フィールド２１２中の同期キャラクタの数よりも少ない。

図３ｄは、開始キャラクタ２１９および状態キャラクタ２２０を含むことができる状態フィールド２１８の一例である。既に述べたように、キャラクタは１０ビット値であることができる。開始キャラクタ２１９は、開始キャラクタ２０４と同じであってよく、または代替として、状態フィールドの開始を知らせる別の一意の１０ビット値であってもよい。状態キャラクタ２２０は、８ビット値の有効表現ではない複数の一意の１０ビット値の中の１つであることができる。異なる各状態キャラクタが異なるメモリデバイスの状態を表すことができる。メモリデバイスの状態の例としては、１）次のデータパケットを送る準備ができている、２）次のデータパケットを送る準備ができていない、３）転送で送られる最後のデータパケット、４）次のデータパケットを受け取る準備ができている、５）ＣＲＣ計算中、次のデータパケットを受け取る準備ができていない、６）ＣＲＣ良好、しかし、次のデータパケットを受け取る準備ができていない、７）エラー検出、エラー処理に遷移する準備ができている、および８）エラー検出、エラー処理に遷移する準備ができていない、を挙げることができる。

図３ｅは、コマンド開始キャラクタ２２４、コマンドデータキャラクタブロック２２６、ＣＲＣチェックサム２２８、および終了キャラクタ２３０を含むことができるコマンドパケット２２２の一例である。コマンド開始キャラクタ２２４は、コマンドパケットの開始を示す一意の１０ビット値であることができ、開始キャラクタ２０４と異なりうる。コマンド開始キャラクタ２２４は、８ｂ／１０ｂ符号化方式の下での８ビット値の有効表現ではない場合がある。コマンドキャラクタブロック２２６は、固定数、たとえば６４個の１０ビットキャラクタを含むことが好ましい。１０ビットキャラクタは、既に述べた８ｂ／１０ｂ符号化方式を６４バイトのコマンドデータブロックに適用することによって求めることができる。チェックサム２２８は、２つのＣＲＣチェックサムバイトの８ｂ／１０ｂ符号化によって求められる２つの１０ビットキャラクタを含むことができる。既に述べたように、代替のチェックサムサイズを採用してもよく、別の代替では、チェックサムを、リードソロモン誤り訂正コードをコマンドデータブロックに適用することによって求められるＥＣＣ冗長ブロックで置き換えてもよい。終了キャラクタ２３０は、終了キャラクタ２１０と同じであってよい。

図３ｆは、応答開始キャラクタ２３４、応答データキャラクタブロック２３６、チェックサム（またはＥＣＣ冗長ブロック）２３８、および終了キャラクタ２４０を含むことができる応答パケット２３４の一例である。応答開始キャラクタ２３４はコマンド開始キャラクタ２２４と同じであってよく、または代替として、異なる一意の１０ビットキャラクタであってもよい。ブロック２３６は、固定数、たとえば６４個の１０ビットキャラクタを含むことができる。既に述べたように、１０ビットキャラクタは、８ｂ／１０ｂコードを、対応するサイズのデータバイトブロックに適用することによって求めることができる。チェックサム２３８は先に求めたような２キャラクタチェックサムであってよく、終了キャラクタ２４０は、終了キャラクタ２１０および２３０と同じであってよい。

考えられる一実施形態において、上に述べたフィールドおよびパケットは、約１〜２ナノ秒未満の１ビットセル時間（a bit-cell time)を使用して伝送される。これらパケットおよびフィールドのすべてが、以下に述べる実施形態のすべてで使用されるわけではないことに留意する。

続く流れ図で、データ読み出しおよびデータ書き込みの方法および機構の可能な実施態様のアーキテクチャ、機能、および動作を示すことができる。この点において、各ブロックは、指定された論理関数（複数可）を実施する１つまたは複数の実行可能命令を含むモジュール、セグメント、またはソフトウェア（もしくはファームウェア）コードの一部を表すことができる。しかし、より強い傾向としては、これら流れ図は、所望のデータレートをサポートするハードウェアで実施されうる。ハードウェアの実施態様は、ハードウェア状態マシンの形をとることができる。代替の実施態様によっては、ブロックに示される機能が、示される順序とは異なる順序で行われうることにも留意されたい。たとえば、図４ａに連続して示されている２つのブロック３０２および３０４を、以下、本明細書においてさらに明らかになるように、関わる機能に応じて、実際には略同時に実行してもよく、または、時にはブロックを逆の順序で実行してもよい。

図４ａは、デジタル装置が、開示する情報転送プロトコルの１つまたは複数の実施形態の実施に使用しうる流れ図の一例を示す。デジタル装置は、この流れ図を使用してメモリデバイスからデータを検索することができる。ブロック３０２から始まり、デジタル装置１０２は、バス１０６を介して検索するデータブロックの数を決定することができ、また、残りのブロック数を追跡するブロックカウンタを初期化することができる。ブロック３０４において、デジタル装置１０２はデータ検索プロセスを開始することができる。一実施形態において、この開始は、（たとえば、図９ａを参照して以下に述べるように）バス１０６を介してコマンドパケットをメモリデバイス１０４に送ることを含みうる。代替として、第２のバス１２０等、他のある手段を介して読み出し命令をメモリデバイス１０４に伝達してもよい。

メモリデバイス１０４は、読み出しコマンドを受け取った後、デジタル装置１０２がブロック３０６において検出した長同期フィールドで応答することができる。デジタル装置１０２は、長同期フィールドの同期キャラクタを使用して、ローカルクロックと、メモリデバイス１０４により使用される送信クロックとを同期させることができる。このような同期は、フェーズロックループ（ＰＬＬ）を使用して成し遂げることができる。同期がなされると、ブロック３０８において、デジタル装置１０２がデータブロック開始キャラクタを求めてバス１０６の監視を開始する。開始キャラクタを受け取った後、ブロック３１０において、デジタル装置はデータブロックおよび対応するチェックサムを受け取る。

ブロック３１０の後、流れ図は分岐して同時実行を示す。ブロック３１２において、デジタル装置１０２は状態「ビジー」フィールド（status busy field）を求めてバスを監視する。同時にブロック３１４において、デジタル装置１０２はチェックサム値を検証して、送信エラーが発生したか否かを判定する。エラーが検出される場合、ブロック３３０において、デジタル装置１０２は読み出し動作を終了する。その他の場合、ブロック３１８において、デジタル装置１０２はデータブロックを受け入れ、ブロックカウントを減分させる。その間、ブロック３１６において、デジタル装置１０２は一連のビジーフィールドの後に状態「レディ」フィールド（status ready field）または状態「ラスト」フィールド（status last field）が続いているか否かを判定する。続いていない場合、制御はブロック３３０に渡る。その他の場合、ブロック３１６および３１８の後に結合動作が続けられる。結合動作に結び付けられたすべての同時パスの走査（traversal）は、結合動作に続くいずれの動作が行われる前に完了しなければならない。

したがって、データブロックを受け入れ、適正な状態フィールドを受け取ると、ブロック３２０において、デジタル装置１０２は状態フィールドが状態「ラスト」フィールドであったか否か、またブロックカウントがゼロであるかどうかを判定する。そうである場合、ブロック３２２において、デジタル装置１０２は読み出し動作に成功してこれを終了する（すなわち、すべてのデータブロックがエラーなく受け取られた）。その他の場合、ブロック３２４において、デジタル装置１０２は、ブロックカウントがゼロに達する前に状態「ラスト」フィールドが受け取られたか否かを判定する。そうである場合、制御はブロック３３０に渡る。その他の場合、ブロック３２５において、デジタル装置１０２は、状態「ラスト」フィールドを受け取ることなくブロックカウントがゼロに達したか否かを判定する。そうである場合、制御はブロック３３０に渡る。その他の場合、ブロック３２８において、デジタル装置１０２は、状態フィールドの後にデータブロック開始キャラクタが続いているか否かを判定する。そうではない場合、制御はブロック３３０に渡る。その他の場合、制御はブロック３１０に戻る。

図４ｂは、開示する情報転送プロトコルの１つまたは複数の実施形態の実施にメモリデバイスが使用しうる流れ図の一例を示す。メモリデバイス１０４は、この流れ図を使用してデータをデジタル装置に送ることができる。

メモリデバイス１０４は、デジタル装置１０２から読み出し命令を受け取ると、ブロック３４０において、送るべきデータブロックの残数を示すようにブロックカウンタをセットする。ブロック３４２において、メモリデバイス１０４は、記憶媒体（たとえば、メモリアレイ）からバッファへのデータの転送を開始する。メモリデバイス１０４は、ブロック３４４において、最初のデータブロックを送る準備ができるまで待つ。ブロック３４６において、メモリデバイス１０４は、検索エラーが発生したか否かを判定する。発生した場合、ブロック３４８において、メモリデバイス１０４は長同期フィールドを送り、ブロック３５０において、状態「エラー」フィールド（status error field）を送る。ブロック３５２において、メモリデバイス１０４は読み出し動作を失敗動作として終了する。

ブロック３４６に戻り、エラーが検出されない場合、ブロック３５４において、メモリデバイス１０４は読み出し動作の開始に応答する。一実施形態において、この応答は第２のバス１２０を介して発行することができる。ブロック３５６において、メモリデバイス１０４は長同期フィールドを送る。ブロック３５６の後に分岐が続き、ブロック３５８および３６０の同時実行を示す。ブロック３５８において、メモリデバイス１０４はデータブロック（およびチェックサム）をデジタル装置１０２に送る。ブロック３６０において、メモリデバイス１０４はブロックカウントを減分させる。

ブロック３６２において、メモリデバイス１０４は、ブロックカウントがゼロであるか否かを判定する。ゼロである場合、フローパスは結合動作に到達する。その他の場合、ブロック３６４において、メモリデバイス１０４は次のデータブロックの検索を開始する。ブロック３６６において、メモリデバイス１０４は、エラーが検索中に発生したか否かを判定する。発生した場合、制御はブロック３５０に渡る。その他の場合、ブロック３６８においてメモリデバイス１０４は、ブロック３６０に戻る前に、状態「レディ」フィールドが送られるのを待つ。

ブロック３５８においてデータブロックが送られた後、ブロック３７０において、メモリデバイス１０４はチェックを行い、ブロックカウントがゼロであるか否かを判定する。ゼロではない場合、ブロック３７２において、メモリデバイス１０４は次のデータブロックを送る準備ができているか否かを判定する。メモリデバイス１０４は、ブロック３７４において、次のデータブロックの準備ができるまで状態「ビジー」フィールドを繰り返し送る。ブロック３７６において、メモリデバイス１０４は、状態「レディ」フィールドを送り、制御はブロック３５８に戻る。

ブロック３７０においてブロックカウントがゼロである場合、制御は結合動作に渡る。結合後、メモリデバイス１０４は、ブロック３７８において状態「ラスト」フィールドを送り、ブロック３８０において読み出し動作に成功してこれを終了する。

図４ａおよび図４ｂは読み出しプロセス実施形態を示す。図５ａおよび図５ｂは書き込みプロセス実施形態を示す。より一般には、図５ａは、開示する情報転送プロトコルの実施形態の実施にデジタル装置が使用しうる流れ図の一例を示す。

ブロック４０２から始まり、デジタル装置１０２は、送るべきデータパケットの数を追跡するようにブロックカウンタをセットする。ブロック４０４において、デジタル装置１０２はメモリデバイス１０４に対するデータ格納プロセスを開始する。この開始は、バス１０６を介してコマンドパケットをメモリデバイス１０４に送ることによって行うことができる（たとえば、図９ａに示すように）。代替として、第２のバス１２０等、他のある機構を介して書き込み命令をメモリデバイス１０４に伝達してもよい。この開始により、メモリデバイスは、バス１０６を介して書き込みデータを受け入れる状態になる。

ブロック４０６において、デジタル装置１０２はバス１０６を介して長同期フィールドを送る。ブロック４０８において、デジタル装置１０２はデータパケット（データブロックおよび対応するチェックサムを含む）をメモリデバイス１０４に送る。ブロック４１０において、デジタル装置１０２は受信モードに切り替わり、短同期フィールドをリッスンする。短同期フィールドが受け取られない場合、ブロック４１２において、デジタル装置はエラーにより書き込みプロセスを終了する。その他の場合、ブロック４１４において、デジタル装置１０２は状態「ビジー」フィールド以外のものを受け取るまで待つ。ブロック４１６において、デジタル装置１０２は、状態「レディ」フィールドを受け取ったか否かを判定する。受け取っていない場合、制御はブロック４１２に渡る。その他の場合、ブロック４１８において、デジタル装置はブロックカウントを減分させる。

ブロック４２０において、デジタル装置１０２は、ブロックカウンタがゼロであるか否かを判定する。ゼロである場合、ブロック４２２において、デジタル装置１０２は書き込みプロセスに成功してこれを終了する。その他の場合、ブロック４２４において、デジタル装置１０２は送信モードに切り替わり、短同期フィールドを送る。そして、制御はブロック４０８に戻る。

図５ｂは、開示する情報転送プロトコルの実施形態の実施にメモリデバイス１０４が使用しうる流れ図の一例を示す。メモリデバイスは、バス１０６を介して、あるいは他のある機構を介してコマンドパケットとして書き込み命令を受け取ると、ブロック４３０において、受け取るべきパケットの数を追跡するようにカウンタをセットする。ブロック４３２において、メモリデバイス１０４は同期フィールドを受け取る。ブロック４３４において、メモリデバイス１０４は、同期フィールドの後に開始キャラクタが続いているか否かを判定する。続いていない場合、制御はブロック４３２に戻る。その他の場合、ブロック４３６において、メモリデバイス１０４はデータブロックおよび対応するチェックサムを受け取ってバッファに入れる。

ブロック４３８において、メモリデバイス１０４は送信モードに切り替わり、状態「ビジー」フィールドを送る。ブロック４４０において、メモリデバイス１０４は受信エラーが発生したか否かを判定し、発生した場合、制御はブロック４５６に渡る。その他の場合、ブロック４４２において、メモリデバイスはブロックカウントを減分させる。ブロック４４４において、メモリデバイス１０４は格納プロセスを開始し、データをバッファから記憶媒体に転送する。ブロック４４６において、メモリデバイス１０４はブロックカウントがゼロであるか否かを判定する。ゼロではない場合、ブロック４４８において、メモリデバイス１０４はバッファに別のデータパケットに十分な余地があるか否かを判定する。ない場合、ブロック４５０において、メモリデバイスは別の状態「ビジー」フィールドを送り、ブロック４４８に戻る。

その他の場合、ブロック４５２において、メモリデバイス１０４は、データを記憶媒体に転送するに伴って内部エラーが発生したか否かを判定する。発生していない場合、ブロック４５４において、メモリデバイス１０４は状態「レディ」フィールドを送り、制御はブロック４３２に戻る。その他の場合、メモリデバイス１０４は、ブロック４５６において状態「エラー」フィールドを送り、ブロック４５８において、エラーにより書き込みプロセスを終了する。

ブロック４４６に戻り、ブロックカウントがゼロに達していた場合、ブロック４６０において、メモリデバイスは、記憶媒体への転送がまだ続けられているか否かを判定する。続いている場合、メモリデバイス１０４は、ブロック４６２において状態「ビジー」フィールドを送り、そしてブロック４６０に戻る。その他の場合、ブロック４６４において、メモリデバイス１０４は、記憶装置への転送中にエラーが発生したか否かを判定する。発生した場合、制御はブロック４５６に渡る。発生しなかった場合、メモリデバイス１０４は、ブロック４６６において状態「レディ」メッセージを送り、ブロック４６８において書き込みプロセスに成功してこれを終了する。

図４ａ、図４ｂ、図５ａ、および図５ｂは、様々なポイントで状態「ビジー」フィールドおよび状態「レディ」フィールドの使用を記している。このようなフィールドの使用を省いて、「ビジー」状態を示すようにアサートし、また「レディ」状態を示すようにデアサートすることが可能な制御ラインを採用する代替の各種実施形態（以下さらに述べる）も意図されることに留意する。当業者は、わずかな変更で、上記流れ図をこれら代替の実施形態の実施にも使用しうることを容易に認識しよう。

図６ａ〜図６ｄは、開示する情報転送プロトコルの一実施形態により生成しうる通信シーケンスの例を示す。図６ａは、メモリデバイス１０４からデジタル装置１０２にそれぞれ送られる開始セグメント５０２、複数の後続セグメント５０４、５０６、および終了セグメント５０８を含むエラーなし読み出しシーケンスの一例を示す（セグメント５０４および５０６は、送られるデータブロックが１個のみの場合には省かれることに留意する）。開始セグメント５０２は、長同期フィールド５１０および第1のデータパケット５１２を含む。後続セグメント５０４、５０６は、それぞれゼロ以上の状態「ビジー」フィールド５１４、その後に状態「レディ」フィールド５１６、その後にデータパケット５１８を含む。終了セグメントは単に、最後のデータパケットが送られたことを示す状態「ラスト」フィールドであることができる。

図６ｂは、エラーを含む読み出しシーケンスの一例を示す。メモリデバイス１０４は、開始セグメント５０２、後続セグメント５０４、およびエラーセグメント５２０を送信する。メモリデバイス１０４は、内部エラーの検出に応答して、または第２のバス１２０を介してデジタル装置１０２から終了コマンドを受け取ったことに応答して、エラーセグメント５２０の送信を開始することができる。エラーセグメント５２０は、ゼロ以上の状態「ビジー」フィールド５１４、およびエラー状態を示す１つまたは複数の状態「エラー」フィールド５２２を含みうる。状態「エラー」フィールドは、デジタル装置１０２が、たとえば第２のバス１２０を介して状態要求を送ることによって、読み出しプロセスを終了する行動をとるまで、繰り返し続けることができる。

図６ｃは、エラーなし書き込みシーケンスの一例を示す。デジタル装置１０２は、上のレベル５３２に示されるフィールドおよびパケットを送り、メモリデバイス１０４は下のレベル５３４に示されるフィールドを送る。エラーなし書き込みシーケンスは、開始セグメント５２８を含み、ゼロ以上の後続セグメント５３０を含みうる。開始セグメント５２８は、バス１０６を介してデジタル装置１０２から送られる長同期フィールド５１０および第1のデータパケット５１２を含む。データパケット５１２の後にはパッド（pad）５３６が続くことができ、電子機器が送信から受信に、またその逆に遷移できるようにする。パッド時間は、１ビット伝送時間の約２つ分、すなわち約１〜２ナノ秒でありうる。

メモリデバイス１０４は、短同期フィールド５４０、ゼロ以上の状態ビジーフィールド５１４、および状態レディフィールド５１６で応答する。後続セグメント５３０は、長同期フィールドではなく短同期フィールド５４０で始まるという点で区別される、同様の構造を有する。少なくとも１つの状態ビジーフィールドを最後のセグメントで送り、データを受信バッファからフラッシュできるようにすることが可能であることが予想される。

図６ｄは、エラーに直面する、または中止された書き込みシーケンスの一例を示す。最初のセグメント５２８の後、デジタル装置１０２は、短同期フィールド５４０およびデータパケット５４４を有する後続セグメントを開始する。データパケット５４４は、転送が中止された場合は、無効なキャラクタを含むか、または中止キャラクタで早期に終了する場合がある。休止（pause）５３６の後、メモリデバイス１０４は短同期フィールド５４０、ゼロ以上の状態ビジーフィールド５１４、１つまたは複数の状態エラーフィールド５２２、および状態レディフィールド５１６を送ることができる。メモリデバイス１０４は、デジタル装置１０２が第２のバス１２０を介して状態要求コマンドを送るまで、状態レディフィールド５１６を送るのを待つことができる。

図７ａ〜図７ｄは、開示する情報転送プロトコルの別の実施形態により生成しうる通信シーケンス例を示す。この実施形態では、バス１０６は、メモリデバイス１０４によって制御されるエラー／ホールド信号ライン（代替として、「制御ライン」と呼称する）を含むことができる。図７ａは、メモリデバイス１０４が、１つまたは複数の後続セグメント６０４、６０６が続きうる開始セグメント６０２を送信する、エラーなし読み出しシーケンスの一例を示す。開始セグメント６０２は、長同期フィールドおよびデータパケットを含む。メモリデバイス１０４は、開始セグメントの後に、１つまたは複数の短同期フィールドおよびデータパケットを有する後続セグメント６０４を続ける。メモリデバイス１０４は、各データパケット後にエラー／ホールド信号６０８をアサートし、後続するデータパケットの送信を行う準備ができると、その信号をデアサートする。後続するデータパケットは、エラー／ホールドのデアサート後に完全な短同期の送信が完了してから送られる。

図７ｂは、エラーが検出される読み出しシーケンスの一例を示す。内部エラーにより、メモリデバイス１０４は、一連の短同期フィールド６１６およびエラー／ホールド信号アサーション６１８を提供することになり、これらは両方とも、デジタル装置１０２が第２のバス１２０を介して状態照会を送るまで維持されうる。

図７ｃは、デジタル装置１０２が開始セグメント６２０、後続セグメント６２２および６２３、ならびに終了セグメント６２４を送るエラーなしの書き込みシーケンスの一例を示す。メモリデバイス１０４は引き続きエラー／ホールド信号６０８を制御する。開始セグメント６２０は、データパケットが後に続く長同期フィールドを含む。メモリデバイス１０４は、各データパケットを受け取った後にエラー／ホールド信号６０８をアサートし、また、その信号をデアサートして別のデータパケットを受け取る準備ができていることを示す。エラーホールドがアサートされると、デジタル装置は完全な短同期フィールドを送る。後続セグメント６２２は、データパケットに先行する１つまたは複数の短同期フィールドを含む。終了セグメントは長同期フィールドを含むことができる。

図７ｄは、後続セグメント６２２が送られている間、またはその直後にエラーに直面する書き込みシーケンスの一例を示す。メモリデバイスは、デジタル装置１０２が第２のバス１２０を介して状態照会を送るまで続けることができるエラー信号アサーション６３４を（エラー／ホールドライン上で）提供する。アサーション６３４を連続することで、デジタル装置１０２が状態照会が必要であると判断するまで、デジタル装置１０２に短同期フィールドのシーケンス６３２を送り続けさせることができる。

図８ａ〜図８ｄは、開示する情報転送プロトコルのさらに別の実施形態により生成しうる通信シーケンス例を示す。この実施形態では、デジタル装置１０２およびメモリデバイス１０４は交渉して、動作するバスレートを決定することができる。このバスレートは、読み出し動作と書き込み動作で異なってよい。それぞれの場合のバスレートは、デジタル装置およびメモリデバイスによってサポートされるレートのうちの低い方の最良推定値であることができる。

図８ａは、メモリデバイス１０４が最初のセグメント７０２、その後に後続セグメント７０４、７０６を送るエラーなしの読み出しシーケンスの一例を示す。最初のセグメントは、長同期フィールド、その後にデータパケットを含むことができる。後続セグメントはそれぞれ、ゼロ以上の短同期フィールドが先行するデータパケットを含むことができる。メモリデバイス１０４は、メモリデバイスが後続データパケットを送る準備ができていない場合、短同期フィールドを送り、エラー／ホールド信号７０８のアサーション７１０を提供することができる。これは、交渉されたレートが、メモリデバイスによりサポートされるレートよりも高い状態になる場合でありうる。理想的には、適正なレートが選択された場合は、短同期フィールドおよびエラー／ホールド信号のアサーションを省いてよい。

図８ｂは、エラーに直面する読み出しシーケンスの一例を示す。エラーが検出されると、メモリデバイス１０４は、１つまたは複数の短同期フィールドのシーケンス７１２およびエラー／ホールド信号７０６のアサーション７１４を提供する（図面には２つの異なる７０６が示されているが、明確にするため、図面中のこの参照は７０８であるべきである）。シリーズおよびアサーションは、デジタル装置１０２が第２のバス１２０を介して状態照会を送るまで続けることができる。

図８ｃは、デジタル装置１０２が開始セグメント７１６、その後に後続セグメント７１８、７２０、そして終了セグメント７２２を送る、エラーなしの書き込みシーケンスの一例を示す。エラー／ホールド信号７０８の制御は、メモリデバイス１０４によって維持される。メモリデバイス１０４は信号７０８をアサートして、エラーまたは切迫したオーバフローを示すことができる。エラーがなく、バスレートが適正であると仮定すると、信号７０８はデアサートされたままであってよい。

開始セグメント７１６は、初期データパケットが後に続く長同期フィールドを含むことができる。後続セグメントはそれぞれ、ゼロ以上の短同期フィールドが先行する後続データパケットを含むことができる。終了セグメント７２２は、単に長同期フィールドを含むことができる。

図８ｄは、メモリデバイス１０４が信号７０８のアサーション７２６を提供して、後続データパケットの準備ができていないことを示す、書き込みシーケンスの一例を示す。このアサーションは、後続セグメント７２０の終了前に行うことができる。アサーション７２６を検出すると、デジタル装置１０２はデータ送信を停止し、信号７０８がデアサートされるまで１つまたは複数の短同期フィールドのシリーズ７２４を送る。メモリデバイス１０４は、第２のバス１２０を介してデジタル装置１０２から状態照会を受けとると、信号７０８をデアサートすることができる。

図９ａ〜図９ｃは、開示する情報転送プロトコルのさらにまた別の実施形態により生成しうる通信シーケンスの例を示す。この実施形態では、デジタル装置１０２およびメモリデバイス１０４が、バス１０６を介してコマンドパケットおよび応答パケットを交換する。図９ａは、上のレベル８０４のアイテムがデジタル装置１０２によって送られ、下のレベル８０６のアイテムがメモリデバイス１０４によって送られるコマンド応答−交換８０２の一例を示す。交換８０２は、デジタル装置１０２が長同期８０８、その後にコマンドパケット８１０を送ることで始まる。コマンドパケット８１０は、読み出しコマンド、書き込みコマンド、または状態要求コマンドを表すことができる。他のコマンドも表すことができる。コマンドパケット８１０の後は休止８１２があり、その後、メモリデバイス１０４が１つまたは複数の短同期フィールド８１４、状態レディフィールド８１８、および応答パケット８２０を送る。応答パケット８２０はコマンドの承認を表してよく、また、状態情報、および／またはコマンド解析時の成功または失敗を示すものであってもよい。

図９ｂは、コマンド−応答交換８０２、その直後に１つまたは複数の後続セグメント５０４、５０６のシリーズ、そして終了セグメント５０８を含む、エラーなしの読み出しシーケンスの一例を示す。これらセグメントは、図６ａに関連付けて先に述べたものであってよい。

図９ｃは、コマンド−応答交換８０２、その後に後続データ−レディ交換５３０を含む、エラーなしの書き込みシーケンスの一例を示す。データ−レディ交換５３０は、図６ｃに関連付けて先に述べたものであってよい。

エラー処理も、コマンド−応答交換を用いて行うことができる。たとえば、メモリデバイス１０４は、状態「エラー」フィールドを送ることによってエラーを示すことができる。パッド期間が続き、その後にデジタル装置１０２は図９ａに示すようにコマンド−応答交換を開始することができ、それに応じてエラーの性質およびエラーについての詳細を求める。

上記考察は、様々な原理および実施形態の例示であるものと解釈される。ひとたび上記開示を完全に理解すれば、多くの変形および変更が当業者に明白になろう。たとえば、デジタル装置の役割は、コンピュータシステム、デジタルカメラ、デジタル音楽プレーヤ等を含む任意のホスト装置またはマスタ装置で果たすことができる。メモリデバイスは、開示する情報転送プロトコル実施形態の使用から恩恵を得るスレーブ装置の一例にすぎず、ネットワークインタフェース、データ取得カード、スキャナ等、他の周辺機器も同様に恩恵を得ることができる。添付の特許請求の範囲は、このような変形および変更をすべて包含するものと解釈されるものと意図される。

様々な情報転送プロトコル実施形態を採用しうるデジタルシステムの一例を示す図である。 デジタル装置とメモリデバイスの間の代替のバス構成を示す図である。 デジタル装置とメモリデバイスの間の代替のバス構成を示す図である。 様々な情報転送プロトコル実施形態により採用されうるパケットおよびフィールドを示す図である。 様々な情報転送プロトコル実施形態により採用されうるパケットおよびフィールドを示す図である。 様々な情報転送プロトコル実施形態により採用されうるパケットおよびフィールドを示す図である。 様々な情報転送プロトコル実施形態により採用されうるパケットおよびフィールドを示す図である。 様々な情報転送プロトコル実施形態により採用されうるパケットおよびフィールドを示す図である。 様々な情報転送プロトコル実施形態により採用されうるパケットおよびフィールドを示す図である。 特定の情報転送プロトコル実施形態による読み出しシーケンスの実施に使用しうる流れ図の例である。 特定の情報転送プロトコル実施形態による読み出しシーケンスの実施に使用しうる流れ図の例である。 特定の情報転送プロトコル実施形態による書き込みシーケンスの実施に使用しうる流れ図の例である。 特定の情報転送プロトコル実施形態による書き込みシーケンスの実施に使用しうる流れ図の例である。 １つの情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 １つの情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 １つの情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 １つの情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらに別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらに別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらに別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらに別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらにまた別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらにまた別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。 さらにまた別の情報転送プロトコル実施形態による通信シーケンスの例を示す図である。

符号の説明

１０２ マスタ装置
１０４ スレーブ装置
１０６ バス

Claims (10)

1. マスタ装置と、
   少なくとも１つのバスにより前記マスタ装置に接続されたスレーブ装置と、
   を備え、
   前記マスタ装置は、第1のデータパケットが後に続く第１のタイプの同期フィールドを使用して前記スレーブ装置に情報を転送し、前記スレーブ装置は、別のデータパケットを受け取る前に追加時間が必要ではない場合、状態レディフィールドが後に続く第２の異なるタイプの同期フィールドで各データパケットに応答する、システム。
2. 前記バスは、クロック情報が埋め込まれたデータストリームを搬送するように構成された差動シリアルデータバスである、請求項１記載のシステム。
3. 前記スレーブ装置は、データをパラレルフォーマットで搬送するように構成された第２のバスにより前記マスタ装置にさらに接続される、請求項２記載のシステム。
4. 前記差動シリアルデータバスおよび前記第２のバスは、共通の物理的な導体を共有する、請求項３記載のシステム。
5. 前記スレーブ装置は、第1のデータパケットの前の前記第１のタイプの同期フィールドを使用して前記マスタ装置に情報を転送する、請求項１記載のシステム。
6. 前記スレーブ装置は、各データパケットを送った後に少なくとも１つの状態フィールドを送る、請求項５記載のシステム。
7. マスタ装置からスレーブ装置に情報を転送する方法であって、
   前記マスタ装置が第１のタイプの同期フィールドを送るステップと、
   前記マスタ装置がデータパケットを送るステップと、
   前記スレーブ装置が第２の異なるタイプの同期フィールドで応答するステップと、
   別のデータパケットを受け取る前に追加時間が必要ではない場合、前記スレーブ装置が状態レディフィールドを送るステップと、
   を含む方法。
8. 前記マスタ装置が前記状態レディフィールドを受け取った後に前記第２のタイプの同期フィールドを送るステップと、
   前記マスタ装置が後続データパケットを送るステップと、
   をさらに含む、請求項７記載の方法。
9. マスタ装置と、
   差動シリアルバスにより前記マスタ装置に接続されたスレーブ装置と、
   を備え、
   前記スレーブ装置は、１つまたは複数のデータフィールドおよび最後のデータパケットが送られたことを示す状態フィールドが後に続く同期フィールドを使用して、前記マスタ装置に情報を転送する、システム。
10. 前記マスタ装置に情報を転送するために、前記スレーブ装置は、第1のデータパケット以外の各データパケットの前に送られる状態「レディ」フィールドをさらに使用して、後続データパケットが後に続くことを示し、
    前記マスタ装置に情報を転送するために、前記スレーブ装置は、必要に応じて状態「ビジー」フィールドをさらに使用して、データパケットを送る前に追加時間が必要であることを示す、請求項９記載のシステム。
    

Images