JP2863771B2 - 同期直列インターフェイスの再同期化方法及び回路 - Google Patents
同期直列インターフェイスの再同期化方法及び回路Info
- Publication number
- JP2863771B2 JP2863771B2 JP5079068A JP7906893A JP2863771B2 JP 2863771 B2 JP2863771 B2 JP 2863771B2 JP 5079068 A JP5079068 A JP 5079068A JP 7906893 A JP7906893 A JP 7906893A JP 2863771 B2 JP2863771 B2 JP 2863771B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- controller
- data
- serial
- transmitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 143
- 238000004891 communication Methods 0.000 claims description 34
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 5
- 230000005465 channeling Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 208000033748 Device issues Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はクロックとデータを含む
同期直列インターフェイスに関し、さらに詳細には同期
直列インターフェイスの再同期化に関する。
同期直列インターフェイスに関し、さらに詳細には同期
直列インターフェイスの再同期化に関する。
【０００２】
【従来の技術】電子システムにおけるデータの交換は直
列または並列フォーマットで行なわれる。複数の装置間
で並列通信を行なうには通常、多数のデータビットが必
要である。直列通信は２以上の装置間で並列でなく直列
フォーマットでデータを送受信するため利用される。直
列通信は並列通信と比べて一般的に低速度であるが、そ
の利点は必要とするライン数が少ないこと、またデータ
を遠距離に亘って低コストで送信できることである。ま
た、直列通信に必要な専用ピンは少数であるため、マイ
クロコントローラの多くは直列ポートを組み込んでい
る。直列通信には、データを１つのラインで送信するた
めデータ信号流の復号にあたりどこにデータワードの境
界があるかを知る必要があるという固有の問題がある。
２つのデバイス間においてこの境界が変動すると、デー
タが誤って解釈されるという事態が生じ直列でのデータ
の交換が正しく機能しなくなる。
列または並列フォーマットで行なわれる。複数の装置間
で並列通信を行なうには通常、多数のデータビットが必
要である。直列通信は２以上の装置間で並列でなく直列
フォーマットでデータを送受信するため利用される。直
列通信は並列通信と比べて一般的に低速度であるが、そ
の利点は必要とするライン数が少ないこと、またデータ
を遠距離に亘って低コストで送信できることである。ま
た、直列通信に必要な専用ピンは少数であるため、マイ
クロコントローラの多くは直列ポートを組み込んでい
る。直列通信には、データを１つのラインで送信するた
めデータ信号流の復号にあたりどこにデータワードの境
界があるかを知る必要があるという固有の問題がある。
２つのデバイス間においてこの境界が変動すると、デー
タが誤って解釈されるという事態が生じ直列でのデータ
の交換が正しく機能しなくなる。
【０００３】直列通信は同期式または非同期式のいずれ
かである。同期式通信では、デバイス間をデータとクロ
ックが共に送信されるため、同期化のためチップセレク
トまたはリセットのような別のラインが必要である。非
同期式直列通信では２つのデバイス間でデータだけが送
信される。非同期式通信では、データパケットの前後に
それぞれスタートビット及びストップビットが送られ、
これらが２つの装置を同期化する。例えば、ＲＳ２３２
規格では各ワードの前後にそれぞれに少なくとも１つの
スタートビット及び１つのストップビットが必要であ
る。この場合１つのワードの長さは５乃至８ビットであ
る。
かである。同期式通信では、デバイス間をデータとクロ
ックが共に送信されるため、同期化のためチップセレク
トまたはリセットのような別のラインが必要である。非
同期式直列通信では２つのデバイス間でデータだけが送
信される。非同期式通信では、データパケットの前後に
それぞれスタートビット及びストップビットが送られ、
これらが２つの装置を同期化する。例えば、ＲＳ２３２
規格では各ワードの前後にそれぞれに少なくとも１つの
スタートビット及び１つのストップビットが必要であ
る。この場合１つのワードの長さは５乃至８ビットであ
る。
【０００４】非同期式直列通信では、データパケットが
スタートビットとストップビットにより前後を挟まれた
入来データ信号流を受信側装置がオーバーサンプリング
することによりデータからクロックを抽出する。したが
って、オーバーサンプリング条件、またスタートビット
及びストップビットのオーバーヘッドにより、非同期式
通信は同期式データ通信プロトコルよりも固有に低いデ
ータ帯域幅を持つ。
スタートビットとストップビットにより前後を挟まれた
入来データ信号流を受信側装置がオーバーサンプリング
することによりデータからクロックを抽出する。したが
って、オーバーサンプリング条件、またスタートビット
及びストップビットのオーバーヘッドにより、非同期式
通信は同期式データ通信プロトコルよりも固有に低いデ
ータ帯域幅を持つ。
【０００５】同期式直列通信もまた送信側と受信側装置
の間でワードの境界を再同期化するなんらかの方法を必
要とする。ワードの境界を揃え直す１つの方法として、
一方の装置がチップセレクトラインまたはリセットライ
ンのような別のラインによりもう一方の装置をリセット
する。この別のラインは、故障の場合及びデータ送信を
最初にスタートさせる時に限り必要とされるものであ
り、インターフェイスのコストを増加させる。図１は典
型的な同期直列ポートを示している。この図では、コン
トローラと周辺装置の間でデータがシフトされる。コン
トローラはデータの伝送を取り仕切るからマスターと考
えられ、直列クロックＳＣＬＫを発生する。この図で
は、周辺装置のシフトレジスタからコントローラのシフ
トレジスタへデータが送られる。それと同時に、コント
ローラのシフトレジスタから周辺装置のシフトレジスタ
へデータが送られる。ＣＳの反転記号で示すチップセレ
クトバーは直列ポートを使用可能状態にし、アクティブ
状態になると何時データをシフトさせるべきかを指示
し、また非アクティブ状態ではデータが停止または終了
状態にあることを示す。
の間でワードの境界を再同期化するなんらかの方法を必
要とする。ワードの境界を揃え直す１つの方法として、
一方の装置がチップセレクトラインまたはリセットライ
ンのような別のラインによりもう一方の装置をリセット
する。この別のラインは、故障の場合及びデータ送信を
最初にスタートさせる時に限り必要とされるものであ
り、インターフェイスのコストを増加させる。図１は典
型的な同期直列ポートを示している。この図では、コン
トローラと周辺装置の間でデータがシフトされる。コン
トローラはデータの伝送を取り仕切るからマスターと考
えられ、直列クロックＳＣＬＫを発生する。この図で
は、周辺装置のシフトレジスタからコントローラのシフ
トレジスタへデータが送られる。それと同時に、コント
ローラのシフトレジスタから周辺装置のシフトレジスタ
へデータが送られる。ＣＳの反転記号で示すチップセレ
クトバーは直列ポートを使用可能状態にし、アクティブ
状態になると何時データをシフトさせるべきかを指示
し、また非アクティブ状態ではデータが停止または終了
状態にあることを示す。
【０００６】周辺装置は外部の集積回路或いは集積装置
であり、コントローラに別個の機能を提供する。周辺装
置の中にはそのシステムの外部情報またはデータを受け
取るものがある。これらのシステムでは、データがコン
トローラにとって利用可能な状態にあることを示す必要
がある。その一例はアナログ情報をデジタル情報に変換
するアナログ−デジタルコンバータである。アナログ−
デジタルコンバータは変換が終了したことを指示するプ
ロトコルを必要とする。もう１つの例は伝送ラインを送
られた情報を受け取るＵＡＲＴである。この例では、Ｕ
ＡＲＴは受信される情報を待機し、データの受信をコン
トローラへ通告する方法を必要とする。この通告には多
くの型式が考えられる。その１つはコントローラにカウ
ンターを設けて所定の時間待機させる。このやり方によ
るとコントローラの内部に、他の仕事に用いたほうがよ
い回路を設ける必要がある。
であり、コントローラに別個の機能を提供する。周辺装
置の中にはそのシステムの外部情報またはデータを受け
取るものがある。これらのシステムでは、データがコン
トローラにとって利用可能な状態にあることを示す必要
がある。その一例はアナログ情報をデジタル情報に変換
するアナログ−デジタルコンバータである。アナログ−
デジタルコンバータは変換が終了したことを指示するプ
ロトコルを必要とする。もう１つの例は伝送ラインを送
られた情報を受け取るＵＡＲＴである。この例では、Ｕ
ＡＲＴは受信される情報を待機し、データの受信をコン
トローラへ通告する方法を必要とする。この通告には多
くの型式が考えられる。その１つはコントローラにカウ
ンターを設けて所定の時間待機させる。このやり方によ
るとコントローラの内部に、他の仕事に用いたほうがよ
い回路を設ける必要がある。
【０００７】もう１つの方法として、データが利用可能
なことを示す専用ピンを設ける方法がある。この方法で
はコントローラと周辺装置の間に別のラインが必要なた
めインターフェイスのコストが増加するが、最大の帯域
幅が維持される。第３の方法はデータが利用可能なこと
を示すステータス情報を直列データラインを介して送る
方法である。この方法はある帯域幅を必要とするが、２
つの装置の間に別のラインを設ける必要はない。同期直
列通信に用いるさらに別の方法として、各データワード
の送信開始を示すスタートビットを利用するものがあ
る。この例では、最初にスタートビットとは反対の多数
のビットを送って受信側装置をフラッシングし、その後
スタートビットとそれに続くデータワードを送る。これ
は非同期インターフェイスに用いられているのと全く同
じ方法を利用するが、クロックが必要であるという点に
おいて非同期プロトコルと同様である。この方法は、従
来の非同期通信と同様各ワードにつき１つのビット（最
初のビット）が再同期化に必要であるという点において
帯域幅を用いるものである。
なことを示す専用ピンを設ける方法がある。この方法で
はコントローラと周辺装置の間に別のラインが必要なた
めインターフェイスのコストが増加するが、最大の帯域
幅が維持される。第３の方法はデータが利用可能なこと
を示すステータス情報を直列データラインを介して送る
方法である。この方法はある帯域幅を必要とするが、２
つの装置の間に別のラインを設ける必要はない。同期直
列通信に用いるさらに別の方法として、各データワード
の送信開始を示すスタートビットを利用するものがあ
る。この例では、最初にスタートビットとは反対の多数
のビットを送って受信側装置をフラッシングし、その後
スタートビットとそれに続くデータワードを送る。これ
は非同期インターフェイスに用いられているのと全く同
じ方法を利用するが、クロックが必要であるという点に
おいて非同期プロトコルと同様である。この方法は、従
来の非同期通信と同様各ワードにつき１つのビット（最
初のビット）が再同期化に必要であるという点において
帯域幅を用いるものである。
【０００８】したがって、コントローラと周辺装置の間
に別のラインまたはピンを必要とせず、さらにビット伝
送速度を顕著に低下させないように２つの装置を再同期
化することが非常に望ましいことが分かる。
に別のラインまたはピンを必要とせず、さらにビット伝
送速度を顕著に低下させないように２つの装置を再同期
化することが非常に望ましいことが分かる。
【０００９】
【発明が解決しようとする課題】本発明は、別の同期ラ
インを必要とせず、インターフェイスの帯域幅を顕著に
減少させず、しかもコントローラの標準直列ポートへの
周辺装置の容易な接続を可能にする、同期直列インター
フェイスの再同期化を行なうものである。
インを必要とせず、インターフェイスの帯域幅を顕著に
減少させず、しかもコントローラの標準直列ポートへの
周辺装置の容易な接続を可能にする、同期直列インター
フェイスの再同期化を行なうものである。
【００１０】 本発明は、コントローラと周辺装置の間
の同期直列通信チャンネルの再同期化方法であって、直
列通信チャンネル上のデータはコマンドワードとデータ
ワードの組み合わせよりなるが、通常動作時には同期ビ
ットを含まず、（ａ）コントローラから同期直列通信チ
ャンネルを介して周辺装置へ、第１の論理状態を有する
ビットが反復する所定ビットパターンの一連のビットを
送信し、前記所定ビットパターンは少なくとも１部が周
辺装置によりコマンドワードとして復号できるような十
分な数のビットよりなり、（ｂ）周辺装置がコマンドワ
ードを複号すると、それに応答して周辺装置をリセット
し、（ｃ）周辺装置がコマンドワードを複号すると、コ
ントローラから同期直列通信チャンネルを介して周辺装
置へ、所定ビットパターンの反復するビットの論理状態
とは反対の第２の論理状態を有する整列指示ビットを送
信し、その後一連のビットを送信し、（ｄ）周辺装置が
整列指示ビットを検出すると、それに応答して周辺装置
のリセット状態を解除し、（ｅ）周辺装置が整列指示ビ
ットに続く一連のビットを直列データビットとして復号
するステップよりなる再同期化方法を提供する。
の同期直列通信チャンネルの再同期化方法であって、直
列通信チャンネル上のデータはコマンドワードとデータ
ワードの組み合わせよりなるが、通常動作時には同期ビ
ットを含まず、（ａ）コントローラから同期直列通信チ
ャンネルを介して周辺装置へ、第１の論理状態を有する
ビットが反復する所定ビットパターンの一連のビットを
送信し、前記所定ビットパターンは少なくとも１部が周
辺装置によりコマンドワードとして復号できるような十
分な数のビットよりなり、（ｂ）周辺装置がコマンドワ
ードを複号すると、それに応答して周辺装置をリセット
し、（ｃ）周辺装置がコマンドワードを複号すると、コ
ントローラから同期直列通信チャンネルを介して周辺装
置へ、所定ビットパターンの反復するビットの論理状態
とは反対の第２の論理状態を有する整列指示ビットを送
信し、その後一連のビットを送信し、（ｄ）周辺装置が
整列指示ビットを検出すると、それに応答して周辺装置
のリセット状態を解除し、（ｅ）周辺装置が整列指示ビ
ットに続く一連のビットを直列データビットとして復号
するステップよりなる再同期化方法を提供する。
【００１１】 本発明の特徴として、所定ビットパター
ンは第１の論理状態を有するビットの時系列である。周
辺装置はすべてのビットが第１の論理状態であるコマン
ドワードを受信するとリセットされる。その後コントロ
ーラは、整列を指示し周辺装置をリセットから解除する
第１の論理状態とは反対の１つの整列指示ビットを送信
する。固定ワード長で作用するコントローラは第１の論
理状態のワード全体を送信するが、その最後のビットは
ワードの境界をしめす反転ビットである。
ンは第１の論理状態を有するビットの時系列である。周
辺装置はすべてのビットが第１の論理状態であるコマン
ドワードを受信するとリセットされる。その後コントロ
ーラは、整列を指示し周辺装置をリセットから解除する
第１の論理状態とは反対の１つの整列指示ビットを送信
する。固定ワード長で作用するコントローラは第１の論
理状態のワード全体を送信するが、その最後のビットは
ワードの境界をしめす反転ビットである。
【００１２】以下、添付図面を参照して本発明を実施例
につき詳細に説明する。
につき詳細に説明する。
【００１３】
【実施例】明瞭な説明を行うためまた適当と思えるとこ
ろで、同一の参照番号を使用して添付図面の対応部分を
示した。また図３Ａ、３Ｂ、５Ａ、５Ｂに示したタイミ
ング信号は本発明の好ましい実施例におけるタイミング
関係を明示するため必ずしもスケール通りではないこと
を理解されたい。
ろで、同一の参照番号を使用して添付図面の対応部分を
示した。また図３Ａ、３Ｂ、５Ａ、５Ｂに示したタイミ
ング信号は本発明の好ましい実施例におけるタイミング
関係を明示するため必ずしもスケール通りではないこと
を理解されたい。
【００１４】本発明の好ましい実施例による同期直列イ
ンターフェイスの再同期化は、コントローラから周辺装
置へ送られるデータ及び周辺装置からコントローラへ送
られるデータのための２つのデータピンと、コントロー
ラから周辺装置へ送られる直列クロックとを含む同期直
列インターフェイスに利用可能である。この好ましい実
施例において、直列データはコマンドワードとデータワ
ードの組合せより成り、コントローラにより送られるコ
マンドワードは直列インターフェイス上にいかなるデー
タを載せるべきかの指示を与える。
ンターフェイスの再同期化は、コントローラから周辺装
置へ送られるデータ及び周辺装置からコントローラへ送
られるデータのための２つのデータピンと、コントロー
ラから周辺装置へ送られる直列クロックとを含む同期直
列インターフェイスに利用可能である。この好ましい実
施例において、直列データはコマンドワードとデータワ
ードの組合せより成り、コントローラにより送られるコ
マンドワードは直列インターフェイス上にいかなるデー
タを載せるべきかの指示を与える。
【００１５】 再同期化はコントローラと周辺装置とが
同期状態にないことをコントローラが検出すると実施さ
れる。この検出はコントローラによる周辺装置からの明
らかに誤ったデータの受信、コントローラによる周辺装
置へ書き込まれたデータの検証、或いは他の同様なエラ
ー検出方法を含む幾つかの異なる方法のうちの任意の形
式で行われる。非同期状態が検出されると、コントロー
ラは１つの論理レベル、例えば論理１の論理ビットの連
続信号流を送る。この連続ビット信号流は周辺装置が全
て論理１のビットである完全なコマンドワードを複号す
るほど充分に長いものである必要がある。
同期状態にないことをコントローラが検出すると実施さ
れる。この検出はコントローラによる周辺装置からの明
らかに誤ったデータの受信、コントローラによる周辺装
置へ書き込まれたデータの検証、或いは他の同様なエラ
ー検出方法を含む幾つかの異なる方法のうちの任意の形
式で行われる。非同期状態が検出されると、コントロー
ラは１つの論理レベル、例えば論理１の論理ビットの連
続信号流を送る。この連続ビット信号流は周辺装置が全
て論理１のビットである完全なコマンドワードを複号す
るほど充分に長いものである必要がある。
【００１６】 周辺装置は、全てのビットが論理１であ
るコマンドワードを受信するとリセット状態になって反
対の論理状態、この場合は論理０の最初のビットが受信
されるまで待機する。コントローラは、十分な持続時間
の論理１ビット時系列を送信した後、単位数のビットと
再同期パターンの終期との境界を示すため論理０にセッ
トされた少なくとも１つのビットを送信する。同様に、
周辺装置は論理０のビットを受信するとリセット状態を
解除し、その後次の一連のビットを直列データビットと
して複号するが、このとき周辺装置とコントローラが同
期状態となっている。
るコマンドワードを受信するとリセット状態になって反
対の論理状態、この場合は論理０の最初のビットが受信
されるまで待機する。コントローラは、十分な持続時間
の論理１ビット時系列を送信した後、単位数のビットと
再同期パターンの終期との境界を示すため論理０にセッ
トされた少なくとも１つのビットを送信する。同様に、
周辺装置は論理０のビットを受信するとリセット状態を
解除し、その後次の一連のビットを直列データビットと
して複号するが、このとき周辺装置とコントローラが同
期状態となっている。
【００１７】本発明は、図２に示すような周辺装置１２
に設けられた５個のピンをもつ直列ポートに利用され
る。信号の状態を図３Ａ及び３Ｂに示す。直列クロック
ＳＣＬＫは周辺装置１２へ印加される入力であり、直列
データ入力ピンＳＤＩへのデータのクロッキング及び直
列データ出力ピンＳＤＯからのデータのクロッキングを
制御する。チィップセレクトバーピン（反転ＣＳで示
す）は直列ポート機能を使用可能な状態にする。データ
レディーバーピン（反転ＤＲＤＹで示す）は周辺装置１
２からデータの読み取りが可能なことを示す。コントロ
ーラと周辺装置との間の直列データ通信プロトコルはコ
マンドワードとデータワードより成る。
に設けられた５個のピンをもつ直列ポートに利用され
る。信号の状態を図３Ａ及び３Ｂに示す。直列クロック
ＳＣＬＫは周辺装置１２へ印加される入力であり、直列
データ入力ピンＳＤＩへのデータのクロッキング及び直
列データ出力ピンＳＤＯからのデータのクロッキングを
制御する。チィップセレクトバーピン（反転ＣＳで示
す）は直列ポート機能を使用可能な状態にする。データ
レディーバーピン（反転ＤＲＤＹで示す）は周辺装置１
２からデータの読み取りが可能なことを示す。コントロ
ーラと周辺装置との間の直列データ通信プロトコルはコ
マンドワードとデータワードより成る。
【００１８】コントローラ１４は、マスターとして周辺
装置（スレーブ）へコマンドワードを送信する。周辺装
置は読み取りまたは書き込み動作よりなるコマンドを受
けてそれに応答する。書き込み動作では、図３Ａに示す
ように、周辺装置はコマンドワードに続いてデータがＳ
ＤＩピンに受信されるのを待つ。読み取り動作では、周
辺装置１２はＳＤＯピンを介してコマンドワードにより
リクエストされたデータを送信し、データの存否は図３
Ｂに示すように反転ＤＲＤＹピンにより指示される。
装置（スレーブ）へコマンドワードを送信する。周辺装
置は読み取りまたは書き込み動作よりなるコマンドを受
けてそれに応答する。書き込み動作では、図３Ａに示す
ように、周辺装置はコマンドワードに続いてデータがＳ
ＤＩピンに受信されるのを待つ。読み取り動作では、周
辺装置１２はＳＤＯピンを介してコマンドワードにより
リクエストされたデータを送信し、データの存否は図３
Ｂに示すように反転ＤＲＤＹピンにより指示される。
【００１９】ラインが５個の直列インターフェイスにつ
いて説明したが、一般性をなんら失うことなく好ましい
実施例を説明するため３個のラインをもつ直列インター
フェイスを用いてもよい。好ましい実施例において、コ
ントローラの直列ポートは１つの周辺装置に接続されて
いる。ただ１つの周辺装置を用いるため、この周辺装置
は反転ＣＳピンを低レベルに接続して直列インターフェ
イスから反転ＣＳラインを不要にすることにより継続的
に使用可能状態にすることができる。このやり方では、
コントローラは必要な時にＳＣＬＫを送ることだけが必
要である。反転ＣＳラインが不要になるだけでなく、図
５Ｂに示すようにまた以下に説明するようにＳＤＯピン
に反転ＤＲＤＹ信号が埋め込まれる。データ信号流に反
転ＤＲＤＹ信号を埋め込むと帯域幅が僅かに減少する
が、インターフェイスのピン数は３個と最小になる。こ
のモードを「減少」モードと呼び図４に示す。
いて説明したが、一般性をなんら失うことなく好ましい
実施例を説明するため３個のラインをもつ直列インター
フェイスを用いてもよい。好ましい実施例において、コ
ントローラの直列ポートは１つの周辺装置に接続されて
いる。ただ１つの周辺装置を用いるため、この周辺装置
は反転ＣＳピンを低レベルに接続して直列インターフェ
イスから反転ＣＳラインを不要にすることにより継続的
に使用可能状態にすることができる。このやり方では、
コントローラは必要な時にＳＣＬＫを送ることだけが必
要である。反転ＣＳラインが不要になるだけでなく、図
５Ｂに示すようにまた以下に説明するようにＳＤＯピン
に反転ＤＲＤＹ信号が埋め込まれる。データ信号流に反
転ＤＲＤＹ信号を埋め込むと帯域幅が僅かに減少する
が、インターフェイスのピン数は３個と最小になる。こ
のモードを「減少」モードと呼び図４に示す。
【００２０】図４は、本発明の好ましい実施例による同
期直列インターフェイス１０のブロック図である。この
図４に示すようにコントローラ１４と周辺装置１２は同
期直列インターフェイスにより結合されるが、このイン
ターフェイスは周辺装置１２のＳＤＯピン１８からコン
トローラ１４のＳＤＩピン２０及びＰＰピン２１へデー
タを送る第１のデータライン１６と、コントローラ１４
のＳＤＯピン２４から周辺装置１２のＳＤＩピン２６へ
データを送る第２のデータライン２２とを含む。第３の
ライン２８はコントローラ１４のＳＣＬＫピン３２から
送られるクロックを周辺装置１２のＳＣＬＫピン３０へ
結合する。第４のピン３４は周辺装置１２のチップセレ
クトであり、グラウンドに接続されているため周辺装置
１２の同期直列ポートは常に使用可能な状態にある。第
５のピン３６は、好ましい実施例ではアナログ−デジタ
ルコンバータである周辺装置１２にデータレディー状態
を指示するが、このデータレディー状態の指示はＳＤＯ
ピン１８に含まれているため好ましい実施例では使用し
ない。
期直列インターフェイス１０のブロック図である。この
図４に示すようにコントローラ１４と周辺装置１２は同
期直列インターフェイスにより結合されるが、このイン
ターフェイスは周辺装置１２のＳＤＯピン１８からコン
トローラ１４のＳＤＩピン２０及びＰＰピン２１へデー
タを送る第１のデータライン１６と、コントローラ１４
のＳＤＯピン２４から周辺装置１２のＳＤＩピン２６へ
データを送る第２のデータライン２２とを含む。第３の
ライン２８はコントローラ１４のＳＣＬＫピン３２から
送られるクロックを周辺装置１２のＳＣＬＫピン３０へ
結合する。第４のピン３４は周辺装置１２のチップセレ
クトであり、グラウンドに接続されているため周辺装置
１２の同期直列ポートは常に使用可能な状態にある。第
５のピン３６は、好ましい実施例ではアナログ−デジタ
ルコンバータである周辺装置１２にデータレディー状態
を指示するが、このデータレディー状態の指示はＳＤＯ
ピン１８に含まれているため好ましい実施例では使用し
ない。
【００２１】図５Ａ及び５Ｂは、周辺装置１２とコント
ローラ１４が同期状態にある時の周辺装置１２における
ＳＣＬＫピン３０、ＳＤＩピン２６、ＳＤＯピン１８の
信号タイミング図である。図５Ａ及び５Ｂに示す例で
は、直列データは８ビットのコマンドワードとそれに続
く２４ビットのデータワードよりなる。書き込み動作
時、周辺装置１２は８ビットコマンドワードを受信した
後、ＳＤＩピン２６において次の２４ビットデータワー
ドを受信する。読み取り動作時、周辺装置１２は８ビッ
トコマンドワードを受信した後、リクエストしたデータ
が利用可能な状態にあるとＳＤＯを低レベルに駆動す
る。コントローラ１４はデータがレディー状態にあるこ
とを示すＰＰピン２１を読み取り、ＳＣＬＫピン３２の
８ビットをクロックしてデータレディー状態をクリア
し、その後ＳＤＩピン２０の２４ビットデータワードを
読み取る。図５Ａ及び５Ｂに示すように、周辺装置とコ
ントローラは同期状態にある。
ローラ１４が同期状態にある時の周辺装置１２における
ＳＣＬＫピン３０、ＳＤＩピン２６、ＳＤＯピン１８の
信号タイミング図である。図５Ａ及び５Ｂに示す例で
は、直列データは８ビットのコマンドワードとそれに続
く２４ビットのデータワードよりなる。書き込み動作
時、周辺装置１２は８ビットコマンドワードを受信した
後、ＳＤＩピン２６において次の２４ビットデータワー
ドを受信する。読み取り動作時、周辺装置１２は８ビッ
トコマンドワードを受信した後、リクエストしたデータ
が利用可能な状態にあるとＳＤＯを低レベルに駆動す
る。コントローラ１４はデータがレディー状態にあるこ
とを示すＰＰピン２１を読み取り、ＳＣＬＫピン３２の
８ビットをクロックしてデータレディー状態をクリア
し、その後ＳＤＩピン２０の２４ビットデータワードを
読み取る。図５Ａ及び５Ｂに示すように、周辺装置とコ
ントローラは同期状態にある。
【００２２】周辺装置１２とコントローラ１４がコマン
ドワードとして同じ８ビットを用いていない場合、周辺
装置はこのコマンドを誤って解釈する。コントローラ１
４は非同期状態を認めると、１つの論理状態、例えばこ
の好ましい実施例では論理１の一連の論理ビットを発生
する。この一連の論理ビットは周辺装置１２が全てのビ
ットが論理１のコマンドワードを受けて複号するのに十
分な長さをもつ必要がある。
ドワードとして同じ８ビットを用いていない場合、周辺
装置はこのコマンドを誤って解釈する。コントローラ１
４は非同期状態を認めると、１つの論理状態、例えばこ
の好ましい実施例では論理１の一連の論理ビットを発生
する。この一連の論理ビットは周辺装置１２が全てのビ
ットが論理１のコマンドワードを受けて複号するのに十
分な長さをもつ必要がある。
【００２３】 図６は、周辺装置１２の直列通信部分の
好ましい実施例を示す論理図である。ステートコントロ
ーラ８０はバス６８上のコマンドワードを受信し、また
ＳＣＬＫピン３０を介してクロックされるカウンタを内
蔵している。このステートコントローラ８０はまた、コ
ントロールライン８３によりコマンドラッチ６４へ、コ
ントロールライン８４によりデータシフトレジスタ８２
へ、さらに別のコントロールライン８８により直列デー
タ出力制御回路８６へ、制御信号を送る。図６に示すよ
うに、ＳＤＩピン２６はコマンドシフトレジスタ６０へ
信号を送るが、このレジスタはＳＣＬＫピン３０の信号
によりクロックされる。シフトレジスタ６０はバス６２
上の８つのラインへ並列データを与える直列−並列コン
バータを形成する。バス６２上の８つのラインはコマン
ドラッチ６４においてラッチされるが、このラッチはス
テートコントローラ８０によりライン８３を介してクロ
ックされる。
好ましい実施例を示す論理図である。ステートコントロ
ーラ８０はバス６８上のコマンドワードを受信し、また
ＳＣＬＫピン３０を介してクロックされるカウンタを内
蔵している。このステートコントローラ８０はまた、コ
ントロールライン８３によりコマンドラッチ６４へ、コ
ントロールライン８４によりデータシフトレジスタ８２
へ、さらに別のコントロールライン８８により直列デー
タ出力制御回路８６へ、制御信号を送る。図６に示すよ
うに、ＳＤＩピン２６はコマンドシフトレジスタ６０へ
信号を送るが、このレジスタはＳＣＬＫピン３０の信号
によりクロックされる。シフトレジスタ６０はバス６２
上の８つのラインへ並列データを与える直列−並列コン
バータを形成する。バス６２上の８つのラインはコマン
ドラッチ６４においてラッチされるが、このラッチはス
テートコントローラ８０によりライン８３を介してクロ
ックされる。
【００２４】コマンドラッチ６４は、ステートコントロ
ーラ８０及び周辺装置１２内部の図示しない他の回路へ
延びるバス６８上の８つの出力ラインを有する。このバ
ス６８の８つのラインは８つの入力を持つＮＡＮＤゲー
ト７０にも接続され、このゲートの出力は一対の交差結
合ＮＡＮＤゲート７２、７４の１つの入力に接続されて
いる。さらに詳細には、ＮＡＮＤゲート７０の出力はＮ
ＡＮＤゲート７２の１つの入力に接続されている。ＮＡ
ＮＤゲート７２の出力はコマンドラッチ６４のリセット
入力と、ステートコントローラ８０のリセット入力と、
ＮＡＮＤゲート７４の１つの入力に接続されている。Ｎ
ＡＮＤゲート７４の出力はＮＡＮＤゲート７２の第２の
入力に接続されている。ＮＡＮＤゲート７４の第２の入
力はバス６２のラインの１つであるライン７６に接続さ
れている。ライン７６はＳＤＩピン２６上において最も
最近受信されたデータの論理状態を与える。
ーラ８０及び周辺装置１２内部の図示しない他の回路へ
延びるバス６８上の８つの出力ラインを有する。このバ
ス６８の８つのラインは８つの入力を持つＮＡＮＤゲー
ト７０にも接続され、このゲートの出力は一対の交差結
合ＮＡＮＤゲート７２、７４の１つの入力に接続されて
いる。さらに詳細には、ＮＡＮＤゲート７０の出力はＮ
ＡＮＤゲート７２の１つの入力に接続されている。ＮＡ
ＮＤゲート７２の出力はコマンドラッチ６４のリセット
入力と、ステートコントローラ８０のリセット入力と、
ＮＡＮＤゲート７４の１つの入力に接続されている。Ｎ
ＡＮＤゲート７４の出力はＮＡＮＤゲート７２の第２の
入力に接続されている。ＮＡＮＤゲート７４の第２の入
力はバス６２のラインの１つであるライン７６に接続さ
れている。ライン７６はＳＤＩピン２６上において最も
最近受信されたデータの論理状態を与える。
【００２５】データシフトレジスタ８２はビット長２４
で、直列クロック信号ＳＣＬＫによりクロックされ、ラ
イン９０に接続されたコンビネーション入出力端子を有
する。ステートコントローラ８０はＳＣＬＫピン３０に
よりクロックされてコマンドビットとデータビットとを
カウントし、データビットの受信中或いは送信中に、ス
テートコントローラ８０からのライン８４がデータシフ
トレジスタ８２の適当なビットをライン９０上において
使用可能状態にするか或いはライン９０上のビットをデ
ータシフトレジスタ８２の適当なビットとしてロードす
る。その方向はコマンドラッチ６４からの読み取り／書
き込みライン９４により制御される。データシフトレジ
スタ８２はまた周辺装置１２内部の図示しない他の回路
へ延びる周辺装置１２のデータバス３６に接続されてい
る。ライン９０は直列データ出力制御回路８６のデータ
入力に接続されている。直列データ出力制御回路８６の
出力は直列データ出力信号ＳＤＯピン１８を形成する。
ライン９０には入力制御回路９２の出力も接続されてい
る。入力制御回路９２は、コマンドラッチ６４の出力の
コマンドワードの読み取り／書き込みビットに接続され
たライン９４上の読み取り／書き込み（Ｒ／Ｗ）信号を
受信する。入力制御回路９２はライン７６から入力デー
タを受信する。
で、直列クロック信号ＳＣＬＫによりクロックされ、ラ
イン９０に接続されたコンビネーション入出力端子を有
する。ステートコントローラ８０はＳＣＬＫピン３０に
よりクロックされてコマンドビットとデータビットとを
カウントし、データビットの受信中或いは送信中に、ス
テートコントローラ８０からのライン８４がデータシフ
トレジスタ８２の適当なビットをライン９０上において
使用可能状態にするか或いはライン９０上のビットをデ
ータシフトレジスタ８２の適当なビットとしてロードす
る。その方向はコマンドラッチ６４からの読み取り／書
き込みライン９４により制御される。データシフトレジ
スタ８２はまた周辺装置１２内部の図示しない他の回路
へ延びる周辺装置１２のデータバス３６に接続されてい
る。ライン９０は直列データ出力制御回路８６のデータ
入力に接続されている。直列データ出力制御回路８６の
出力は直列データ出力信号ＳＤＯピン１８を形成する。
ライン９０には入力制御回路９２の出力も接続されてい
る。入力制御回路９２は、コマンドラッチ６４の出力の
コマンドワードの読み取り／書き込みビットに接続され
たライン９４上の読み取り／書き込み（Ｒ／Ｗ）信号を
受信する。入力制御回路９２はライン７６から入力デー
タを受信する。
【００２６】データを周辺装置１２へ書き込む場合、ス
テートコントローラ８０はバス６８上で書き込みコマン
ドワードを受信し、データシフトレジスタ８２をデータ
がライン９０からレジスタへシフトされるように使用可
能状態にする。入力データは入力制御回路９２によりラ
イン９０上に載せられるが、この回路はライン７６から
データを受信し、Ｒ／Ｗライン９４が書き込み論理状態
になるのに応答してそのデータをライン９０へ送る。直
列データ出力制御はこの動作の間禁止される。直列デー
タが受信されると、それは周辺装置のデータバス３６へ
送られる。
テートコントローラ８０はバス６８上で書き込みコマン
ドワードを受信し、データシフトレジスタ８２をデータ
がライン９０からレジスタへシフトされるように使用可
能状態にする。入力データは入力制御回路９２によりラ
イン９０上に載せられるが、この回路はライン７６から
データを受信し、Ｒ／Ｗライン９４が書き込み論理状態
になるのに応答してそのデータをライン９０へ送る。直
列データ出力制御はこの動作の間禁止される。直列デー
タが受信されると、それは周辺装置のデータバス３６へ
送られる。
【００２７】データを周辺装置１２から読み取る場合、
読み取りコマンドにより入力制御回路９２が高インピー
ダンス出力を与え、これによりデータをシフトレジスタ
８２からライン９０上に載せることが可能になる。ステ
ートコントローラ８０が読み取りコマンドを受信した
後、周辺装置１２はリクエストされたデータをバス３６
上へ送り、シフトレジスタ８２へ送り込む。シフトレジ
スタ８２においてデータがレディー状態になると、それ
はシフトレジスタ８２から直列に送り出され、ライン９
０から直列データ出力制御８６を介して周辺装置１２の
ＳＤＯピン１８へ送られる。
読み取りコマンドにより入力制御回路９２が高インピー
ダンス出力を与え、これによりデータをシフトレジスタ
８２からライン９０上に載せることが可能になる。ステ
ートコントローラ８０が読み取りコマンドを受信した
後、周辺装置１２はリクエストされたデータをバス３６
上へ送り、シフトレジスタ８２へ送り込む。シフトレジ
スタ８２においてデータがレディー状態になると、それ
はシフトレジスタ８２から直列に送り出され、ライン９
０から直列データ出力制御８６を介して周辺装置１２の
ＳＤＯピン１８へ送られる。
【００２８】しかしながら、周辺装置は読み取りコマン
ドを複号して、１つのＳＣＬＫクロック期間内に第１の
出力データビットをＳＤＯ端子に送ることができないか
もしれない。従って、図５Ｂのタイミング図は周辺装置
１２からのデータの読み取りプロセスを示す。図５Ｂに
示すように、読み取りコマンドの受信時及びその後、Ｓ
ＤＯ出力は周辺装置がデータをＳＤＯピン１８へ送る準
備ができるまで高レベル（論理１レベル）に保持され
る。周辺装置がレディー状態になると、ＳＤＯ出力が低
レベル（論理０レベル）にされる。その時、周辺装置は
直列データワードを８クロック期間の間遅延させ、デー
タレディー状態の指示をクリアする。データが得られる
までの８ビットの遅延はコントローラにより支持される
最も普通のワード長として選択された。この８ビットの
遅延により直列データ通信インターフェイスの帯域幅が
減少するが、周辺装置１２とコントローラ１４の間で必
要な接続の数が最小限に抑えられた。
ドを複号して、１つのＳＣＬＫクロック期間内に第１の
出力データビットをＳＤＯ端子に送ることができないか
もしれない。従って、図５Ｂのタイミング図は周辺装置
１２からのデータの読み取りプロセスを示す。図５Ｂに
示すように、読み取りコマンドの受信時及びその後、Ｓ
ＤＯ出力は周辺装置がデータをＳＤＯピン１８へ送る準
備ができるまで高レベル（論理１レベル）に保持され
る。周辺装置がレディー状態になると、ＳＤＯ出力が低
レベル（論理０レベル）にされる。その時、周辺装置は
直列データワードを８クロック期間の間遅延させ、デー
タレディー状態の指示をクリアする。データが得られる
までの８ビットの遅延はコントローラにより支持される
最も普通のワード長として選択された。この８ビットの
遅延により直列データ通信インターフェイスの帯域幅が
減少するが、周辺装置１２とコントローラ１４の間で必
要な接続の数が最小限に抑えられた。
【００２９】好ましい実施例において、８ビットの遅延
はコントローラ１４からの読み取りコマンドの後生じ
る。次のデータがレディー状態になる前（この実施例で
はこのデータはアナログーデジタル変換により発生され
る）周辺装置１２が他のいかなるコマンドも受信しない
場合、周辺装置１２は読み取りコマンドを必要とせずに
自動的にコントローラ１４へ新しいデータを送る。
はコントローラ１４からの読み取りコマンドの後生じ
る。次のデータがレディー状態になる前（この実施例で
はこのデータはアナログーデジタル変換により発生され
る）周辺装置１２が他のいかなるコマンドも受信しない
場合、周辺装置１２は読み取りコマンドを必要とせずに
自動的にコントローラ１４へ新しいデータを送る。
【００３０】 動作について説明すると、ピン２６上の
ＳＤＩデータはＳＣＬＫピン３０上のクロックに同期し
てコマンドシフトレジスタ６０をシフトされる。コマン
ドシフトレジスタ６０のビット長は８であり、その出力
はバス６２上に出力されてコマンドラッチ６４の入力と
なる。ステートコントローラ８０はＳＣＬＫピン３０に
よりクロックされてコマンドビット及びデータビットの
数をカウントし、８ビットのコマンドを受信するとコマ
ンドラッチ６４へ出力信号８３を送り、このためコマン
ドラッチ６４が入力バス６２上のデータを出力バス６８
上へラッチする。このようにして、ＳＤＩピン２６上の
直列コマンドワードは周辺装置１２が使用できるように
８ビットバス６８上の８ビット並列ワードに変換され
る。通常の動作では、ＮＡＮＤゲート７２の出力は論理
０であり（再同期化コマンド以外の全てのコマンドは好
ましい実施例では少なくとも１つの論理０をもつ必要が
ある）、またステートコントローラ８０及びコマンドラ
ッチ６４へ延びるリセットラインはコマンドラッチ６４
及びステートコントローラ８０が普通通りに作動できる
ように低レベルに保持されている。
ＳＤＩデータはＳＣＬＫピン３０上のクロックに同期し
てコマンドシフトレジスタ６０をシフトされる。コマン
ドシフトレジスタ６０のビット長は８であり、その出力
はバス６２上に出力されてコマンドラッチ６４の入力と
なる。ステートコントローラ８０はＳＣＬＫピン３０に
よりクロックされてコマンドビット及びデータビットの
数をカウントし、８ビットのコマンドを受信するとコマ
ンドラッチ６４へ出力信号８３を送り、このためコマン
ドラッチ６４が入力バス６２上のデータを出力バス６８
上へラッチする。このようにして、ＳＤＩピン２６上の
直列コマンドワードは周辺装置１２が使用できるように
８ビットバス６８上の８ビット並列ワードに変換され
る。通常の動作では、ＮＡＮＤゲート７２の出力は論理
０であり（再同期化コマンド以外の全てのコマンドは好
ましい実施例では少なくとも１つの論理０をもつ必要が
ある）、またステートコントローラ８０及びコマンドラ
ッチ６４へ延びるリセットラインはコマンドラッチ６４
及びステートコントローラ８０が普通通りに作動できる
ように低レベルに保持されている。
【００３１】周辺装置１２が全てのビットが論理１のコ
マンドワードを受信すると、ＮＡＮＤゲート７０の出力
は論理０となり、これによりＮＡＮＤゲート７２の出力
が強制的に論理１となって、コマンドラッチ６４及びス
テートコントローラ８０をリセットする。コマンドラッ
チ６４がリセットされると、バス６８上の出力が強制的
に全て論理０となる。これによりＮＡＮＤゲート７０の
出力が論理１となるが、交差結合ＮＡＮＤゲート７２、
７４はリセット状態にとどまる（ＮＡＮＤゲート７２の
出力は論理１）。
マンドワードを受信すると、ＮＡＮＤゲート７０の出力
は論理０となり、これによりＮＡＮＤゲート７２の出力
が強制的に論理１となって、コマンドラッチ６４及びス
テートコントローラ８０をリセットする。コマンドラッ
チ６４がリセットされると、バス６８上の出力が強制的
に全て論理０となる。これによりＮＡＮＤゲート７０の
出力が論理１となるが、交差結合ＮＡＮＤゲート７２、
７４はリセット状態にとどまる（ＮＡＮＤゲート７２の
出力は論理１）。
【００３２】ＳＤＩピン２６において論理０が受信され
ると、コマンドシフトレジスタ６０からのライン７６は
論理０となり、このためＮＡＮＤゲート７４の出力が強
制的に論理１となる。ＮＡＮＤゲート７２の入力は共に
論理１であるためその出力は論理０となり、これにより
交差結合ＮＡＮＤゲート７２、７４のリセット状態が解
除される（セット状態となる）。ＮＡＮＤゲート７２の
出力が論理０へ変化するためコマンドラッチ６４及びス
テートコントローラ８０の入力のリセットが解除され
る。ＳＣＬＫピン３０に次のクロック信号が受信される
と、ステートコントローラ８０は通常動作を開始して、
コマンドワードの次の８ビットをカウントし、８番目の
コマンドビットが受信されるとこの８ビットはコマンド
ラッチ６４によってラッチされる。このようにして、周
辺装置１２はコントローラ１４と再同期化される。チッ
プセレクト信号はＮＡＮＤゲート７２及びコマンドシフ
トレジスタ６０へ印加される入力である。このリセット
信号は周辺装置１２の別のピンから送られる。これは直
列ポート再同期化回路の一部ではないが完全を期すため
に図示した。
ると、コマンドシフトレジスタ６０からのライン７６は
論理０となり、このためＮＡＮＤゲート７４の出力が強
制的に論理１となる。ＮＡＮＤゲート７２の入力は共に
論理１であるためその出力は論理０となり、これにより
交差結合ＮＡＮＤゲート７２、７４のリセット状態が解
除される（セット状態となる）。ＮＡＮＤゲート７２の
出力が論理０へ変化するためコマンドラッチ６４及びス
テートコントローラ８０の入力のリセットが解除され
る。ＳＣＬＫピン３０に次のクロック信号が受信される
と、ステートコントローラ８０は通常動作を開始して、
コマンドワードの次の８ビットをカウントし、８番目の
コマンドビットが受信されるとこの８ビットはコマンド
ラッチ６４によってラッチされる。このようにして、周
辺装置１２はコントローラ１４と再同期化される。チッ
プセレクト信号はＮＡＮＤゲート７２及びコマンドシフ
トレジスタ６０へ印加される入力である。このリセット
信号は周辺装置１２の別のピンから送られる。これは直
列ポート再同期化回路の一部ではないが完全を期すため
に図示した。
【００３３】以上、別の同期ラインを必要としない同期
直列インターフェイスについて説明した。直列インター
フェイスの再同期化は規則的なインターバルでは行わ
ず、非同期状態が検出された時のみ必要である。
直列インターフェイスについて説明した。直列インター
フェイスの再同期化は規則的なインターバルでは行わ
ず、非同期状態が検出された時のみ必要である。
【図１】図１は従来技術の同期直列ポートのブロック図
である。
である。
【図２】図２は本発明によるラインが５本の同期直列イ
ンターフェイスのブロック図である。
ンターフェイスのブロック図である。
【図３】部分図である図３Ａは書き込み動作時における
図２の同期直列インターフェイスのタイミング図であ
る。部分図である図３Ｂは読み取り時における図２の同
期直列インターフェイスのタイミング図である。
図２の同期直列インターフェイスのタイミング図であ
る。部分図である図３Ｂは読み取り時における図２の同
期直列インターフェイスのタイミング図である。
【図４】図４は本発明によるラインが３本の同期直列イ
ンターフェイスのブロック図である。
ンターフェイスのブロック図である。
【図５】部分図である図５Ａは書き込み時における図４
の同期直列インターフェイスのタイミング図である。部
分図である図５Ｂは読取り時における図４における同期
直列インターフェイスのタイミング図である。
の同期直列インターフェイスのタイミング図である。部
分図である図５Ｂは読取り時における図４における同期
直列インターフェイスのタイミング図である。
【図６】図６は周辺装置の再同期化を行うため本発明の
好ましい実施例にしたがって周辺装置の内部に設けた回
路の論理図である。
好ましい実施例にしたがって周辺装置の内部に設けた回
路の論理図である。
１２ 周辺装置 １４ コントローラ １６ 第１のデータライン １８ 直列データ出力ピン ２０ 直列データ入力ピン ２２ 第２のデータライン ２４ 直列データ出力ピン ２６ 直列データ入力ピン ３２ 直列クロックピン ３４ チップセレクトピン ３６ データレディーピン ６０ コマンドシフトレジスタ ６４ コマンドラッチ ８０ コントローラ ８２ データシフトレジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−233537（ＪＰ，Ａ) 特開 平５−73214（ＪＰ，Ａ) 特開 平４−656（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/00 H04L 7/08 H04L 29/08
Claims (12)
- 【請求項１】 コントローラと周辺装置の間の同期直列
通信チャンネルの再同期化方法であって、 直列通信チャンネル上のデータはコマンドワードとデー
タワードの組み合わせよりなるが、通常動作時には同期
ビットを含まず、 （ａ）コントローラから同期直列通信チャンネルを介し
て周辺装置へ、第１の論理状態を有するビットが反復す
る所定ビットパターンの一連のビットを送信し、前記所
定ビットパターンは少なくとも１部が周辺装置によりコ
マンドワードとして復号できるような十分な数のビット
よりなり、 （ｂ）周辺装置がコマンドワードを複号すると、それに
応答して周辺装置をリセットし、 （ｃ）周辺装置がコマンドワードを複号すると、コント
ローラから同期直列通信チャンネルを介して周辺装置
へ、所定ビットパターンの反復するビットの論理状態と
は反対の第２の論理状態を有する整列指示ビットを送信
し、その後一連のビットを送信し、 （ｄ）周辺装置が整列指示ビットを検出すると、それに
応答して周辺装置のリセット状態を解除し、 （ｅ）周辺装置が整列指示ビットに続く一連のビットを
直列データビットとして復号するステップよりなる再同
期化方法。 - 【請求項２】 コントローラと周辺装置の間において直
列データの通信を行なう方法であって、 （ａ）コントローラから周辺装置へデータ入力ラインに
より直列データを伝送し、 （ｂ）周辺装置からコントローラへデータ出力ラインに
より直列データを伝送し、 （ｃ）コントローラから周辺装置へ直列クロックライン
により直列クロック信号を伝送し、 （ｄ）コントローラから周辺装置へチップセレクトライ
ンにより使用可能信号を伝送することによって周辺装置
からコントローラへの直列データの伝送が可能な状態に
し、 （ｅ）周辺装置がコントローラへの直列データ送信待機
状態になると周辺装置からコントローラへデータレディ
信号を送信し、 （ｆ）請求項１の方法によって周辺装置をコントローラ
と再同期化するステップよりなることを特徴とする方
法。 - 【請求項３】 コントローラと周辺装置の間において直
列データの通信を行なう方法であって、 （ａ）コントローラから周辺装置へデータ入力ラインに
より直列データを伝送し、 （ｂ）周辺装置からコントローラへデータ出力ラインに
より直列データを伝送し、前記直列データは周辺装置が
データレディ状態であることを示す所定のデータレディ
ビットパターンを含み、前記データレディビットパター
ンはコントローラが他の直列データの送信コマンドを周
辺装置へ送った後前記他の直列データの前に送られ、 （ｃ）コントローラから周辺装置へ直列クロックライン
により直列クロック信号を伝送し、 （ｄ）請求項１の方法によって周辺装置をコントローラ
と再同期化するステップよりなることを特徴とする方
法。 - 【請求項４】 コントローラと周辺装置の間において直
列データの通信を行なう方法であって、 （ａ）コントローラから周辺装置へデータ入力ラインに
より直列データを伝送し、 （ｂ）周辺装置からコントローラへデータ出力ラインに
より直列データを伝送し、周辺装置からの前記直列デー
タはコントローラが直列データの送信コマンドを周辺装
置へ送った後直列クロック信号の次のクロックサイクル
に同期してコントローラへ送られ、 （ｃ）コントローラから周辺装置へ直列クロックライン
により直列クロック信号を伝送し、 （ｄ）請求項１の方法によって周辺装置をコントローラ
と再同期化するステップよりなることを特徴とする方
法。 - 【請求項５】 コントローラと周辺装置の間において直
列データの通信を行なう方法であって、 （ａ）コントローラから周辺装置へデータ入力ラインに
より直列データを伝送し、 （ｂ）周辺装置からコントローラへデータ出力ラインに
より直列データを伝送し、周辺装置からの前記直列デー
タはコントローラが直列データの送信コマンドを周辺装
置へ送った後所定の遅延時間をおいてコントローラへ送
られ、 （ｃ）コントローラから周辺装置へ直列クロックライン
により直列クロック信号を伝送し、 （ｄ）請求項１の方法によって周辺装置をコントローラ
と再同期化するステップよりなることを特徴とする方
法。 - 【請求項６】 コントローラからの直列データを同期直
列通信チャンネルを介して直列データ入力端子で受信す
る周辺装置を再同期化する回路であって、コントローラは、少なくとも１部が周辺装置によりコマ
ンドワードとして復号できるような十分なビット数より
なり、第１の論理状態のビットが反復する所定ビットパ
ターンの一連のビットを、同期直列通信チャンネルを介
して周辺装置へ送信し、 周辺装置がコマンドワードを復号すると、コントローラ
は、所定ビットパターンの反復するビットの論理状態と
は反対の第２の論理状態を有する整列指示ビットを送信
し、その後一連のデータビットを送信し、 再同期化回路は、 （ａ）直列通信チャンネルの直列クロック入力端子に結
合されて直列通信チャンネル上でコマンドワードが受信
されたことを示すコマンド出力信号を与えるカウンタ
と、 （ｂ）同期直列通信チャンネルに結合されてコマンドワ
ードのすべてのビットが第１の論理状態になると周辺装
置をリセットするリセット回路と、 （ｃ）周辺装置が整列指示ビットに続く一連のデータビ
ットを複号できるよう に整列指示ビットを検出して周辺
装置のリセット状態を解除する回路と、 よりなる周辺装置再同期化回路。 - 【請求項７】 リセット回路は、入力が直列データ入力
端子に結合されてＮビットの並列データを与える（Ｎは
コマンドワードのビット数）Ｎビット直列−並列コンバ
ータよりなることを特徴とする請求項６に記載の周辺装
置再同期化回路。 - 【請求項８】 リセット回路はさらに、カウンタ回路の
コマンド出力信号に応答してＮ個のデータ出力ライン上
でＮビットのデータを受信してラッチし、且つ周辺装置
がリセット状態にあるときＮ個のデータ出力ラインを同
じ論理状態にするＮビットデータラッチを具備すること
を特徴とする請求項６の周辺装置再同期化回路。 - 【請求項９】 リセット回路はさらに、各々がＮ個のデ
ータ出力ラインの１つに結合されてＮ個のデータ出力ラ
インがすべて同じ論理状態にあるとき出力信号を与え
る、Ｎ個の入力を有する論理ゲートを具備することを特
徴とする請求項６の周辺装置再同期化回路。 - 【請求項１０】 リセット回路はさらに、データラッチ
を形成する２つの交差結合ＮＡＮＤゲートを具備し、デ
ータラッチはリセット状態になると周辺装置をリセット
状態にする出力を有し、またデータラッチのこの出力は
コマンドワードのすべてのビットが同じ論理状態になる
とリセット状態となり、反対の論理状態のビットを受信
するとセット状態になることを特徴とする請求項６の周
辺装置再同期回路。 - 【請求項１１】 コントローラと周辺装置の間の同期直
列インターフェイスであって、 （ａ）コントローラから周辺装置へ直列データを伝送す
るデータ入力ラインと、 （ｂ）周辺装置からコントローラへ直列データを伝送す
るデータ出力ラインと、 （ｃ）コントローラから周辺装置へ直列クロック信号を
伝送する直列クロックラインと、 （ｄ）コントローラから周辺装置へ使用可能信号を伝送
するチップセレクトラインと、 （ｅ）周辺装置がコントローラへの直列データ送信待機
状態にあるとき周辺装置からコントローラへデータレデ
ィ信号を送信するデータレディラインと、 （ｆ）周辺装置をコントローラと再同期化するため周辺
装置に設けた請求項６の回路とよりなる同期直列インタ
ーフェイス。 - 【請求項１２】 コントローラと周辺装置の間の３つの
信号ラインよりなる同期直列インターフェイスであっ
て、 （ａ）コントローラから周辺装置へ直列データを伝送す
るデータ入力ラインと、 （ｂ）周辺装置からコントローラへ直列データを伝送す
るデータ出力ラインと、 （ｃ）コントローラから周辺装置へ直列クロック信号を
伝送する直列クロックラインと、 （ｄ）周辺装置をコントローラと再同期化するため周辺
装置内に設けた請求項６の回路とよりなる同期直列イン
ターフェイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85311792A | 1992-03-18 | 1992-03-18 | |
| US07/853117 | 1992-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646041A JPH0646041A (ja) | 1994-02-18 |
| JP2863771B2 true JP2863771B2 (ja) | 1999-03-03 |
Family
ID=25315109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5079068A Expired - Lifetime JP2863771B2 (ja) | 1992-03-18 | 1993-03-12 | 同期直列インターフェイスの再同期化方法及び回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5748684A (ja) |
| JP (1) | JP2863771B2 (ja) |
| DE (1) | DE4307449C2 (ja) |
| GB (1) | GB2265283B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5420865A (en) * | 1994-06-08 | 1995-05-30 | Alcatel Data Networks | Method and apparatus for alignment of frames of information |
| DE19609883C1 (de) * | 1996-03-13 | 1997-10-09 | Siemens Ag | Verfahren und Anordnung zum Übertragen von systemspezifischen Daten in einem synchronen Mikroprozessorsystem |
| JP3681225B2 (ja) * | 1996-07-31 | 2005-08-10 | 富士通株式会社 | シンクロナイゼイション・メッセージ送信装置 |
| KR100214624B1 (ko) * | 1996-12-03 | 1999-08-02 | 구자홍 | 냉장고의 외부 표시장치 |
| US6691183B1 (en) * | 1998-05-20 | 2004-02-10 | Invensys Systems, Inc. | Second transfer logic causing a first transfer logic to check a data ready bit prior to each of multibit transfer of a continous transfer operation |
| US6240193B1 (en) | 1998-09-17 | 2001-05-29 | Sonic Innovations, Inc. | Two line variable word length serial interface |
| US6240446B1 (en) | 1998-10-14 | 2001-05-29 | International Business Machines Corporation | Multiplexing of multiple data packets for multiple input/output operations between multiple input/output devices and a channel subsystem having multiple channels |
| US6230218B1 (en) * | 1998-10-14 | 2001-05-08 | International Business Machines Corporation | Apparatus for transferring execution of certain channel functions to a control unit and having means for combining certain commands and data packets in one sequence |
| US6330585B1 (en) | 1998-10-14 | 2001-12-11 | International Business Machines Corporation | Transfer information using optical fiber connections |
| US6185631B1 (en) | 1998-10-14 | 2001-02-06 | International Business Machines Corporation | Program for transferring execution of certain channel functions to a control unit and having means for combining certain commands and data packets in one sequence |
| US6393502B1 (en) * | 1999-08-31 | 2002-05-21 | Advanced Micro Devices, Inc. | System and method for initiating a serial data transfer between two clock domains |
| US6609165B1 (en) | 1999-09-27 | 2003-08-19 | International Business Machines Corporation | Method and apparatus for using fibre channel extended link service commands in a point-to-point configuration |
| US6499066B1 (en) | 1999-09-27 | 2002-12-24 | International Business Machines Corporation | Method and apparatus for using fibre channel test extended link service commands for interprocess communication |
| US6880076B2 (en) * | 2001-06-29 | 2005-04-12 | Intel Corporation | System and method for communicating device information between a device and a controller |
| WO2003023970A2 (en) * | 2001-09-07 | 2003-03-20 | Microsemi Corporation | Serial data interface with reduced power consumption |
| JP3920830B2 (ja) | 2003-09-19 | 2007-05-30 | 三洋電機株式会社 | インターフェース回路、データ処理回路、データ処理システム、集積回路 |
| CN100362776C (zh) * | 2004-09-24 | 2008-01-16 | 华为技术有限公司 | 对接口链路进行重新同步的方法 |
| US20080099557A1 (en) * | 2006-10-31 | 2008-05-01 | James Kenneth A | Distributed inventory management system |
| CN101211329B (zh) * | 2006-12-26 | 2011-05-04 | 鸿富锦精密工业（深圳）有限公司 | 串行端口连接电路 |
| US7673084B2 (en) * | 2007-02-20 | 2010-03-02 | Infineon Technologies Ag | Bus system and methods of operation using a combined data and synchronization line to communicate between bus master and slaves |
| US8316158B1 (en) | 2007-03-12 | 2012-11-20 | Cypress Semiconductor Corporation | Configuration of programmable device using a DMA controller |
| US8060661B1 (en) | 2007-03-27 | 2011-11-15 | Cypress Semiconductor Corporation | Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin |
| JP2008278459A (ja) | 2007-03-30 | 2008-11-13 | Seiko Epson Corp | 通信システム、送信装置、受信装置及び通信方法並びに半導体素子 |
| JP5241625B2 (ja) * | 2009-06-15 | 2013-07-17 | ルネサスエレクトロニクス株式会社 | シリアル通信システム |
| DE102011007437A1 (de) * | 2010-11-15 | 2012-05-16 | Continental Teves Ag & Co. Ohg | Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen |
| US11656770B2 (en) * | 2020-04-14 | 2023-05-23 | Samsung Electronics Co., Ltd. | Systems, methods, and apparatus for supporting multiple connectors on storage devices |
| US11556492B1 (en) * | 2021-06-30 | 2023-01-17 | Texas Instruments Incorporated | Synchronous serial interface allowing communication with multiple peripheral devices using a single chip select |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE440970B (sv) * | 1984-01-13 | 1985-08-26 | Ericsson Telefon Ab L M | Metod for synkronisering av pulstag i ett digitalt telefonisystem |
| US4613979A (en) * | 1984-05-03 | 1986-09-23 | Zenith Electronics Corporation | Continuous, automatic reset of synchronous data receiver upon detection of loss of sync |
| US4942523A (en) * | 1985-05-31 | 1990-07-17 | Hewlett-Packard Company | Method for recovery from synchronization loss in a queued data transfer |
| US4807258A (en) * | 1987-11-17 | 1989-02-21 | Gte Laboratories Incorporated | Method for synchronizing a digital communication system |
| US4910754A (en) * | 1988-09-30 | 1990-03-20 | Data General Corporation | Initialization and synchronization method for a two-way communication link |
-
1993
- 1993-02-24 GB GB9303715A patent/GB2265283B/en not_active Expired - Fee Related
- 1993-03-10 DE DE4307449A patent/DE4307449C2/de not_active Expired - Fee Related
- 1993-03-12 JP JP5079068A patent/JP2863771B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-08 US US08/255,828 patent/US5748684A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB9303715D0 (en) | 1993-04-14 |
| GB2265283A (en) | 1993-09-22 |
| GB2265283B (en) | 1995-10-25 |
| DE4307449A1 (ja) | 1993-09-23 |
| DE4307449C2 (de) | 1996-09-19 |
| US5748684A (en) | 1998-05-05 |
| JPH0646041A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863771B2 (ja) | 同期直列インターフェイスの再同期化方法及び回路 | |
| US4450572A (en) | Interface for serial data communications link | |
| EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| US20040059965A1 (en) | Synchronous serial data communication bus | |
| EP0352028A2 (en) | Apparatus for transmitting data between a central processor and remote peripheral devices | |
| US5987617A (en) | Low ICC enumeration scheme for bus powered USB device | |
| EP0430051B1 (en) | Byte wide elasticity buffer | |
| US6404780B1 (en) | Synchronizing data transfer protocol across high voltage interface | |
| EP1471434B1 (en) | Information transfer protocol | |
| JP2002101084A (ja) | シリアルデータを同期させるための方法とシステム | |
| US5128677A (en) | Apparatus and method for transferring data along a serial data bus | |
| CN116126771A (zh) | 一种两线spi的通信系统及方法 | |
| KR100607943B1 (ko) | 광 모듈 정합을 위한 버스 인터페이스 장치 및 그 방법 | |
| US5721891A (en) | Detection of N length bit serial communication stream | |
| EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
| RU187642U1 (ru) | Устройство коммуникационного интерфейса gigaspacewire | |
| US6718512B2 (en) | Dynamic parity inversion for I/O interconnects | |
| EP1128272B1 (en) | Method for the serial transfer of data between two electronic bus stations and bus station for use in said method | |
| JP2671426B2 (ja) | シリアルデータ転送方法 | |
| JPH05252163A (ja) | リモート入出力装置 | |
| RU1798790C (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
| JP3488378B2 (ja) | シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法 | |
| JPH0477940B2 (ja) | ||
| JPH01114230A (ja) | シリアルデータ伝送方式 | |
| JPH01307335A (ja) | 受信データ同期化回路及びシリアルデータ転送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |