JP2740492B2

JP2740492B2 - Ｌｓｉ間非同期データ転送回路

Info

Publication number: JP2740492B2
Application number: JP7332869A
Authority: JP
Inventors: 善久山田
Original assignee: 甲府日本電気株式会社
Priority date: 1995-12-21
Filing date: 1995-12-21
Publication date: 1998-04-15
Anticipated expiration: 2015-12-21
Also published as: JPH09171471A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ間非同期デ
ータ転送回路、特に、異なる別個のクロックで動作する
ＬＳＩの間で一つのデータを数回に分けて連続して転送
するＬＳＩ間非同期データ転送回路に関する。

【０００２】

【従来の技術】まず、２個のＬＳＩ間で非同期にデータ
を転送する場合について説明する。図１１は、このよう
な非同期データ転送回路のブロック図を示し、本回路を
用いたデータ転送のタイムチャートを図１２に示す。

【０００３】ＬＳＩ３０１とＬＳＩ３０２のクロック
は、それぞれ独立であり、任意の位相差をもつ。ＬＳＩ
３０１の中のレジスタ３１１〜３１６は、ＬＳＩ３０１
自身のクロックで動作し、ＬＳＩ３０２の中のレジスタ
３３３〜３３９は、ＬＳＩ３０２自身のクロックで動作
する。

【０００４】遅延線３０３および３０４は、ＬＳＩ３０
１および３０２の外部に設けられる。ＬＳＩ３０１から
の信号３５１および３５２は、それぞれ遅延線３０３お
よび３０４によって１周期以内の遅延を与えられ、ＬＳ
Ｉ３０２へ入力する。転送するデータのビット長は、例
えば３２ビットで、この場合にはレジスタ３１３，３１
４，３３１，３３２ならびにセレクタ３２１および信号
３５５は１６ビットで、レジスタ３３３は３２ビットで
ある。

【０００５】図１２のタイムチャートを参照して、本回
路の動作を説明する。ＬＳＩ３０１の第１のクロックサ
イクルにおいて、転送データの前半であるデータＤ３１
をレジスタ３１３にセットし、セレクタ３２１でレジス
タ３１３の出力を選択し、同時にレジスタ３１１にタイ
ミングを通知する信号３５１をセットする。レジスタ３
１１の出力は遅延線３０３を通り、レジスタ３３１にク
ロック信号３５８として入力する。レジスタ３３１に
は、レジスタ３１３の出力であるデータＤ３１がセット
される。

【０００６】次に、ＬＳＩ３０１の第２クロックサイク
ルでレジスタ３１１をリセットし、転送データの後半で
あるデータＤ３２をレジスタ３１４をセットし、レジス
タ３１２にデータＤ３２の送出タイミングを通知する信
号３５２をセットする。セレクタ３２１はレジスタ３１
４の出力を選択する。レジスタ３１２の出力は遅延線３
０４を通り、レジスタ３３２にクロック信号として入力
する。レジスタ３３２にはレジスタ３１４の出力である
データＤ３２がセットされる。ＬＳＩ３０１の第３クロ
ックサイクルにおいて、レジスタ３１２をリセットす
る。以上の動作によって、レジスタ３１３のデータＤ３
１がレジスタ３３１に、レジスタ３１４のデータＤ３２
がレジスタ３３２にそれぞれ受け取られる。

【０００７】次に、レジスタ３３１および３３２の受け
渡しを指示する信号３６２について説明する。データ送
出の信号３５６および３５７はＬＳＩ３０２に確実に受
け取られるように、レジスタ３１５および３１６におい
て、一定のクロックサイクルの間、例えば２クロックサ
イクル間保持される。ＬＳＩ３０１の第１クロックサイ
クルにおいて、レジスタ３１５に信号３５６をセット
し、２クロックサイクル間保持した後にリセットする。
受信側のＬＳＩ３０２のレジスタ３３４は、ＬＳＩ３０
２の第１および第２クロックサイクルにおいてセットさ
れる。これを受けるレジスタ３３５は、ＬＳＩ３０２の
第２および第３クロックサイクルにおいてセットされ
る。レジスタ３３６はＬＳＩ３０２の第３および第４ク
ロックサイクルにおいてセットされる。レジスタ３３５
とレジスタ３３６の出力から、インバータ３４６のＡＮ
Ｄ回路３４３によって、信号３５６の立ち上がり信号を
検出する。受信側のＬＳＩ３０２で立ち上がりを検出し
て使用するため、読み出しを指示する信号は、信号３５
６と信号３５７を交互に使用する。レジスタ３１６の出
力信号３５７は、レジスタ３１５の出力信号３５６と同
様に、インバータ３４７とＡＮＤ回路３４４によって、
立ち上がりが検出される。

【０００８】ＡＮＤ回路３４３および３４４で検出され
た信号は、ＯＲ回路３４５によって論理和がとられ、信
号３６２となる。ＬＳＩ３０２のクロックに同期した信
号３６２によって、レジスタ３３１のデータＤ３１とレ
ジスタ３３２のデータＤ３２とがレジスタ３３３にセッ
トされる。レジスタ３３３には、ＬＳＩ３０２の第３ク
ロックサイクルにおいて、データＤ３１である信号３６
０およびデータＤ３２である信号３６１が同時にセット
させる。

【０００９】以上の動作により、ＬＳＩ３０１自身のク
ロックで動作するレジスタ３１３および３１４のデータ
Ｄ３１およびＤ３２が、ＬＳＩ３０２自身のクロックで
動作するレジスタ３３３にセットされる。図１２のタイ
ムチャートでは、連続してデータＤ３３およびＤ３４の
データ転送を実施する場合を示している。

【００１０】

【発明が解決しようとする課題】上述した従来のＬＳＩ
間非同期データ転送回路では、受信側のＬＳＩにデータ
をセットする信号に故障が起きた場合、誤ったデータが
セットされてしまうが、受信側のＬＳＩにデータをセッ
トする信号は、受信側のＬＳＩに対して非同期であり、
パリティチェック等は行なうことができないという問題
点がある。

【００１１】

【課題を解決するための手段】本発明は、異なる別個の
クロックで動作するＬＳＩの間で一つのデータを数回に
分け連続して転送し、転送回数と同数の受信側レジスタ
のそれぞれに、前記転送の単位で受信データをセットす
る送信側ＬＳＩからの信号の順序性を検査することによ
って、前記受信データをセットする信号に関する故障を
検出するＬＳＩ間非同期データ転送回路において、第１
のＬＳＩを駆動するクロックと、第２のＬＳＩを駆動す
るクロックとがそれぞれ独立で、前記第１のＬＳＩおよ
び前記第２のＬＳＩのそれぞれが前記クロックによって
非同期に動作しているとき、前記第１のＬＳＩ（１０
１）は、自身から前記第２のＬＳＩ（１０２）に対して
データを出力するレジスタ（１１３および１１４）と、
前記第２のＬＳＩ（１０２）のレジスタ（１３６および
１３７）のそれぞれに、前記データを入力するタイミン
グの通知を出力するレジスタ（１１１および１１２）
と、前記データの奇数番目のデータ送出を前記第２のＬ
ＳＩ（１０２）に通知する信号（１４６）を出力するレ
ジスタ（１１５）と、前記データの偶数番目のデータ送
出を前記第２のＬＳＩ（１０２）に通知する信号（１４
７）を出力するレジスタ（１１６）を有し、前記第２の
ＬＳＩ（１０２）は、前記タイミングの通知によって前
記データをセットするレジスタ（１３６および１３７）
と、前記奇数番目および偶数番目のデータ送出を前記第
２のＬＳＩ（１０２）に通知する信号（１４６および１
４７）から、前記データをセットするレジスタ（１３６
および１３７）の出力信号の有効を示す信号（１５６）
を生成する同期信号生成回路（１４８）を有し、前記第
１のＬＳＩから前記第２のＬＳＩへデータを転送するＬ
ＳＩ間非同期データ転送回路において、前記第２のＬＳ
Ｉ（１０２）は、前記タイミングを通知する信号（１４
８）に応答して、自身の出力に直列するインバータ（１
４１）の出力をセットするレジスタ（１３２）と、前記
タイミングを通知する信号（１４９）に応答して、自身
の出力に直列するインバータ（１４２）の出力をセット
するレジスタ（１３３）と、前記タイミングを通知する
信号（１４８）に応答して、前記レジスタ（１３２）の
出力と前記レジスタ（１３３）の出力とを排他的論理和
した信号をセットするレジスタ（１３４）と、前記タイ
ミングを通知する信号（１４９）に応答して、前記レジ
スタ（１３２）の出力と前記レジスタ（１３３）の出力
とを排他的論理和して、反転した信号をセットするレジ
スタ（１３５）から構成される故障検出回路を有するこ
とを特徴とする。

【００１２】

【発明の実施の形態】本発明のチェック方式を適用する
非同期データ転送では、データは送信側のＬＳＩから送
信する信号によって受信側のＬＳＩ内のレジスタにセッ
トし、セットされたデータの受け渡しを指示する信号
を、受信側のＬＳＩのクロックに同期させる。受信側の
ＬＳＩでは、データの受け渡しを指示する信号によっ
て、データがセットされたレジスタの読み出しを行な
う。そして、受信側のＬＳＩにデータをセットする信号
の順序性をチェックすることにより行う。

【００１３】以下、本発明のについて図面を用いて具体
的に説明する。

【００１４】図１は、本発明の非同期データ転送回路の
第１の実施例のブロック図を示す。図１において、ＬＳ
Ｉ１０１とＬＳＩ１０２のクロックは、それぞれ異なる
別個のものであり、任意の位相差をもつ。ＬＳＩ１０１
の中のレジスタ１１１〜１１６はＬＳＩ１０１自身のク
ロックで動作し、ＬＳＩ１０２の中のレジスタ１３８
は、ＬＳＩ１０２自身のクロックで動作する。また、Ｌ
ＳＩ１０２の中のレジスタ１３６，１３７は、ＬＳＩ１
０１から遅延線１０３，１０４を経て供給されるクロッ
ク１４８，１４９により動作する。

【００１５】遅延線１０３および１０４は、ＬＳＩ１０
１および１０２の外部に設けられる。ＬＳＩ１０１から
の信号１４１および１４２は、それぞれ遅延線１０３お
よび１０４によって一周期以内の遅延を与えられ、ＬＳ
Ｉ１０２へ入力する。転送するデータのビット長は、例
えば３２ビットで、この場合にはレジスタ１１３，１１
４，１３６，１３７ならびにセレクタ１２１および信号
１４５は１６ビットで、レジスタ１３８は３２ビットで
ある。レジスタ１１３，１１４のデータは連続してレジ
スタ１３６，１３７に転送された後、レジスタ１３８に
まとめて保持される。

【００１６】同期信号生成回路１４８は、図１１に示し
た同期信号生成回路３７１と同構成である。

【００１７】ＬＳＩ１０２にデータをセットする信号１
４１，１４２の故障を検出する故障検出回路１６１は、
レジスタ１３２〜１３５と、インバータ１４１〜１４３
と、ＸＯＲ回路１４４，１４５によって構成される。信
号１４８と１４９の順序性に矛盾が発生した場合には、
レジスタ１３４または１３５に“１”がセットされて、
故障を検出する。レジスタ１３４および１３５は、ＬＳ
Ｉ１０２のクロックには非同期に動作するが、故障が検
出されない場合には常に“０”であり、故障が検出され
た場合は送信側のクロックサイクルで２クロックサイク
ル以上“１”になるため、ＬＳＩ１０２で確実に故障を
検出することができる。

【００１８】図２のタイムチャートを参照して、信号１
４１および１４２に故障がない場合の本回路の動作を説
明する。

【００１９】ＬＳＩ１０１の第１のクロックサイクルに
おいて、転送データの前半であるデータＤ１１をレジス
タ１１３にセットし、セレクタ１２１でレジスタ１１３
の出力を選択し、同時にタイミングを通知する信号１４
１をレジスタ１１１にセットする。レジスタ１１１の出
力は遅延線１０３を通り、レジスタ１３２，１３４、１
３６にクロック信号１４８として入力する。レジスタ１
３６には、レジスタ１１３の出力であるデータＤ１１が
セットされる。レジスタ１３２には、自身の出力“０”
が反転した値の“１”がセットされる。レジスタ１３４
には、レジスタ１３２の出力“０”とレジスタ１３３の
出力“０”の排他的論理を取った値“０”がセットされ
る。

【００２０】次に、ＬＳＩ１０１の第２クロックサイク
ルでレジスタ１１１をリセットし、転送データの後半で
あるデータＤ１２をレジスタ１１４にセットし、レジス
タ１１２にデータＤ１２の送出タイミングを通知する信
号１４２をセットする。セレクタ１２１はレジスタ１１
４の出力を選択する。レジスタ１１２の出力は遅延線１
０４を通り、レジスタ１３３，１３５，１３７にクロッ
ク信号として入力する。レジスタ１３７にはレジスタ１
１４の出力であるデータＤ１２がセットされる。レジス
タ１３３には、自身の出力“０”が反転した値の“１”
がセットされる。レジス１３５には、レジスタ１３２の
出力“１”とレジスタ１３３の出力“０”の排他的論理
を取って反転した値“０”がセットされる。ＬＳＩ１０
１の第３クロックサイクルにおいて、レジスタ１１２を
リセットする。

【００２１】以上の動作によって、レジスタ１１３のデ
ータＤ１１がレジスタ１３６に、レジスタ１１４のデー
タＤ１２がレジスタ１３７にそれぞれ受け取られる。

【００２２】次に、レジスタ１３６および１３７の受け
渡しを指示する信号１５６について説明する。データ送
出の信号１４６および１４７はＬＳＩ１０２の確実に受
け取られるように、レジスタ１１５および１１６におい
て、一定のクロックサイクルの間、例えば２クロックサ
イクル間保持される。ＬＳＩ１０１の第１クロックサイ
クルにおいて、レジスタ１１５に信号１４６をセット
し、２クロックサイクル間保持した後にリセットする。
受信側のＬＳＩ１０２の同期信号生成回路２７１では、
従来の技術で説明したのと同様な方法で、信号１５６が
生成される。ＬＳＩ１０２のクロックに同期した信号１
５６によって、レジスタ１３６のデータＤ１１とレジス
タ１３７のデータＤ１２とがレジスタ１３８にセットさ
れる。レジス１３８には、ＬＳＩ１０２の第３クロック
サイクルにおいて、データＤ１１である信号１５４およ
びデータＤ１２である信号１５５が同時にセットされ
る。

【００２３】以上の動作により、ＬＳＩ１０１自身のク
ロックで動作するレジスタ１１３および１１４のデータ
Ｄ１１およびＤ１２が、ＬＳＩ１０２自身のクロックで
動作するレジスタ１３８にセットされる。図２のタイム
チャートではデータＤ１１，Ｄ１２に引き続いて、デー
タＤ１３およびＤ１４のデータ転送をする場合を示して
いる。

【００２４】次に、図３のタイムチャートを参照して、
信号１４１に関する回路で故障（“１”に変化しない）
があった場合の、本回路の動作を説明する。

【００２５】ＬＳＩ１０１の第１のクロックサイクルに
おいて、転送データの前半であるデータＤ１１をレジス
タ１１３にセットし、セレクタ１２１でレジスタ１１３
の出力を選択し、同時にレジスタ１１１にタイミングを
通知する信号１４１をセットする。レジスタ１１１の出
力は遅延線１０３を通り、レジスタ１３２，１３４，１
３６にクロック信号１４８として入力する。レジスタ１
３６には、レジスタ１１３の出力であるデータＤ１１が
セットされる。レジスタ１３２には、自身の出力“０”
が反転した値の“１”がセットされる。レジスタ１３４
には、レジスタ１３２の出力“０”とレジスタ１３３の
出力“０”の排他的論理を取った値“０”がセットされ
る。

【００２６】次に、ＬＳＩ１０１の第２クロックサイク
ルでレジスタ１１１をリセットし、転送データの後半で
あるデータＤ１２をレジスタ１１４にセットし、レジス
タ１１２にデータＤ１２の送出タイミングを通知する信
号１４２をセットする。セレクタ１２１はレジスタ１１
４の出力を選択する。レジスタ１１２の出力は遅延線１
０４を通り、レジスタ１３３，１３５，１３７にクロッ
ク信号として入力する。レジスタ１３７にはレジスタ１
１４の出力であるデータＤ１２がセットされる。レジス
タ１３３には、自身の出力“０”が反転した値の“１”
がセットされる。レジスタ１３５には、レジスタ１３２
の出力“１”とレジスタ１３３の出力“０”の排他的論
理を取った反転した値“０”がセットされる。

【００２７】ＬＳＩ１０１の第３クロックサイクルにお
いて、レジスタ１１２をリセットし、転送データ前半で
あるデータＤ１３をレジスタ１１３をセットし、セレク
タ１２１でレジスタ１１３の出力を選択し、同時にレジ
スタ１１１にタイミングを通知する信号１４１をセット
する。レジスタ１１１の出力１４１は、いま故障のため
“１”にならず“０”であり、レジスタ１３２，１３
４，１３６にはクロック信号１４８が入力しない。従っ
て、レジスタ１３６にはデータＤ１１がセットされたま
まであり、レジスタ１３２には“１”がセットされたま
まであり、レジスタ１３４には“０”がセットされたま
まである。

【００２８】次に、ＬＳＩ１０１の第４のクロックサイ
クルでレジスタ１１１をリセットし、転送データの後半
であるデータＤ１４をレジスタ１１４にセットし、レジ
スタ１１２にデータＤ１４の送出タイミングを通知する
信号１４２をセットする。セレクタ１２１はレジスタ１
１４の出力を選択する。レジスタ１１２の出力は遅延線
１０４を通り、レジスタ１３３，１３５，１３７にクロ
ック信号として入力する。レジスタ１３７にはレジスタ
１１４の出力であるデータＤ１４がセットされる。レジ
スタ１３３には、自身の出力“１”が反転した値の
“０”がセットされる。レジスタ１３５には、レジスタ
１３２の出力“１”とレジスタ１３３の出力“１”の排
他的論理を取って反転した値“１”がセットされ、故障
が検出される。

【００２９】次に、図４のタイムチャートを参照して、
信号１４１に関する回路で故障（ノイズが出る）があっ
た場合の、本回路の動作を説明する。ＬＳＩ１０１の第
１のクロックサイクルにおいて、転送データの前半であ
るデータＤ１１をレジスタ１１３にセットし、セレクタ
１２１でレジスタ１１３の出力を選択し、同時にレジス
タ１１１にタイミングを通知する信号１４１をセットす
る。レジスタ１１１の出力は遅延線１０３を通り、レジ
スタ１３２，１３４，１３６にクロック信号１４８とし
て入力する。レジス１３６には、レジスタ１１３の出力
であるデータＤ１１がセットされる。レジスタ１３２に
は、自身の出力“０”が反転した値の“１”がセットさ
れる。レジスタ１３４には、レジスタ１３２の出力
“０”とレジスタ１３３の出力“０”の排他的論理を取
った値“０”がセットされる。

【００３０】次に、ＬＳＩ１０１の第２クロックサイク
ルでレジスタ１１１をリセットし、転送データの後半で
あるデータＤ１２をレジスタ１１４にセットし、レジス
タ１１２にデータＤ１２の送出タイミングを通知する信
号１４２をセットする。セレクタ１２１はレジスタ１１
４の出力を選択する。レジスタ１１２の出力は遅延線１
０４を通り、レジスタ１３３，１３５，１３７にクロッ
ク信号として入力する。レジスタ１３７にはレジスタ１
１４の出力であるデータＤ１２がセットされる。レジス
タ１３３には、自身の出力“０”が反転した値の“１”
がセットされる。レジスタ１３５には、レジスタ１３２
の出力“１”とレジスタ１３３の出力“０”の排他的論
理を取って反転した値“０”がセットされる。このＬＳ
Ｉ１０１の第２クロックサイクルの途中で、信号１４１
が回路の故障のため、一旦“１”になった場合、信号１
４１は遅延線１０３を通り、レジスタ１３２，１３４，
１３６にクロック信号１４８として入力する。レジスタ
１３６には、レジスタ１１４の出力であるデータＤ１２
がセットされる。レジス１３２には、自身の出力“１”
が反転した値の“０”がセットされる。レジスタ１３４
には、レジスタ１３２の出力“１”とレジスタ１３３の
出力“１”の排他的論理を取った値“０”がセットされ
る。

【００３１】ＬＳＩ１０１の第３クロックサイクルにお
いて、レジスタ１１２をリセットし、転送データの前半
であるデータＤ１３をレジスタ１１３にセットし、セレ
クタ１２１でレジスタ１１３の出力を選択し、同時にレ
ジスタ１１１にタイミングを通知する信号１４１をセッ
トする。レジスタ１１１の出力は遅延線１０３を通り、
レジスタ１３２，１３４，１３６にクロック信号１４８
として入力する。レジスタ１３６には、レジスタ１１３
の出力であるデータＤ１３がセットされる。レジスタ１
３２には、自身の出力“０”が反転した値の“１”がセ
ットされる。レジスタ１３４には、レジスタ１３２の出
力“０”とレジスタ１３３の出力“１”の排他的論理を
取った値“１”がセットされ、故障が検出される。

【００３２】次に、本発明の第２の実施例について説明
する。図５は、１つのデータを４回に分け連続して、Ｌ
ＳＩ間でデータ転送する場合の実施例を示す。

【００３３】ＬＳＩ２０２のクロックは、ＬＳＩ２０１
のクロックの２倍の周期であり、また両者の位相には関
係がない。ＬＳＩ２０１の中のレジスタ２１１〜２１８
は、ＬＳＩ２０１のクロックで動作し、ＬＳＩ２０２の
中のレジスタ２２８は、ＬＳＩ２０２のクロックで動作
する。故障検出回路２５２は、レジスタ２１９〜２２２
と、インバータ２３２〜２３４と、ＸＯＲ回路２３５，
２３６によって構成される。

【００３４】信号２７８と２７９の順序性に矛盾が発生
した場合には、レジスタ２２０または２２２に“１”が
セットされて、故障を検出する。レジスタ２２０および
２２２は、ＬＳＩ２０２のクロックには非同期に動作す
るが、故障が検出されない場合には常に“０”であり、
故障が検出された場合は“１”を保持するため、ＬＳＩ
１０２で確実に故障を検出することができる。遅延線２
０３および２０４は、ＬＳＩ２０１および２０２の外部
に設けられる。ＬＳＩ２０１からの信号２７１および２
７２は、それぞれ遅延線２０３および２０４によって一
周期以内の遅延を与えられ、ＬＳＩ２０２へ入力する。

【００３５】転送するデータのビット長は、例えば６４
ビットで、この場合にはレジスタ２１３，２１４，２１
５，２１６，２２４，２２５，２２６，２２７ならびに
セレクタ２３１および信号２７５は１６ビットで、レジ
スタ２２８は６４ビットである。

【００３６】レジスタ２２３の出力は、デコーダ２３８
によってデコードされ、信号２８７および２８９が生成
される。レジスタ２２３の出力が“０”の場合は、信号
２８７は“０”で信号２８９は“１”となり、レジスタ
２２３の出力が“１”の場合は、信号２８７は“１”で
信号３８９は“０”となる。信号２８７が“１”の場
合、レジスタ２２４および２２６にクロックが入力して
もデータを更新しない。信号２８９が“１”の場合、レ
ジスタ２２５および２２７にクロックが入力してもデー
タを更新しない。すなわち、レジスタ２２３の出力はデ
ータ転送が前半か後半かの別を示すものである。

【００３７】図６を参照して、信号２７１および２７２
に故障がない場合の、回路の動作を説明する。ＬＳＩ２
０１の第１のクロックサイクルにおいて、第１の転送デ
ータであるデータＤ２１をレジスタ２１３にセットし、
セレクタ２３１でレジスタ２１３の出力を選択し、同時
にレジスタ２１１にタイミングを通知する信号２７１を
セットする。レジスタ２１１の出力は遅延線２０３を通
り、レジスタ２１９，２２０，２２４，２２６にクロッ
ク信号２７８として入力する。レジスタ２２４にはレジ
スタ２１３の出力であるデータＤ２１がセットされる。
レジスタ２２３と出力が“０”であるため、レジスタ２
２６のデータは更新されない。レジスタ２１９には、自
身の出力“０”が反転した値の“１”がセットされる。
レジスタ２２０には、レジスタ２１９の出力“０”とレ
ジスタ２２１の出力“０”の排他的論理を取った値
“０”がセットされる。

【００３８】ＬＳＩ２０１の第２クロックサイクルでレ
ジスタ２１１をリセットし、第２の転送データであるデ
ータＤ２２をレジスタ２１４にセットし、レジスタ２１
２にデータＤ２２の送出タイミングを通知する信号２７
２をセットする。セレクタ２３１はレジスタ２１４の出
力を選択する。レジスタ２１２の出力は遅延線２０４を
通り、レジスタ２２３，２２１，２２２，２２５，２２
７にクロック信号２７９として入力する。レジスタ２２
５にはレジスタ２１４の出力であるデータは更新されな
い。レジスタ２２１には、自身の出力“０”が反転した
値の“１”がセットされる。レジスタ２２２には、レジ
スタ２１９の出力“１”とレジスタ２２１の出力“０”
の排他的論理を取って反転した値“０”がセットされ
る。レジスタ２２３には、自身の出力“０”が反転した
値の“１”がセットされる。

【００３９】ＬＳＩ２０１の第３クロックサイクルでレ
ジスタ２１２をリセットし、第３の転送データであるデ
ータＤ２３をレジスタ２１５にセットし、レジスタ２１
１にデータＤ２３の送出タイミングを通知する信号２７
１をセットする。セレクタ２３１はレジスタ２１５の出
力を選択する。レジスタ２１１の出力は遅延線２０３を
通り、レジスタ２１９，２２０，２２４，２２６にクロ
ック信号２７８として入力する。レジスタ２２６には、
レジスタ２１５の出力であるデータＤ２３がセットされ
る。レジスタ２２３の出力が“１”であるため、レジス
タ２２４のデータは更新されない。レジスタ２１９に
は、自身の出力“１”が反転した値の“０”がセットさ
れる。レジスタ２２０には、レジスタ２１９の出力
“１”とレジスタ２２１の出力“１”の排他的論理を取
った値“０”がセットされる。

【００４０】ＬＳＩ２０１の第４クロックサイクルでレ
ジスタ２１１をリセットし、第４の転送データであるデ
ータＤ２４をレジスタ２１６にセットし、レジスタ２１
２にデータＤ２４を送出タイミングを通知する信号２７
２をセットする。セレクタ２３１はレジスタ２１６の出
力を選択する。レジスタ２１２の出力は遅延線２０４を
通り、レジスタ２２３，２２１，２２２，２２５，２２
７にクロック信号２７９として入力する。レジスタ２２
７にはレジスタ２１６の出力であるデータＤ２４がセッ
トされる。レジスタ２２３の出力が“１”であるため、
レジスタ２２４のデータは更新されない。レジスタ２２
１には、自身の出力“１”の反転した値の“０”がセッ
トされる。レジスタ２２２には、レジスタ２１９の出力
“０”とレジスタ２２１の出力“１”の排他的論理を取
って反転した値“０”がセットされる。レジスタ２２３
には、自身の出力“１”が反転した値の“０”がセット
される。ＬＳＩ２０１の第５クロックサイクルでレジス
タ２１２をリセットする。

【００４１】以上の動作によって、レジスタ２１３のデ
ータＤ２１がレジスタ２２４に、レジスタ２１４のデー
タＤ２２がレジスタ２２５に、レジスタ２１５のデータ
Ｄ２３アレジスタ２２６に、レジスタ２１６のデータＤ
２４がレジスタ２２７にそれぞれセットされる。

【００４２】次に、レジスタ２２４，２２５，２２６お
よび２２７の受け渡しを指示する信号２９４について説
明する。データ送出の信号２７６および２７７はＬＳＩ
２０２で確実に受け取られるように、レジスタ２１７お
よび２１８において、一定のクロックサイクルの間、例
えば４クロックサイクル間保持される。ＬＳＩ２０１の
第１クロックサイクルにおいて、レジスタ２１７に信号
２７６をセットし、４クロックサイクル間保持した後に
リセットする。受信側のＬＳＩ２０２の同期信号生成回
路２５３では、従来の技術で説明したのと同様な方法
で、信号２９４が生成される。ＬＳＩ２０２のクロック
に同期した信号２９４によってレジスタ２２４，２２
５，２２６および２２７のデータＤ２１，Ｄ２２，Ｄ２
３，Ｄ２４がレジスタ２２８にセットされる。レジスタ
２２８には、ＬＳＩ２０２の第３クロックサイクルにお
いて、データＤ２１である信号２９０，データＤ２２で
ある信号２９１，データＤ２３である信号２９２および
データＤ２４である信号２９３が同時にセットされる。

【００４３】以上の動作により、ＬＳＩ２０１のクロッ
クで動作するレジスタ２１３，２１４，２１５，２１６
のデータＤ２１，Ｄ２２，Ｄ２３，Ｄ２４が、ＬＳＩ２
０２のクロックで動作するレジスタ２２８にセットされ
る。図６のタイムチャートでは、データを書き潰さない
ために、２クロックサイクル間空けてデータＤ２５，Ｄ
２６，Ｄ２７，Ｄ２８のデータ転送を実施する場合を示
している。

【００４４】次に、図７を参照して、信号２７１に関す
る回路で故障（“１”に変化しない）があった場合の、
本回路の動作を説明する。ＬＳＩ２０１の第１のクロッ
クサイクルにおいて、第１の転送データであるデータＤ
２１をレジスタ２１３にセットし、セレクタ２３１でレ
ジスタ２１３の出力を選択し、同時にレジスタ２１１に
タイミングを通知する信号２７１をセットする。レジス
タ２１１の出力は遅延線２０３を通り、レジスタ２１
９，２２０，２２４，２２６にクロック信号２７８とし
て入力する。レジスタ２２４には、レジスタ２１３の出
力であるデータＤ２１がセットされる。レジスタ２１９
には、自身の出力“０”が反転した値の“１”がセット
される。レジスタ２２０には、レジスタ２１９の出力
“０”とレジスタ２２１の出力“０”の排他的論理を取
った値“０”がセットされる。

【００４５】次に、ＬＳＩ２０１を第２クロックサイク
ルでレジスタ２１１をリセットし、第２の転送データで
あるデータＤ２２をレジスタ２１４にセットし、レジス
タ２１２にデータＤ２２の送出タイミングを通知する信
号２７２をセットする。セレクタ２３１はレジスタ２１
４の出力を選択する。レジスタ２１２の出力は遅延線２
０４を通り、レジスタ２２３，２２１，２２２，２２
５，２２７にクロック信号２７９として入力する。レジ
スタ２２５にはレジスタ２１４の出力であるデータＤ２
２がセットされる。レジスタ２２１には、自身の出力
“０”が反転した値の“１”がセットされる。レジスタ
２２２には、レジスタ２１９の出力“１”とレジスタ２
２１の出力“０”の排他的論理を取って反転した値
“０”がセットされる。

【００４６】ＬＳＩ２０１の第３クロックサイクルにお
いて、レジスタ２１２をリセットし、第３のデータであ
るデータＤ２３をレジスタ２１５にセットし、セレクタ
２２１でレジスタ２１５の出力を選択し、同時にレジス
タ２１１にタイミングを通知する信号２７１をセットす
る。レジスタ２１１の出力２７１が、故障のため“１”
にならず“０”であり、レジスタ２１９，２２０，２２
４，２２６にはクロック信号２７８が入力しない。従っ
て、レジスタ２２６にはデータが何もセットされていな
いままであり、レジスタ２１９には“１”がセットされ
たままであり、レジスタ２２０には“０”がセットされ
たままである。

【００４７】次に、ＬＳＩ２０１の第４クロックサイク
ルでレジスタ２１１をリセットし、第４の転送データで
あるデータＤ２４をレジスタ２１６にセットし、レジス
タ２１２にデータＤ２４の送出タイミングを通知する信
号２７２をセットする。セレクタ２３１はレジスタ２１
４の出力を選択する。レジスタ２１２の出力は遅延線２
０４を通り、レジスタ２２３，２２１，２２２，２２
５，２２７にクロック信号２７９として入力する。レジ
スタ２２６にはレジスタ２１６の出力であるデータＤ２
４がセットされる。レジスタ２２１には、自身の出力
“１”が反転した値の“０”がセットされる。レジスタ
２２２には、レジスタ２１９の出力“１”とレジスタ１
３３の出力“１”の排他的論理を取って反転した値
“１”がセットされ、故障が検出される。

【００４８】次に、図８を参照して信号２７１に関する
回路で故障（“０”に変化しない）があった場合の、本
回路の動作を説明する。ＬＳＩ２０１の第１のクロック
サイクルにおいて、第１の転送データであるデータＤ２
１をレジスタ２１３にセットし、セレクタ２３１でレジ
スタ２１３の出力を選択し、同時にレジスタ２１１にタ
イミングを通知する信号２７１をセットする。レジスタ
２１１の出力は遅延線２０３を通り、レジスタ２１９，
２２０，２２４，２２６にクロック信号２７８として入
力する。レジスタ２２４にはレジスタ２１３の出力であ
るデータＤ２１がセットされる。レジスタ２１９には、
自身の出力“０”が反転した値の“１”がセットされ
る。レジスタ２２０には、レジスタ２１９の出力“０”
とレジスタの出力“０”の排他的論理を取った値“０”
がセットされる。

【００４９】次に、ＬＳＩ２０１の第２クロックサイク
ルにおいて、故障のためレジスタ２１１がリセットされ
ず“１”のままとなり、第２の転送データであるデータ
Ｄ２２をレジスタ２１４にセットし、レジスタ２１２に
データＤ２２の送出タイミングを通知する信号２７２を
セットする。セレクタ２３１はレジスタ２１４の出力を
選択する。レジスタ２１２の出力は遅延線２０４を通
り、レジスタ２２３，２２１，２２２，２２５，２２７
にクロック信号２７９として入力する。レジスタ２２５
にはレジスタ２１４の出力であるデータＤ２２がセット
される。レジスタ２２１には、自身の出力“０”が反転
した値の“１”がセットされる。レジスタ２２２には、
レジスタ２１９の出力“１”とレジスタ２２１の出力
“０”の排他的論理を取って反転した値“０”がセット
される。

【００５０】ＬＳＩ２０１の第３クロックサイクルにお
いて、レジスタ２１２をリセットし、第３とデータであ
るデータＤ２３をレジスタ２１５にセットし、セレクタ
２２１でレジスタ２１５の出力を選択し、同時にレジス
タ２１１にタイミングを通知する信号２７１をセットす
る。ＬＳＩ２０１の第２クロックサイクルにおいて、故
障のためレジスタ２１１がリセットできなかったため、
レジスタ２１９，２２０，２２４，２２６にはクロック
信号２７８の立上りが入力しない。従って、レジスタ２
２６にはデータが何もセットされていないままであり、
レジスタ２１９には“１”がセットされたままであり、
レジスタ２２０には“０”がセットされたままである。

【００５１】次に、ＬＳＩ２０１の第４クロックサイク
ルでレジスタ２１１をリセットし、第４の転送データで
あるデータＤ２４をレジスタ２１６にセットし、レジス
タ２１２にデータＤ２４の送出タイミングを通知する信
号２７２をセットする。セレクタ２３１はレジスタ２１
４の出力を選択する。レジスタ２１２の出力は遅延線２
０４を通り、レジスタ２２３，２２１，２２２，２２
５，２２７にクロック信号２７９として入力する。レジ
スタ２２６にはレジスタ２１６の出力であるデータＤ２
４がセットされる。レジスタ２２１には、自身の出力
“１”が反転した値の“０”がセットされる。レジスタ
２２２には、レジスタ２１９の出力“１”とレジスタ１
３３の出力“１”の排他的論理を取って反転した値
“１”がセットされ、故障が検出される。

【００５２】なお、以上に説明した第１の実施例におけ
る故障検出回路１６１及び第２の実施例における故障検
出回路２５２の代りに、図９に示す構成の故障検出回路
を使用しても同一の効果が得られる。

【００５３】また、当該データ転送が奇数回に分割され
て行われることは、通常、考えられないが、３分割の場
合の故障検出回路の一例を図１０に示す。

【００５４】

【発明の効果】本発明の非同期データ転送回路は、独立
のクロックによって動作する２個のＬＳＩ間のデータ転
送において、受信側のＬＳＩには非同期な、データを受
信側のＬＳＩ内のレジスタにセットする信号の故障が可
能になる。また、本回路は、チェックのためにパリティ
信号とインタフェースを追加する必要がなく、ＬＳＩの
ピン数を増加させないという利点がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】図１に示した実施例の正常動作時におけるタイ
ムチャートである。

【図３】図１に示した実施例の故障発生時におけるタイ
ムチャートである。

【図４】図１に示した実施例の他の態様の故障発生時に
おけるタイムチャートである。

【図５】本発明の第２の実施例を示すブロック図であ
る。

【図６】図５に示した実施例の正常動作時におけるタイ
ムチャートである。

【図７】図５に示した実施例の故障発生時におけるタイ
ムチャートである。

【図８】図５に示した実施例の他の態様の故障発生時に
おけるタイムチャートである。

【図９】図１に示した実施例及び図５に示した実施例に
おける故障検出回路の他の構成を示す図である。

【図１０】本発明において、データ転送を３分割で行う
場合における故障検出回路の一例を示す図である。

【図１１】従来例のブロック図である。

【図１２】図１１に示した従来例のタイムチャートであ
る。

【符号の説明】

１０１，１０２，２０１，２０２，３０１，３０２
ＬＳＩ１１１〜１１６，１３２〜１３８，２１１〜２２８，３
１１〜３１６，３３１〜３３９レジスタ１０３，１０４，２０３，２０４，３０３，３０４
遅延線１２１，２３１，３２１セレクタ１４６，１４７，２３９〜２４１，３４１〜３４４
ＡＮＤ回路３４５ＯＲ回路１４１〜１４３，２３２〜２３４，２３７，３４６，３
４７インバータ１４４，１４５，２３５，２３６ＸＯＲ回路１４８，２５３，３７１同期信号生成回路１６１，２５２故障検出回路２３８デコーダ２５１選択信号生成回路。

Claims

(57)【特許請求の範囲】

【請求項１】異なる別個のクロックで動作するＬＳＩ
の間で一つのデータを数回に分け連続して転送し、転送
回数と同数の受信側レジスタのそれぞれに、前記転送の
単位で受信データをセットする送信側ＬＳＩからの信号
の順序性を検査することによって、前記受信データをセ
ットする信号に関する故障を検出するＬＳＩ間非同期デ
ータ転送回路において、第１のＬＳＩを駆動するクロックと、第２のＬＳＩを駆
動するクロックとがそれぞれ独立で、前記第１のＬＳＩ
および前記第２のＬＳＩのそれぞれが前記クロックによ
って非同期に動作しているとき、前記第１のＬＳＩ（１
０１）は、自身から前記第２のＬＳＩ（１０２）に対し
てデータを出力するレジスタ（１１３および１１４）
と、前記第２のＬＳＩ（１０２）のレジスタ（１３６お
よび１３７）のそれぞれに、前記データを入力するタイ
ミングの通知を出力するレジスタ（１１１および１１
２）と、前記データの奇数番目のデータ送出を前記第２
のＬＳＩ（１０２）に通知する信号（１４６）を出力す
るレジスタ（１１５）と、前記データの偶数番目のデー
タ送出を前記第２のＬＳＩ（１０２）に通知する信号
（１４７）を出力するレジスタ（１１６）を有し、前記
第２のＬＳＩ（１０２）は、前記タイミングの通知によ
って前記データをセットするレジスタ（１３６および１
３７）と、前記奇数番目および偶数番目のデータ送出を
前記第２のＬＳＩ（１０２）に通知する信号（１４６お
よび１４７）から、前記データをセットするレジスタ
（１３６および１３７）の出力信号の有効を示す信号
（１５６）を生成する同期信号生成回路（１４８）を有
し、前記第１のＬＳＩから前記第２のＬＳＩへデータを
転送するＬＳＩ間非同期データ転送回路において、前記
第２のＬＳＩ（１０２）は、前記タイミングを通知する
信号（１４８）に応答して、自身の出力に直列するイン
バータ（１４１）の出力をセットするレジスタ（１３
２）と、前記タイミングを通知する信号（１４９）に応
答して、自身の出力に直列するインバータ（１４２）の
出力をセットするレジスタ（１３３）と、前記タイミン
グを通知する信号（１４８）に応答して、前記レジスタ
（１３２）の出力と前記レジスタ（１３３）の出力とを
排他的論理和した信号をセットするレジスタ（１３４）
と、前記タイミングを通知する信号（１４９）に応答し
て、前記レジスタ（１３２）の出力と前記レジスタ（１
３３）の出力とを排他的論理和して、反転した信号をセ
ットするレジスタ（１３５）から構成される故障検出回
路を有することを特徴とするＬＳＩ間非同期データ転送
回路。
【請求項２】前記転送回数が４以上の場合に、前記受
信データをセットするとき前記受信側レジスタを選択す
る選択信号生成回路を設けたことを特徴とする請求項１
記載のＬＳＩ間非同期データ転送回路。