JPH0715405A - デジタル伝送路試験方式およびデジタル伝送路試験システム - Google Patents
デジタル伝送路試験方式およびデジタル伝送路試験システムInfo
- Publication number
- JPH0715405A JPH0715405A JP15535093A JP15535093A JPH0715405A JP H0715405 A JPH0715405 A JP H0715405A JP 15535093 A JP15535093 A JP 15535093A JP 15535093 A JP15535093 A JP 15535093A JP H0715405 A JPH0715405 A JP H0715405A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission line
- frame
- test
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 フレームクロック，フレーム同期信号，フレ
ームデータ信号を分離した３本インタフェースで接続さ
れる伝送装置間のフレームデータ信号線に関して障害発
見や障害箇所の特定等に時間を要しないデジタル伝送路
試験方式を提供する。 【構成】 伝送装置間のＨＷ３１，３２の任意のタイム
スロット２つを試験用に割当て、上位伝送装置１からは
タイムスロットＴＳｎに試験データをインサートし、下
位伝送装置２では受信した試験データをそのままタイム
スロットＴＳｎに、受信データを反転したものをタイム
スロットＴＳｎ＋ｍにインサートする。上位伝送装置１
ではタイムスロットＴＳｎ，ＴＳｎ＋ｍをドロップして
ＴＳｎとＴＳｎ＋ｍの比較結果と、受信したタイムスロ
ットＴＳｎのデータと試験データとの比較結果より障害
箇所の特定と常時監視の実現を図る。
ームデータ信号を分離した３本インタフェースで接続さ
れる伝送装置間のフレームデータ信号線に関して障害発
見や障害箇所の特定等に時間を要しないデジタル伝送路
試験方式を提供する。 【構成】 伝送装置間のＨＷ３１，３２の任意のタイム
スロット２つを試験用に割当て、上位伝送装置１からは
タイムスロットＴＳｎに試験データをインサートし、下
位伝送装置２では受信した試験データをそのままタイム
スロットＴＳｎに、受信データを反転したものをタイム
スロットＴＳｎ＋ｍにインサートする。上位伝送装置１
ではタイムスロットＴＳｎ，ＴＳｎ＋ｍをドロップして
ＴＳｎとＴＳｎ＋ｍの比較結果と、受信したタイムスロ
ットＴＳｎのデータと試験データとの比較結果より障害
箇所の特定と常時監視の実現を図る。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル伝送路試験に
関し、特にフレームクロック信号，フレーム同期信号，
フレームデータ信号を分離した伝送路によって装置間が
接続されている局内装置間伝送路の試験方式に関する。
関し、特にフレームクロック信号，フレーム同期信号，
フレームデータ信号を分離した伝送路によって装置間が
接続されている局内装置間伝送路の試験方式に関する。
【０００２】
【従来の技術】従来、フレームクロック信号，フレーム
同期信号，フレームデータ信号を分離したデジタル伝送
路（以下、ハイウェイと記す）で接続される局内装置間
では、フレームクロック信号については、双方の局内装
置にクロック断検出回路を備えることによって常時監視
を行い、フレーム同期信号については、ビットカウンタ
を備えることによって同期信号の周期性を常時監視して
いた。しかし、フレームデータ信号については、外部か
らの指示でハイウェイの折返しを行うことができる装置
があるに過ぎない。特公昭６３−２６５７２号には、試
験時に折返しを行うデジタル伝送装置の試験方式が記載
されている。この方式においては、試験時にドロップ・
インサーション回路の出力と当該ドロップ・インサーシ
ョン回路の入力およびフレーム同期回路の入力を接続す
る折返し伝送路が形成される。試験時に上位装置から挿
入された試験用データは、所定のタイムスロットに挿入
されてドロップ・インサーション回路から出力され、折
返し伝送路を経由してフレーム同期回路およびドロップ
・インサーション回路に入力され、フレーム同期信号に
基づいてドロップ・インサーション回路によって抽出さ
れ、抽出されたデータは上位装置に送信されて最初に挿
入された試験データと照合される。その照合結果によ
り、動作の正常性の確認が行われる。
同期信号，フレームデータ信号を分離したデジタル伝送
路（以下、ハイウェイと記す）で接続される局内装置間
では、フレームクロック信号については、双方の局内装
置にクロック断検出回路を備えることによって常時監視
を行い、フレーム同期信号については、ビットカウンタ
を備えることによって同期信号の周期性を常時監視して
いた。しかし、フレームデータ信号については、外部か
らの指示でハイウェイの折返しを行うことができる装置
があるに過ぎない。特公昭６３−２６５７２号には、試
験時に折返しを行うデジタル伝送装置の試験方式が記載
されている。この方式においては、試験時にドロップ・
インサーション回路の出力と当該ドロップ・インサーシ
ョン回路の入力およびフレーム同期回路の入力を接続す
る折返し伝送路が形成される。試験時に上位装置から挿
入された試験用データは、所定のタイムスロットに挿入
されてドロップ・インサーション回路から出力され、折
返し伝送路を経由してフレーム同期回路およびドロップ
・インサーション回路に入力され、フレーム同期信号に
基づいてドロップ・インサーション回路によって抽出さ
れ、抽出されたデータは上位装置に送信されて最初に挿
入された試験データと照合される。その照合結果によ
り、動作の正常性の確認が行われる。
【０００３】
【発明が解決しようとする課題】上記の従来の試験方式
においては、下位装置に折返し回路構成がない場合には
試験が行えず、また、試験が実施されたとしても故障箇
所が上位装置側にあるか下位装置側にあるかの判別が困
難であり、かつ外部からの不定期な指示で試験が行われ
ることから、故障の発見の遅れ、故障箇所の切り分けに
時間を要していた。本発明の目的は障害箇所を特定する
ことができ、かつ、リアルタイムの監視が可能な、デジ
タル伝送路試験方式およびデジタル伝送路試験システム
を提供することにある。
においては、下位装置に折返し回路構成がない場合には
試験が行えず、また、試験が実施されたとしても故障箇
所が上位装置側にあるか下位装置側にあるかの判別が困
難であり、かつ外部からの不定期な指示で試験が行われ
ることから、故障の発見の遅れ、故障箇所の切り分けに
時間を要していた。本発明の目的は障害箇所を特定する
ことができ、かつ、リアルタイムの監視が可能な、デジ
タル伝送路試験方式およびデジタル伝送路試験システム
を提供することにある。
【０００４】
【課題を解決するための手段】本発明の第１のデジタル
伝送路試験方式は、３本の独立したフレームクロック信
号線，フレーム同期信号線，フレームデータ信号線で成
る伝送路を有し、該伝送路を経由して、フレーム同期信
号に同期して伝送を行うデジタル伝送システムにおける
デジタル伝送路試験方式であって、可変の任意の試験デ
ータである第１のデータに所定の論理変換を行って第２
のデータを生成し、第１，第２のデータを、フレーム同
期信号に同期してそれぞれ試験をすべき伝送路の第１，
第２のタイムスロットに挿入し、フレーム同期信号に同
期して当該伝送路を経由して伝送されるデータから、第
１，第２のタイムスロットのデータを抽出し、抽出され
たデータを比較して当該伝送路における障害の有無を検
証する。
伝送路試験方式は、３本の独立したフレームクロック信
号線，フレーム同期信号線，フレームデータ信号線で成
る伝送路を有し、該伝送路を経由して、フレーム同期信
号に同期して伝送を行うデジタル伝送システムにおける
デジタル伝送路試験方式であって、可変の任意の試験デ
ータである第１のデータに所定の論理変換を行って第２
のデータを生成し、第１，第２のデータを、フレーム同
期信号に同期してそれぞれ試験をすべき伝送路の第１，
第２のタイムスロットに挿入し、フレーム同期信号に同
期して当該伝送路を経由して伝送されるデータから、第
１，第２のタイムスロットのデータを抽出し、抽出され
たデータを比較して当該伝送路における障害の有無を検
証する。
【０００５】本発明の第２のデジタル伝送路試験方式
は、３本の独立したフレームクロック信号線，フレーム
同期信号線，フレームデータ信号線で成る伝送路を有
し、該伝送路を経由して、フレーム同期信号に同期して
伝送を行うデジタル伝送システムにおけるデジタル伝送
路試験方式であって、任意の可変の試験データを発生
し、該データを原始試験データとし、原始試験データ
を、フレーム同期信号に同期して第１の伝送路の第１の
タイムスロットに挿入し、フレーム同期信号に同期して
第１の伝送路を経由して伝送されるデータから当該タイ
ムスロットのデータを抽出して第１のデータを生成し、
第１のデータに所定の論理変換を行って第２のデータを
生成し、第１のデータと第２のデータを、フレーム同期
信号に同期してそれぞれ第２の伝送路の第２，第３のタ
イムスロットに挿入し、フレーム同期信号に同期して第
２の伝送路を経由して伝送されるデータから第２，第３
のタイムスロットのデータを抽出して第３，第４のデー
タを生成し、第３，第４のデータを比較して第２の伝送
路における障害の有無を検証し、第３のデータと原始試
験データを比較して全伝送路における障害の有無を検証
する。
は、３本の独立したフレームクロック信号線，フレーム
同期信号線，フレームデータ信号線で成る伝送路を有
し、該伝送路を経由して、フレーム同期信号に同期して
伝送を行うデジタル伝送システムにおけるデジタル伝送
路試験方式であって、任意の可変の試験データを発生
し、該データを原始試験データとし、原始試験データ
を、フレーム同期信号に同期して第１の伝送路の第１の
タイムスロットに挿入し、フレーム同期信号に同期して
第１の伝送路を経由して伝送されるデータから当該タイ
ムスロットのデータを抽出して第１のデータを生成し、
第１のデータに所定の論理変換を行って第２のデータを
生成し、第１のデータと第２のデータを、フレーム同期
信号に同期してそれぞれ第２の伝送路の第２，第３のタ
イムスロットに挿入し、フレーム同期信号に同期して第
２の伝送路を経由して伝送されるデータから第２，第３
のタイムスロットのデータを抽出して第３，第４のデー
タを生成し、第３，第４のデータを比較して第２の伝送
路における障害の有無を検証し、第３のデータと原始試
験データを比較して全伝送路における障害の有無を検証
する。
【０００６】本発明のデジタル伝送路試験システムは、
３本の独立したフレームクロック信号線，フレーム同期
信号線，フレームデータ信号線で成る第１，第２の伝送
路によって相互に接続され、フレーム同期信号に同期し
てデジタル伝送を行う第１，第２のデジタル伝送装置を
有するデジタル伝送システムにおけるデジタル伝送路試
験システムであって、第１のデジタル伝送装置は、可変
の試験データを発生する試験データ発生手段と、前記試
験データを、フレーム同期信号に同期して第１の伝送路
の第１のタイムスロットに挿入する第１の挿入手段と、
フレーム同期信号に同期して第２の伝送路を経由して伝
送されるデータから第２，第３のタイムスロットのデー
タを抽出する第２の抽出手段と、第２の抽出手段によっ
て抽出された第２，第３のタイムスロットのデータを比
較する第１の比較手段と、第２の抽出手段によって抽出
された第２のタイムスロットのデータと、試験データ発
生手段が発生した試験データとを比較する第２の比較手
段を有し、第２のデジタル伝送装置は、フレーム同期信
号に同期して第１の伝送路を経由して伝送されるデータ
から第１のタイムスロットのデータを抽出する第１の抽
出手段と、第１の抽出手段によって抽出されたデータに
所定の論理変換を行う変換手段と、第１の抽出手段によ
って抽出されたデータと論理変換されたデータとを、そ
れぞれ第２の伝送路の第２，第３のタイムスロットに挿
入する第２の挿入手段を有する。
３本の独立したフレームクロック信号線，フレーム同期
信号線，フレームデータ信号線で成る第１，第２の伝送
路によって相互に接続され、フレーム同期信号に同期し
てデジタル伝送を行う第１，第２のデジタル伝送装置を
有するデジタル伝送システムにおけるデジタル伝送路試
験システムであって、第１のデジタル伝送装置は、可変
の試験データを発生する試験データ発生手段と、前記試
験データを、フレーム同期信号に同期して第１の伝送路
の第１のタイムスロットに挿入する第１の挿入手段と、
フレーム同期信号に同期して第２の伝送路を経由して伝
送されるデータから第２，第３のタイムスロットのデー
タを抽出する第２の抽出手段と、第２の抽出手段によっ
て抽出された第２，第３のタイムスロットのデータを比
較する第１の比較手段と、第２の抽出手段によって抽出
された第２のタイムスロットのデータと、試験データ発
生手段が発生した試験データとを比較する第２の比較手
段を有し、第２のデジタル伝送装置は、フレーム同期信
号に同期して第１の伝送路を経由して伝送されるデータ
から第１のタイムスロットのデータを抽出する第１の抽
出手段と、第１の抽出手段によって抽出されたデータに
所定の論理変換を行う変換手段と、第１の抽出手段によ
って抽出されたデータと論理変換されたデータとを、そ
れぞれ第２の伝送路の第２，第３のタイムスロットに挿
入する第２の挿入手段を有する。
【０００７】
【作用】本発明の第１のデジタル伝送路試験方式は、試
験データと、該試験データと所定の論理関係をもつデー
タとを、試験対象の伝送路で伝送した後に比較するの
で、他の伝送路の障害の有無にかかわらず、その伝送路
自体の障害の有無を検証することができる。したがっ
て、障害のある伝送路を特定することができる。また、
試験データを伝送路の任意のタイムスロットに挿入して
試験するので、特に「試験時」を設定する必要はなく、
他のデータを伝送しながら、リアルタイムで伝送路試験
を行うことができる。
験データと、該試験データと所定の論理関係をもつデー
タとを、試験対象の伝送路で伝送した後に比較するの
で、他の伝送路の障害の有無にかかわらず、その伝送路
自体の障害の有無を検証することができる。したがっ
て、障害のある伝送路を特定することができる。また、
試験データを伝送路の任意のタイムスロットに挿入して
試験するので、特に「試験時」を設定する必要はなく、
他のデータを伝送しながら、リアルタイムで伝送路試験
を行うことができる。
【０００８】本発明の第２のデジタル伝送路試験方式
は、折返し試験と、前記の第１のデジタル伝送路試験方
式とを併用した方式である。すなわち、第３のデータは
折返し伝送された試験データであり、第３のデータと原
始試験データとの比較によって、往復の全伝送路の障害
を検証することができる。したがって、この折返し試験
と、第１のデジタル伝送路試験を併用することにより、
第１の伝送路の単独の障害と、第２の伝送路の単独の障
害または第１，第２の伝送路の同時障害を検証すること
ができる。
は、折返し試験と、前記の第１のデジタル伝送路試験方
式とを併用した方式である。すなわち、第３のデータは
折返し伝送された試験データであり、第３のデータと原
始試験データとの比較によって、往復の全伝送路の障害
を検証することができる。したがって、この折返し試験
と、第１のデジタル伝送路試験を併用することにより、
第１の伝送路の単独の障害と、第２の伝送路の単独の障
害または第１，第２の伝送路の同時障害を検証すること
ができる。
【０００９】この方式においても、試験データを任意の
タイムスロットに挿入して伝送するので折返し伝送路を
設ける必要はなく、かつ、他のデータの伝送を妨げるこ
となくリアルタイムの伝送路試験を行うことができる。
タイムスロットに挿入して伝送するので折返し伝送路を
設ける必要はなく、かつ、他のデータの伝送を妨げるこ
となくリアルタイムの伝送路試験を行うことができる。
【００１０】本発明のデジタル伝送路試験システムは、
前記の第２のデジタル伝送路試験方式を実施するための
デジタル伝送路試験システムである。
前記の第２のデジタル伝送路試験方式を実施するための
デジタル伝送路試験システムである。
【００１１】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明のデジタル伝送路試験方式を適用す
るためのデジタル伝送路試験システムの一実施例のブロ
ック図である。上位伝送装置１と下位伝送装置２は、フ
レームクロック信号線，フレーム同期信号線，フレーム
データ信号線で構成される下りハイウェイ（以下下りＨ
Ｗと略）３１と上りハイウェイ（以下上りＨＷと略）３
２で接続され、フレームクロック信号，フレーム同期信
号に同期してフレームデータ信号の伝送が行われる。上
位伝送装置１は試験データ発生回路１１，データ挿入回
路１２，データ抽出回路１３，データ比較回路１４，１
５を備えている。試験データ発生回路１１は１加算する
カウンタで構成され、可変の試験データを発生する。デ
ータ挿入回路１２はフレーム同期信号に同期して試験デ
ータを下りＨＷ３１の所定のタイムスロットＴＳｎに挿
入する。データ抽出回路１３は、フレーム同期信号に同
期して上りＨＷを経由して伝送されるデータから所定の
タイムスロットＴＳｎ，ＴＳｎ＋ｍのデータを抽出す
る。データ比較回路１４は、データ抽出回路１３が抽出
した２つのタイムスロットＴＳｎ，ＴＳｎ＋ｍのデータ
を比較する。データ比較回路１５は、データ抽出回路１
３が抽出したタイムスロットＴＳｎのデータと、試験デ
ータ発生回路１１が発生した試験データとを比較する。
る。図１は、本発明のデジタル伝送路試験方式を適用す
るためのデジタル伝送路試験システムの一実施例のブロ
ック図である。上位伝送装置１と下位伝送装置２は、フ
レームクロック信号線，フレーム同期信号線，フレーム
データ信号線で構成される下りハイウェイ（以下下りＨ
Ｗと略）３１と上りハイウェイ（以下上りＨＷと略）３
２で接続され、フレームクロック信号，フレーム同期信
号に同期してフレームデータ信号の伝送が行われる。上
位伝送装置１は試験データ発生回路１１，データ挿入回
路１２，データ抽出回路１３，データ比較回路１４，１
５を備えている。試験データ発生回路１１は１加算する
カウンタで構成され、可変の試験データを発生する。デ
ータ挿入回路１２はフレーム同期信号に同期して試験デ
ータを下りＨＷ３１の所定のタイムスロットＴＳｎに挿
入する。データ抽出回路１３は、フレーム同期信号に同
期して上りＨＷを経由して伝送されるデータから所定の
タイムスロットＴＳｎ，ＴＳｎ＋ｍのデータを抽出す
る。データ比較回路１４は、データ抽出回路１３が抽出
した２つのタイムスロットＴＳｎ，ＴＳｎ＋ｍのデータ
を比較する。データ比較回路１５は、データ抽出回路１
３が抽出したタイムスロットＴＳｎのデータと、試験デ
ータ発生回路１１が発生した試験データとを比較する。
【００１２】下位伝送装置２は、データ抽出回路２１，
論理反転回路２２，データ挿入回路２３を備えている。
データ抽出回路２１は、フレーム同期信号に同期して、
下りＨＷ３１を経由して伝送されるデータからタイムス
ロットＴＳｎのデータを抽出する。論理反転回路２２
は、データ抽出回路２１が抽出したデータを論理反転す
る。データ挿入回路２３はデータ抽出回路２１が抽出し
たデータと論理反転回路２２によって論理反転されたデ
ータを、それぞれ上りＨＷ３２のタイムスロットＴＳｎ
およびＴＳｎ＋ｍに挿入する。
論理反転回路２２，データ挿入回路２３を備えている。
データ抽出回路２１は、フレーム同期信号に同期して、
下りＨＷ３１を経由して伝送されるデータからタイムス
ロットＴＳｎのデータを抽出する。論理反転回路２２
は、データ抽出回路２１が抽出したデータを論理反転す
る。データ挿入回路２３はデータ抽出回路２１が抽出し
たデータと論理反転回路２２によって論理反転されたデ
ータを、それぞれ上りＨＷ３２のタイムスロットＴＳｎ
およびＴＳｎ＋ｍに挿入する。
【００１３】次に本実施例の動作を説明する。図２は本
実施例の動作を説明するためのハイウェイの割当ておよ
び比較方法を示す図である。
実施例の動作を説明するためのハイウェイの割当ておよ
び比較方法を示す図である。
【００１４】１加算するカウンタにより構成される試験
データ発生回路１１で発生した試験データ（例えば５５
Ｈ）を下りＨＷ３１にフレーム同期信号に同期して任意
ＴＳｎ番目のタイムスロット（以下ＴＳと略）に挿入す
る。挿入されたデータは下位伝送装置２に下りＨＷ３１
を介して伝送される。下位伝送装置２ではフレーム同期
信号に同期したデータよりデータ抽出回路２１によって
ＴＳｎ番目のデータが抽出される。抽出されたデータ
は、そのままのデータと論理反転回路２２によって反転
された新たなデータとをデータ挿入回路２３によってフ
レーム同期信号に同期して任意ＴＳｎとＴＳｎ＋ｍ番目
に挿入され（ＴＳｎ＝受信データそのまま、ＴＳｎ＋ｍ
＝反転データ）上りＨＷ３２を介して、上位伝送装置１
に伝送される。上位伝送装置では、フレーム同期信号に
同期したデータよりデータ抽出回路１３によってＴＳｎ
とＴＳｎ＋ｍ番目のデータが抽出される。抽出されたデ
ータは、データ比較回路１４に於いてＴＳｎ番目とＴＳ
ｎ＋ｍ番目のデータが排他的論理和で比較された結果が
出力（結果１）される。また、試験データ発生回路１１
で発生したデータと抽出したＴＳｎ番目のデータを比較
回路１５でデータ一致を比較し結果を出力（結果２）す
る。
データ発生回路１１で発生した試験データ（例えば５５
Ｈ）を下りＨＷ３１にフレーム同期信号に同期して任意
ＴＳｎ番目のタイムスロット（以下ＴＳと略）に挿入す
る。挿入されたデータは下位伝送装置２に下りＨＷ３１
を介して伝送される。下位伝送装置２ではフレーム同期
信号に同期したデータよりデータ抽出回路２１によって
ＴＳｎ番目のデータが抽出される。抽出されたデータ
は、そのままのデータと論理反転回路２２によって反転
された新たなデータとをデータ挿入回路２３によってフ
レーム同期信号に同期して任意ＴＳｎとＴＳｎ＋ｍ番目
に挿入され（ＴＳｎ＝受信データそのまま、ＴＳｎ＋ｍ
＝反転データ）上りＨＷ３２を介して、上位伝送装置１
に伝送される。上位伝送装置では、フレーム同期信号に
同期したデータよりデータ抽出回路１３によってＴＳｎ
とＴＳｎ＋ｍ番目のデータが抽出される。抽出されたデ
ータは、データ比較回路１４に於いてＴＳｎ番目とＴＳ
ｎ＋ｍ番目のデータが排他的論理和で比較された結果が
出力（結果１）される。また、試験データ発生回路１１
で発生したデータと抽出したＴＳｎ番目のデータを比較
回路１５でデータ一致を比較し結果を出力（結果２）す
る。
【００１５】比較結果は、図２で示すように下りＨＷ３
１と上りＨＷ３２の双方のＴＳｎ番目のデータ比較する
ことで上りまたは下りＨＷに於けるデータＮＧ（データ
不良）の発見が可能となる。また、比較結果２は上りＨ
Ｗ内のＴＳｎ番目とＴＳｎ＋ｍ番目のデータ比較であり
上りＨＷの検証が可能となる。
１と上りＨＷ３２の双方のＴＳｎ番目のデータ比較する
ことで上りまたは下りＨＷに於けるデータＮＧ（データ
不良）の発見が可能となる。また、比較結果２は上りＨ
Ｗ内のＴＳｎ番目とＴＳｎ＋ｍ番目のデータ比較であり
上りＨＷの検証が可能となる。
【００１６】例えば、下りＨＷに障害がある場合、比較
結果１はＮＧとなり比較結果２はＯＫとなる。また上り
ＨＷに障害がある場合は、比較結果２がＮＧとなり比較
結果１はＯＫまたはＮＧとなりそれぞれ障害箇所が特定
できることが可能となる。
結果１はＮＧとなり比較結果２はＯＫとなる。また上り
ＨＷに障害がある場合は、比較結果２がＮＧとなり比較
結果１はＯＫまたはＮＧとなりそれぞれ障害箇所が特定
できることが可能となる。
【００１７】
【発明の効果】以上説明したように、本発明は次の効果
がある。 （１）試験データと、当該試験データに所定の論理変換
を施したデータを試験対象の伝送路を経由して伝送し、
その伝送された２つのデータを比較することにより、他
の伝送路における障害の有無にかかわらず当該伝送路の
障害を検証することができ、その結果、全伝送システム
中の障害箇所を特定することができる。 （２）試験データを各伝送路の所定タイムスロットに挿
入して伝送することにより、他のデータ伝送を妨げるこ
となくデジタル伝送路試験を実施することができ、その
結果、試験のために試験時間を設定することなく、リア
ルタイムの監視が可能になる。 （３）以上、（１），（２）の効果により、通信の品質
向上、および障害解析時間の短縮に寄与することができ
る。
がある。 （１）試験データと、当該試験データに所定の論理変換
を施したデータを試験対象の伝送路を経由して伝送し、
その伝送された２つのデータを比較することにより、他
の伝送路における障害の有無にかかわらず当該伝送路の
障害を検証することができ、その結果、全伝送システム
中の障害箇所を特定することができる。 （２）試験データを各伝送路の所定タイムスロットに挿
入して伝送することにより、他のデータ伝送を妨げるこ
となくデジタル伝送路試験を実施することができ、その
結果、試験のために試験時間を設定することなく、リア
ルタイムの監視が可能になる。 （３）以上、（１），（２）の効果により、通信の品質
向上、および障害解析時間の短縮に寄与することができ
る。
【図１】本発明のデジタル伝送路試験方式が適用される
デジタル伝送路試験システムの一実施例のブロック図で
ある。
デジタル伝送路試験システムの一実施例のブロック図で
ある。
【図２】図１の実施例の動作を説明するための割当てお
よび比較方法を示す図である。
よび比較方法を示す図である。
１ 上位伝送装置 １１ 試験データ発生回路 １２ データ挿入回路 １３ データ抽出回路 １４ データ比較回路 １５ データ比較回路 ２ 下位伝送装置 ２１ データ抽出回路 ２２ 論理反転回路 ２３ データ挿入回路 ３１ 下りハイウェイ（下りＨＷ） ３２ 上りハイウェイ（上りＨＷ）
Claims (4)
- 【請求項１】 ３本の独立したフレームクロック信号
線，フレーム同期信号線，フレームデータ信号線で成る
伝送路を有し、該伝送路を経由して、フレーム同期信号
に同期して伝送を行うデジタル伝送システムにおけるデ
ジタル伝送路試験方式において、 可変の任意の試験データである第１のデータに所定の論
理変換を行って第２のデータを生成し、 第１，第２のデータを、フレーム同期信号に同期してそ
れぞれ試験をすべき伝送路の第１，第２のタイムスロッ
トに挿入し、 フレーム同期信号に同期して当該伝送路を経由して伝送
されるデータから、第１，第２のタイムスロットのデー
タを抽出し、 抽出されたデータを比較して当該伝送路における障害の
有無を検証することを特徴とするデジタル伝送路試験方
式。 - 【請求項２】 所定の論理変換が論理反転である請求項
１に記載の方式。 - 【請求項３】 ３本の独立したフレームクロック信号
線，フレーム同期信号線，フレームデータ信号線で成る
伝送路を有し、該伝送路を経由して、フレーム同期信号
に同期して伝送を行うデジタル伝送システムにおけるデ
ジタル伝送路試験方式において、 任意の可変の試験データを発生し、該データを原始試験
データとし、 原始試験データを、フレーム同期信号に同期して第１の
伝送路の第１のタイムスロットに挿入し、 フレーム同期信号に同期して第１の伝送路を経由して伝
送されるデータから当該タイムスロットのデータを抽出
して第１のデータを生成し、 第１のデータに所定の論理変換を行って第２のデータを
生成し、 第１のデータと第２のデータを、フレーム同期信号に同
期してそれぞれ第２の伝送路の第２，第３のタイムスロ
ットに挿入し、 フレーム同期信号に同期して第２の伝送路を経由して伝
送されるデータから第２，第３のタイムスロットのデー
タを抽出して第３，第４のデータを生成し、 第３，第４のデータを比較して第２の伝送路における障
害の有無を検証し、 第３のデータと原始試験データを比較して全伝送路にお
ける障害の有無を検証することを特徴とするデジタル伝
送路試験方式。 - 【請求項４】 ３本の独立したフレームクロック信号
線，フレーム同期信号線，フレームデータ信号線で成る
第１，第２の伝送路によって相互に接続され、フレーム
同期信号に同期してデジタル伝送を行う第１，第２のデ
ジタル伝送装置を有するデジタル伝送システムにおける
デジタル伝送路試験システムにおいて、 第１のデジタル伝送装置は、 可変の試験データを発生する試験データ発生手段と、 前記試験データを、フレーム同期信号に同期して第１の
伝送路の第１のタイムスロットに挿入する第１の挿入手
段と、 フレーム同期信号に同期して第２の伝送路を経由して伝
送されるデータから第２，第３のタイムスロットのデー
タを抽出する第２の抽出手段と、 第２の抽出手段によって抽出された第２，第３のタイム
スロットのデータを比較する第１の比較手段と、 第２の抽出手段によって抽出された第２のタイムスロッ
トのデータと、試験データ発生手段が発生した試験デー
タとを比較する第２の比較手段を有し、 第２のデジタル伝送装置は、 フレーム同期信号に同期して第１の伝送路を経由して伝
送されるデータから第１のタイムスロットのデータを抽
出する第１の抽出手段と、 第１の抽出手段によって抽出されたデータに所定の論理
変換を行う変換手段と、 第１の抽出手段によって抽出されたデータと論理変換さ
れたデータとを、それぞれ第２の伝送路の第２，第３の
タイムスロットに挿入する第２の挿入手段を有すること
を特徴とするデジタル伝送路試験システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15535093A JPH0715405A (ja) | 1993-06-25 | 1993-06-25 | デジタル伝送路試験方式およびデジタル伝送路試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15535093A JPH0715405A (ja) | 1993-06-25 | 1993-06-25 | デジタル伝送路試験方式およびデジタル伝送路試験システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0715405A true JPH0715405A (ja) | 1995-01-17 |
Family
ID=15603979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15535093A Pending JPH0715405A (ja) | 1993-06-25 | 1993-06-25 | デジタル伝送路試験方式およびデジタル伝送路試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0715405A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764150A1 (fr) * | 1997-05-29 | 1998-12-04 | Samsung Electronics Co Ltd | Procede d'affectation de canaux et circuit pour tester une ligne a grande capacite dans un systeme de communication par radio |
| JP4538162B2 (ja) * | 2001-03-12 | 2010-09-08 | ネッツエスアイ東洋株式会社 | 伝送路試験回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226734A (ja) * | 1986-03-28 | 1987-10-05 | Nec Corp | 遠隔試験制御システム |
| JPS63290033A (ja) * | 1987-05-21 | 1988-11-28 | Nec Corp | デ−タ送受信回路 |
| JPH03222597A (ja) * | 1990-01-29 | 1991-10-01 | Nec Corp | 遠方制御装置 |
-
1993
- 1993-06-25 JP JP15535093A patent/JPH0715405A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226734A (ja) * | 1986-03-28 | 1987-10-05 | Nec Corp | 遠隔試験制御システム |
| JPS63290033A (ja) * | 1987-05-21 | 1988-11-28 | Nec Corp | デ−タ送受信回路 |
| JPH03222597A (ja) * | 1990-01-29 | 1991-10-01 | Nec Corp | 遠方制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2764150A1 (fr) * | 1997-05-29 | 1998-12-04 | Samsung Electronics Co Ltd | Procede d'affectation de canaux et circuit pour tester une ligne a grande capacite dans un systeme de communication par radio |
| JP4538162B2 (ja) * | 2001-03-12 | 2010-09-08 | ネッツエスアイ東洋株式会社 | 伝送路試験回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036156A (ja) | データ伝送路障害検知回路 | |
| JPH0715405A (ja) | デジタル伝送路試験方式およびデジタル伝送路試験システム | |
| JP2000502853A (ja) | パリティ保守テストルーチン | |
| US5228037A (en) | Line interface for high-speed line | |
| JP2000216746A (ja) | ディジタルネットワ―クの通信設備で使用する特定用途向け集積回路（ａｓｉｃ） | |
| JPH01241931A (ja) | 加入者無線回線用保守盤 | |
| JP3533146B2 (ja) | Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 | |
| CN116389327A (zh) | 一种针对as6802协议一致性的测试方法 | |
| JP3347075B2 (ja) | データ回線終端装置とこれを用いた通信システムおよびデータ回線終端装置における同期系回路診断方法 | |
| JPS58121847A (ja) | 同期信号再生方式 | |
| JP3328581B2 (ja) | フレーム同期回路およびフレーム同期方法 | |
| JPH08331090A (ja) | パス監視方式 | |
| JPH11331130A (ja) | ビットエラーレート測定方式 | |
| WO1999063664A3 (de) | Vorrichtung und verfahren zur synchronisation eines asynchronen signals in synthese und simulation einer getakteten schaltung | |
| KR100366338B1 (ko) | 팩스사서함 시스템에서의 팩스모뎀 테스트장치 | |
| JPH04318732A (ja) | 回線インタフェース装置 | |
| JPH08317016A (ja) | 通信異常の試験方法 | |
| KR20040058380A (ko) | 데이터 채널 에러 체크 장치 및 방법 | |
| JPH01128635A (ja) | 試験方式 | |
| JPH01282935A (ja) | 時分割多重化装置 | |
| JPH0563674A (ja) | リモート・ループバツク試験方法 | |
| JPH0227876B2 (ja) | Pairotsutoshikenhoshiki | |
| JPH09322200A (ja) | デジタル回線のパス設定試験方法および装置 | |
| JP2000049903A (ja) | ループバックによる伝送路誤り試験方法及び多重化通信システム | |
| JPH04211533A (ja) | 高速回線終端回路 |