JPH01282935A - 時分割多重化装置 - Google Patents

時分割多重化装置

Info

Publication number
JPH01282935A
JPH01282935A JP11291788A JP11291788A JPH01282935A JP H01282935 A JPH01282935 A JP H01282935A JP 11291788 A JP11291788 A JP 11291788A JP 11291788 A JP11291788 A JP 11291788A JP H01282935 A JPH01282935 A JP H01282935A
Authority
JP
Japan
Prior art keywords
terminal interface
test
test pattern
section
loopback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11291788A
Other languages
English (en)
Inventor
Seiji Komai
駒井 誠二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11291788A priority Critical patent/JPH01282935A/ja
Publication of JPH01282935A publication Critical patent/JPH01282935A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は時分割多重化装置、特にその自己診断のため
の折返しテスト機能を有する時分割多重化装置に関する
ものである。
[従来の技術] 時分割多重化装置の内部からの自己診断のための折返し
テストとしては、CCITT  VS2のモデム試験の
ためのループテストの中「ループ2」に示されるような
経路を持つテスト方法がある。
このようなテスト方法が採用される時分割多重化装置の
一般的な構造を第3図に示す。
第3図において、符号(1)、(2)は時分割多重化装
置で、両者は伝送路(3)によって接続されている。
時分割多重化装置f (1)、(2)はそれぞれ共通の
内部バス(4)を介して接続された各種の端末インタフ
ェースモジュール(5a)〜(5x)、テスト機能モジ
ュール(6)、伝送路インタフェース(7)を有し、端
末インタフェースモジュール(5a)〜(5x)はそれ
ぞれ端末装置t(8,a)〜(8x)に接続されている
上述したような時分割多重化装置に上述した「ループ2
」のテスト方法を適用する場合、被テスト端末インタフ
ェースモジュールが接続される端末とやりとりされるデ
ータ信号の形態と、装置のバス側でやりとりされる信号
の形態が異なるような場合、例えば、端末側のデータを
多点サンプルとしてバス側に出すような場合であれば第
4図に示すような経路のみが可能となる。
即ち、第4図は端末インタフェースとテスト機能モジュ
ールの構造を説明するもので、図において、符号(5)
で示す端末インタフェースは相互に接続された端末イン
タフェース回路(9)、折返し回路(10)、信号多重
化部子変換部(11) 、信号多重分離部子逆変換部(
12)、折返し回路(13) 、装置バスインタフェー
ス回路(14)から成る。
また、テスト機能モジュール(6)はテストパターン発
生部(15)と、テストパターン照合部(16)を有す
る。
上述した構造のもとに前述したテストは次のように行わ
れる。即ち、テスト機能モジュール(6)のテストパタ
ーン発生部(15)から発生したパターンが、内部バス
(4)を介して端末インタフェースモジュール(5)の
装置バスインタフェース回路(14)を通過後、信号多
重化分離部子逆変換部(12)に達する直前の折返し回
路(13)により折返されてテスト機能モジュール(6
)のテストパターン照合部(16)により照合される経
路(17)によってテストが行われる。
また、第4図に符号(18)で示す経路のように信号多
重分離部子逆変換部(12)を通った後、折返し回路(
10)により折返されて信号多重化部子変換部(11)
を通って戻って行くようなテストを可能にするには第5
図に示すような構造が必要である。
即ち、テスト機能モジュール(6)内に選択回路(19
)を設け、この選択回路(19)とテストパターン発生
部との間に端末インタフェースモジュールに対応した信
号変換部(20a)〜(20x)を設け、選択回路(1
9)とテストパターン照合部(16)との間に同じく端
末インタフェースモジュールに対応した信号逆変換部(
21a)〜(21x)を設け、これらを選択して折返し
テストを行うように構成する必要がある。
[発明が解決しようとする課題] 第4図に示すような従来構造を採用すると、信号多重分
離部子逆変換部(12)に至る前にテストパターンが折
返されるため、端末インタフェース機能の大部分がテス
トできないという問題がある。
また、第5図に示す従来構造を採用すると、各種の端末
インタフェースモジュールに応じて信号変換部と逆変換
部とが必要となり、本来高信頼度を持つべきハードウェ
アの量が増大し、信頼性が劣化すると共に新たに追加さ
れる端末インタフェースメニューに対し、対応できなく
なるという問題があった。
従って、上記問題点を解消しなければならないという課
題がある。
この発明は、係る課題を解決するためになされたもので
、種々のインタフェースを持つ端末インタフェースモジ
ュールに対応できる信頼性の高い折返しテストを行う機
能を持つ時分割多重化装置を得ることを目的とする。
[課題を解決するための手段] この発明の時分割多重化装置は特殊な信号変換機能を有
する端末インタフェースモジュールの個々に、テストパ
ターン発生部と照合部および内部折返し部とを有するも
のである。
[作用] この発明における折返しテスト機能は種々のインタフェ
ースモジュールに対して折返しテストを可能にすると共
に、通常データが通る道筋を段階的に試験することがで
きる。
[実施例] 第1図及び第2図は本発明の一実施例を説明するもので
、各図中、第3図〜第5図と同一部分には同一符号を付
し、その説明は省略する。
本実施例にあっては端末インタフェースモジュール(5
)内の折返し回路(10)にテストパターン発生部(2
2)と、テストパターン照合部(23)とを接続した構
造を採用した。
上述した構造を採用すると、従来におけるテスト用の折
返し経路(17)のほかに経路(24)と、経路(25
)を設定することができる。
即ち、折返し経路(24)はモジュール内部のテストパ
ターン発生部(22)からテストパターンを発生し、こ
のテストパターンは折返し回路(10)を通り、信号多
重化部子変換部(11)に入り、ここで端末とやりとり
される信号形態が、装置バス上でやりとりされる形態に
信号変換され、さらに折返し回路(13)により折返さ
れて信号多重分離部子逆変換部(12)に入り、元の信
号形態に変換され、テストパターン照合部(23)によ
り結果が照合されるテスト経路を構成する。
一方、経路(25)は次のようなテスト経路である。
即ち、テストパターン発生部(22)により発生された
テストパターンが端末インタフェース回路(9)のドラ
イバ部(9a)から外部に出て行き、これが別途外の端
末インタフェース回路内に設けられた折返しコネクタ(
26)により折返されて端末インタフェース回路(9)
のレシーバ部(9b)より再び端末インタフェース内に
入り、折返し回路(10)を経て、前述した経路(24
)と同じルートをたどり、信号変換、逆変換後にテスト
パターン照合部(23)によって照合されるテスト経路
である。
上述したように、本実施例にあっては経路(17)、(
24)及び(25)の3つのテスト経路を備えているた
め、種々の端末インタフェースモジュールに対しても共
通の簡単な構成のテストモジュールにより、通常のデー
タの通る経路が全て試験可能な、高信頼性の高い折返し
テストを行うことができる。
また、3つの経路を別個に試験することにより、障害の
切り分けがより容易な折返しテストを行うことができる
なお、上述した実施例にあっては、自局内のテストモジ
ュールからの折返し経路(17)を備えた構成を示した
が、相手局のテストモジュールから伝送路を経由する折
返し経路であってもよい。
[発明の効果] この発明は以上説明したとおり、折返しテスト機能の一
部を端末インタフェースモジュール内に備えた構造によ
り、接続される端末とやりとりされるデータ信号の形態
と、装置バス側とでやりとりされるデータ信号が異なる
ような端末インタフェースモジュールに対する折返しテ
ストを実現できる効果がある。
【図面の簡単な説明】
第1図は本発明によ端末インタフェースモジュールの構
成図、第2図は本発明による折返しテスト経路の説明図
、第3図は一般的な時分割多重化装置の構成図、第4図
及び第5図は従来技術を用いた場合の折返し経路の説明
図及びテストモジュールの構成図である。 図中、(1)は時分割多重化装置、(5)は端末インタ
フェースモジュール、(6)はテストモジュール、(9
)、(14)は端末インタフェース回路、(10)、(
13)は折返し回路、(22)はテストパターン発生部
、(23)はテストパターン照合部である。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 弁理士 大 岩 増 雄 (他 2名) 手続補正書 (自発) 21発明の名称 時分割多重化装置 3、補正をする者 事件との関係 特許出願人 住 所     東京都千代田区丸の内二丁目2番3号
名 称  (601)三菱電機株式会社代表者志岐守哉 4、代理人 5、補正の対象 明細書の発明の詳細な説明の欄及び図面。 6、補正の内容 以上

Claims (1)

    【特許請求の範囲】
  1. 折返しテストによる自己診断機能を有する時分割多重化
    装置において、端末インタフェースモジュール内に折返
    しテスト機能の一部を具備させたことを特徴する時分割
    多重化装置。
JP11291788A 1988-05-09 1988-05-09 時分割多重化装置 Pending JPH01282935A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11291788A JPH01282935A (ja) 1988-05-09 1988-05-09 時分割多重化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11291788A JPH01282935A (ja) 1988-05-09 1988-05-09 時分割多重化装置

Publications (1)

Publication Number Publication Date
JPH01282935A true JPH01282935A (ja) 1989-11-14

Family

ID=14598719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11291788A Pending JPH01282935A (ja) 1988-05-09 1988-05-09 時分割多重化装置

Country Status (1)

Country Link
JP (1) JPH01282935A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995015630A1 (en) * 1993-11-30 1995-06-08 Integrated Network Corporation Network interface unit remote test pattern generation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5553059A (en) * 1993-03-11 1996-09-03 Integrated Network Corporation Network interface unit remote test pattern generation
WO1995015630A1 (en) * 1993-11-30 1995-06-08 Integrated Network Corporation Network interface unit remote test pattern generation

Similar Documents

Publication Publication Date Title
JPS6284646A (ja) デイジタル加入者線伝送品質の評価試験方式
JPH01282935A (ja) 時分割多重化装置
JPH04246921A (ja) パタン試験方式
JP2721200B2 (ja) ネットワークテスタ
JPH022785A (ja) ネットワーク試験方式
KR0136503B1 (ko) 전전자 교환기 가입자회로 모듈 시험 장치 및 방법
JP2833525B2 (ja) Atm/stm交換通話路の導通試験方式
JP2872118B2 (ja) 装置の試験方式
JP3262284B2 (ja) 半導体試験装置
JPS61141246A (ja) 通話路導通試験方法
JPS63281070A (ja) 導通試験方式
JPH03167443A (ja) 列車制御装置の試験装置
JPH01158862A (ja) 遠隔試験方式
JPS58114546A (ja) 回線折返し試験方式
JPH0226449A (ja) Isdn網終端装置試験機
JP2710182B2 (ja) 通信装置内ケーブルの接続異常の検出方式
JPH05199246A (ja) ネットワーク試験方式
JPH01147934A (ja) 多重変換装置の折り返し試験方式
JPS61148934A (ja) 多重回線の試験方法
JPS62232042A (ja) 障害検出方式
JPH07114393B2 (ja) インタフェース回路
JPH03183239A (ja) インタフェースモジュール
JPS59219044A (ja) Pcm端局装置のセルフ試験方式
JPS61294958A (ja) 試験機間の相互同期制御方式
JPS61144952A (ja) 擬似呼発生装置