JP2721200B2 - ネットワークテスタ - Google Patents
ネットワークテスタInfo
- Publication number
- JP2721200B2 JP2721200B2 JP63253210A JP25321088A JP2721200B2 JP 2721200 B2 JP2721200 B2 JP 2721200B2 JP 63253210 A JP63253210 A JP 63253210A JP 25321088 A JP25321088 A JP 25321088A JP 2721200 B2 JP2721200 B2 JP 2721200B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- subscriber
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ディジタル交換機加入者回路のインタフェースに依存
することなしに加入者回路等の試験を施行し得るネット
ワークテスタに関し、 加入者回路インタフェースに依存することなしに加入
者回路の完全なシュミレートを目的とし、 異なる加入者回路毎に異なるインタフェースを介して
複数の加入者回路が加入者回路共通制御回路に接続され
る回路構成における各加入者回路の試験を、加入者回路
共通制御回路に接続される時分割多重伝送路にネットワ
ークテスタを接続して行うように構成した。ネットワー
クテスタは、各加入者回路への情報データ及び加入者回
路対応の制御データが多重化して時分割多重伝送路へ送
出し、各加入者回路から加入者共通接続回路、時分割多
重伝送路を経て送られて来た被試験信号内の制御データ
対応の被試験データを抽出して表示する。情報データ
は、ネットワークテスタで折り返す。
することなしに加入者回路等の試験を施行し得るネット
ワークテスタに関し、 加入者回路インタフェースに依存することなしに加入
者回路の完全なシュミレートを目的とし、 異なる加入者回路毎に異なるインタフェースを介して
複数の加入者回路が加入者回路共通制御回路に接続され
る回路構成における各加入者回路の試験を、加入者回路
共通制御回路に接続される時分割多重伝送路にネットワ
ークテスタを接続して行うように構成した。ネットワー
クテスタは、各加入者回路への情報データ及び加入者回
路対応の制御データが多重化して時分割多重伝送路へ送
出し、各加入者回路から加入者共通接続回路、時分割多
重伝送路を経て送られて来た被試験信号内の制御データ
対応の被試験データを抽出して表示する。情報データ
は、ネットワークテスタで折り返す。
本発明は、ディジタル交換機ネットワーク側の加入者
回路のインタフェースに依存することなしに加入者回路
等の試験を施行し得るネットワークテスタに関する。
回路のインタフェースに依存することなしに加入者回路
等の試験を施行し得るネットワークテスタに関する。
ディジタル交換機の出荷等において、その動作の正常
性についての試験が行なわれる。その試験の中には、第
4図に示されるような交換処理を行なうネットワーク50
と加入者52との間に介在されている加入者系回路(以
下、ターミナルと称する。)54内の加入者回路(SLC)5
6についての試験がある。
性についての試験が行なわれる。その試験の中には、第
4図に示されるような交換処理を行なうネットワーク50
と加入者52との間に介在されている加入者系回路(以
下、ターミナルと称する。)54内の加入者回路(SLC)5
6についての試験がある。
このターミナルの加入者回路の試験方法としては、ネ
ットワーク50を介してのソフトによる加入者回路の試験
方法と、加入者回路共通制御回路58と加入者回路56とを
結ぶインタフェース62とテスタを接続しての加入者回路
の試験方法とがある。
ットワーク50を介してのソフトによる加入者回路の試験
方法と、加入者回路共通制御回路58と加入者回路56とを
結ぶインタフェース62とテスタを接続しての加入者回路
の試験方法とがある。
テスタによる試験方法では、テスタを接続する前記イ
ンタフェース62がターミナルパッケージにより異なる場
合がある。従って、その異なるインタフェースに適合し
たテスタが必要になるが、現在においてはそれら全イン
タフェースのためのテスタが存在しない状況にある。
又、それらテスタは、加入者回路を単独でのみしか試験
するだけに過ぎないこと(システム稼動状態から遠い状
態でのシュミレートとなることがあること)も、上述の
ようなテスタの未完備と併せて、テスタによる試験では
加入者回路についての完全な状態シュミレートを為し得
ない。
ンタフェース62がターミナルパッケージにより異なる場
合がある。従って、その異なるインタフェースに適合し
たテスタが必要になるが、現在においてはそれら全イン
タフェースのためのテスタが存在しない状況にある。
又、それらテスタは、加入者回路を単独でのみしか試験
するだけに過ぎないこと(システム稼動状態から遠い状
態でのシュミレートとなることがあること)も、上述の
ようなテスタの未完備と併せて、テスタによる試験では
加入者回路についての完全な状態シュミレートを為し得
ない。
又、ネットワークを介してのソフトによる加入者回路
の試験を施行する方法によれば、完全なシュミレートは
可能になるが、その試験において生じた障害によって
は、その発生箇所を特定し得ないほどに交換機システム
が複雑化して来ている現状においては、そのような障害
の検出は可能であってもその発生原因箇所の特定までも
為し得ないことが生ずるので、その障害検出においてソ
フト、ネットワーク、ターミナルとの間の切分けができ
ない。
の試験を施行する方法によれば、完全なシュミレートは
可能になるが、その試験において生じた障害によって
は、その発生箇所を特定し得ないほどに交換機システム
が複雑化して来ている現状においては、そのような障害
の検出は可能であってもその発生原因箇所の特定までも
為し得ないことが生ずるので、その障害検出においてソ
フト、ネットワーク、ターミナルとの間の切分けができ
ない。
本発明は、斯かる問題点に鑑みて創作されたもので、
加入者回路インタフェースに依存することになしに、タ
ーミナルを完全に近い状態でシミュレートを為し得るネ
ットワークテスタを提供することを目的とする。
加入者回路インタフェースに依存することになしに、タ
ーミナルを完全に近い状態でシミュレートを為し得るネ
ットワークテスタを提供することを目的とする。
第1図は、本発明の原理ブロック図を示す。この図に
示されるように、本発明は次の構成要素から成る。その
各構成要素は、 複数の加入者回路が異なる加入者回路毎に異なるイン
タフェースを介して接続される加入者回路共通制御回路
の受信側に送信側の時分割多重伝送路を経て接続される
送信出力端を有し、該時分割多重伝送路に接続される複
数の加入者回路毎に当該加入者回路への情報データ及び
当該加入者回路に応じて決まる制御データを時系列上で
当該制御データに対応する加入者回路が予め割り付けら
れて収容される時間位置に挿入した試験信号を前記送信
出力端へ送出する信号送信部2と、 複数の加入者回路が異なる加入者回路毎に異なるイン
タフェースを介して接続される加入者回路共通制御回路
の送信側に受信側の時分割多重伝送路を経て接続される
受信入力端を有し、前記試験信号と同一構成で、複数の
加入者回路毎に当該加入者回路からの情報データ及び当
該加入者回路へ送信された制御データに対応する被試験
データを時系列上で予め決められた当該加入者回路対応
の時間位置に挿入して構成される被試験信号を受信入力
端を介して受信する信号受信部4と、 前記複数の加入者回路から受信された被試験信号内の
被試験データを抽出する加入者回路別の抽出タイミング
信号を設定して出力するタイミング信号設定信号入力回
路6と、 該タイミング信号設定入力回路6から出力される抽出
タイミング信号に応答して該抽出タイミング信号に対応
した前記被試験信号内の被試験データを抽出して可視出
力し得る信号にして可視出力装置へ出力する出力回路8
と、 各加入者回路対応の制御データを設定して出力する制
御データを設定信号入力回路10と、 前記信号受信部4及び前記制御データ設定信号入力回
路11の出力に接続され、前記信号受信部4で受信される
前記被試験信号内の情報データを時系列上で該情報デー
タが挿入されていた時間位置と同一の時間位置に、及び
前記制御データ設定信号入力回路11から出力された制御
データを時系列上で当該制御データに対応する加入者回
路が収容されている時間位置に出力させるマルチプレク
サ12と、 該マルチプレクサ12から出力された制御データを前記
試験信号内の当該制御データに対応する加入者回路が収
容される時間位置に出力させるのに用いられる第1の時
間スイッチ設定信号、及び前記信号受信部4で受信され
た前記被試験信号内の情報データを交換して送信すべき
加入者回路が収容されている時間位置に出力させるのに
用いられる第2の時間スイッチ設定信号を設定して出力
する時間スイッチ設定信号入力回路14と、 前記マルチプレクサ12及び前記時間スイッチ設定信号
入力回路14の出力に接続され、前記第1の時間スイッチ
設定信号に応答して前記マルチプレクサ12から出力され
た制御データを試験信号内の当該制御データに対応する
加入者回路が収容される時間位置に挿入し、前記第2の
時間スイッチ設定信号に応答して前記マルチプレクサ12
から出力された制御データを試験信号内の前記第2の時
間スイッチ設定信号で対応付けられる加入者回路が収容
される時間位置に挿入して前記信号装置部2へ出力させ
る時間スイッチ16とから成る。
示されるように、本発明は次の構成要素から成る。その
各構成要素は、 複数の加入者回路が異なる加入者回路毎に異なるイン
タフェースを介して接続される加入者回路共通制御回路
の受信側に送信側の時分割多重伝送路を経て接続される
送信出力端を有し、該時分割多重伝送路に接続される複
数の加入者回路毎に当該加入者回路への情報データ及び
当該加入者回路に応じて決まる制御データを時系列上で
当該制御データに対応する加入者回路が予め割り付けら
れて収容される時間位置に挿入した試験信号を前記送信
出力端へ送出する信号送信部2と、 複数の加入者回路が異なる加入者回路毎に異なるイン
タフェースを介して接続される加入者回路共通制御回路
の送信側に受信側の時分割多重伝送路を経て接続される
受信入力端を有し、前記試験信号と同一構成で、複数の
加入者回路毎に当該加入者回路からの情報データ及び当
該加入者回路へ送信された制御データに対応する被試験
データを時系列上で予め決められた当該加入者回路対応
の時間位置に挿入して構成される被試験信号を受信入力
端を介して受信する信号受信部4と、 前記複数の加入者回路から受信された被試験信号内の
被試験データを抽出する加入者回路別の抽出タイミング
信号を設定して出力するタイミング信号設定信号入力回
路6と、 該タイミング信号設定入力回路6から出力される抽出
タイミング信号に応答して該抽出タイミング信号に対応
した前記被試験信号内の被試験データを抽出して可視出
力し得る信号にして可視出力装置へ出力する出力回路8
と、 各加入者回路対応の制御データを設定して出力する制
御データを設定信号入力回路10と、 前記信号受信部4及び前記制御データ設定信号入力回
路11の出力に接続され、前記信号受信部4で受信される
前記被試験信号内の情報データを時系列上で該情報デー
タが挿入されていた時間位置と同一の時間位置に、及び
前記制御データ設定信号入力回路11から出力された制御
データを時系列上で当該制御データに対応する加入者回
路が収容されている時間位置に出力させるマルチプレク
サ12と、 該マルチプレクサ12から出力された制御データを前記
試験信号内の当該制御データに対応する加入者回路が収
容される時間位置に出力させるのに用いられる第1の時
間スイッチ設定信号、及び前記信号受信部4で受信され
た前記被試験信号内の情報データを交換して送信すべき
加入者回路が収容されている時間位置に出力させるのに
用いられる第2の時間スイッチ設定信号を設定して出力
する時間スイッチ設定信号入力回路14と、 前記マルチプレクサ12及び前記時間スイッチ設定信号
入力回路14の出力に接続され、前記第1の時間スイッチ
設定信号に応答して前記マルチプレクサ12から出力され
た制御データを試験信号内の当該制御データに対応する
加入者回路が収容される時間位置に挿入し、前記第2の
時間スイッチ設定信号に応答して前記マルチプレクサ12
から出力された制御データを試験信号内の前記第2の時
間スイッチ設定信号で対応付けられる加入者回路が収容
される時間位置に挿入して前記信号装置部2へ出力させ
る時間スイッチ16とから成る。
例えば、異なる加入者回路毎に異なるインタフェース
を介して加入者回路共通制御回路に接続される加入者回
路の試験に際して、送信出力端を介して伝送される試験
信号の制御データ時間位置へ乗せられる制御データは設
定手段から制御データ設定信号を受信した制御データ設
定信号入力回路10から出力され、マルチプレクサ12を介
して時間スイッチ16へ入力される。この時間スイッチ16
は一種の多重化機能を営む。
を介して加入者回路共通制御回路に接続される加入者回
路の試験に際して、送信出力端を介して伝送される試験
信号の制御データ時間位置へ乗せられる制御データは設
定手段から制御データ設定信号を受信した制御データ設
定信号入力回路10から出力され、マルチプレクサ12を介
して時間スイッチ16へ入力される。この時間スイッチ16
は一種の多重化機能を営む。
その制御データは、時間スイッチ16において第1の時
間スイッチ設定信号に応答してそこに書き込まれ、そし
て加入者回路応答の時間位置へ挿入されるような読出し
の下に時間スイッチ16から信号送信部2へ送られる。
間スイッチ設定信号に応答してそこに書き込まれ、そし
て加入者回路応答の時間位置へ挿入されるような読出し
の下に時間スイッチ16から信号送信部2へ送られる。
又、制御データ時間位置以外のときには、信号受信部
4からの応答データ時間位置の信号がマルチプレクサ12
を介して時間スイッチ16へ入力される。
4からの応答データ時間位置の信号がマルチプレクサ12
を介して時間スイッチ16へ入力される。
このようにして多重化されている試験信号は信号出力
端に接続された時分割多重伝送路(光ハイウェイ等)へ
送信される。時分割多重伝送路は、異なる加入者回路毎
に異なるインタフェースを介して加入者回路が接続され
ている加入者回路共通制御回路に接続される。
端に接続された時分割多重伝送路(光ハイウェイ等)へ
送信される。時分割多重伝送路は、異なる加入者回路毎
に異なるインタフェースを介して加入者回路が接続され
ている加入者回路共通制御回路に接続される。
時分割多重伝送路を介して試験信号を受信した加入者
回路共通制御回路は、試験信号のうちの加入者回路対応
の情報データ及び制御データを対応加入者回路へ転送す
る。
回路共通制御回路は、試験信号のうちの加入者回路対応
の情報データ及び制御データを対応加入者回路へ転送す
る。
加入者回路からの、前記情報データ及び制御データに
対する応答データは、それぞれ加入者回路共通制御回路
の制御の下に、被試験信号内の当該加入者回路対応の時
間位置に乗せられて上り時分割多重伝送路を介してネッ
トワークテスタの受信入力端へ送られて来る。
対する応答データは、それぞれ加入者回路共通制御回路
の制御の下に、被試験信号内の当該加入者回路対応の時
間位置に乗せられて上り時分割多重伝送路を介してネッ
トワークテスタの受信入力端へ送られて来る。
その受信入力端へ入力されて来る被試験信号は、信号
受信部4を介して出力回路8へ入力される。その出力回
路8においては、タイミング設定信号入力回路6からの
抽出タイミング信号対応のデータ部分が可視出力し得る
信号へ変換されて出力される。
受信部4を介して出力回路8へ入力される。その出力回
路8においては、タイミング設定信号入力回路6からの
抽出タイミング信号対応のデータ部分が可視出力し得る
信号へ変換されて出力される。
又、被試験信号内の情報データは、マルチプレクサ12
において、当該情報データが挿入されていた時間位置と
同一の時間位置に出力され、出力された情報データは、
時間スイッチ16において、時間スイッチ設定信号入力回
路14から出力される第2の時間スイッチ設定信号に応答
して交換して送信すべき加入者回路が収容されている時
間位置に出力され、前述した制御データと共に信号伝送
路2を経て時分割多重伝送路へ送出される。
において、当該情報データが挿入されていた時間位置と
同一の時間位置に出力され、出力された情報データは、
時間スイッチ16において、時間スイッチ設定信号入力回
路14から出力される第2の時間スイッチ設定信号に応答
して交換して送信すべき加入者回路が収容されている時
間位置に出力され、前述した制御データと共に信号伝送
路2を経て時分割多重伝送路へ送出される。
第2図は本発明の一実施例を示す。この図において、
30は光/電気変換回路、32は被試験データ表示信号発生
回路、10は制御データ設定信号入力回路、14は時間スイ
ッチ設定信号入力回路、12はマルチプレクサ、16は時間
スイッチ、34は試験データ表示信号発生回路、36は電気
/光変換回路で、これらの構成要素により、本発明のネ
ットワークテスタは構成されている。電気/光変換回路
36の出力は、加入者回路の試験に際して、上述したター
ミナル54の加入者回路共通制御回路58に例えば8M光ハイ
ウェイ60(第4図)(請求項1の時分割多重伝送路)の
下りハイウェイを介して接続され、光/電気変換回路30
の入力は、加入者回路共通制御回路58に例えば8M光ハイ
ウェイ60の上りハイウェイを介して接続される。これら
光ハイウェイを介してのネットワークテスタと加入者回
路共通制御回路58との間の信号送受は、例えばマルチフ
レーム信号形式(第3図)を用いて行なわれる。
30は光/電気変換回路、32は被試験データ表示信号発生
回路、10は制御データ設定信号入力回路、14は時間スイ
ッチ設定信号入力回路、12はマルチプレクサ、16は時間
スイッチ、34は試験データ表示信号発生回路、36は電気
/光変換回路で、これらの構成要素により、本発明のネ
ットワークテスタは構成されている。電気/光変換回路
36の出力は、加入者回路の試験に際して、上述したター
ミナル54の加入者回路共通制御回路58に例えば8M光ハイ
ウェイ60(第4図)(請求項1の時分割多重伝送路)の
下りハイウェイを介して接続され、光/電気変換回路30
の入力は、加入者回路共通制御回路58に例えば8M光ハイ
ウェイ60の上りハイウェイを介して接続される。これら
光ハイウェイを介してのネットワークテスタと加入者回
路共通制御回路58との間の信号送受は、例えばマルチフ
レーム信号形式(第3図)を用いて行なわれる。
制御データ設定信号入力回路10の入力には、制御デー
タ設定スイッチ(図示せず)の出力が、又時間スイッチ
設定信号入力回路14の入力には、時間スイッチ設定スイ
ッチ(図示せず)の出力が接続される。制御データ設定
信号回路10の出力はマルチプレクサ12の一方の入力に接
続され、マルチプレクサ12の他方の入力には光/電気変
換回路30の出力が接続されている。マルチプレクサ12は
上述マルチフレームのうちの制御データ期間中前記一方
の入力を出力させ、音声データ期間中前記他方の入力を
出力させるように構成されている。前記時間スイッチ設
定信号入力回路14の出力を受ける時間スイッチ16は前記
音声データ期間中の第2の時間スイッチ設定信号に応答
して時間スイッチ16の音声交換記憶領域を用いて音声交
換処理を行ない、前記制御データ期間中の第1の期間ス
イッチ設定信号に応答して時間スイッチ16の前記音声交
換記憶領域以外の記憶領域を用いて制御データの一時記
憶、多重読出しを行なう。
タ設定スイッチ(図示せず)の出力が、又時間スイッチ
設定信号入力回路14の入力には、時間スイッチ設定スイ
ッチ(図示せず)の出力が接続される。制御データ設定
信号回路10の出力はマルチプレクサ12の一方の入力に接
続され、マルチプレクサ12の他方の入力には光/電気変
換回路30の出力が接続されている。マルチプレクサ12は
上述マルチフレームのうちの制御データ期間中前記一方
の入力を出力させ、音声データ期間中前記他方の入力を
出力させるように構成されている。前記時間スイッチ設
定信号入力回路14の出力を受ける時間スイッチ16は前記
音声データ期間中の第2の時間スイッチ設定信号に応答
して時間スイッチ16の音声交換記憶領域を用いて音声交
換処理を行ない、前記制御データ期間中の第1の期間ス
イッチ設定信号に応答して時間スイッチ16の前記音声交
換記憶領域以外の記憶領域を用いて制御データの一時記
憶、多重読出しを行なう。
又、被試験データ表示信号発生回路32及び試験データ
表示信号発生回路34には共にタイミング設定スイッチの
出力が線38,40を介して接続されている。タイミング設
定スイッチは上述マルチフレーム信号形式の信号のうち
のフレーム及び/又はタイムスロット(TS)を指定する
ためのものである。
表示信号発生回路34には共にタイミング設定スイッチの
出力が線38,40を介して接続されている。タイミング設
定スイッチは上述マルチフレーム信号形式の信号のうち
のフレーム及び/又はタイムスロット(TS)を指定する
ためのものである。
この構成のネットワークテスタによるターミナルの試
験を説明する。
験を説明する。
ターミナル54(第4図)の加入者回路(SLC)につい
ての試験対象(項目)に対する制御データ(パターン)
のための設定が制御データ設定スイッチによって行なわ
れ、その設定に対する制御データが制御データ設定信号
入力回路10から出力される。
ての試験対象(項目)に対する制御データ(パターン)
のための設定が制御データ設定スイッチによって行なわ
れ、その設定に対する制御データが制御データ設定信号
入力回路10から出力される。
その制御データは上り光ハイウェイを介して受信され
るマルチフレーム信号形式の信号の制御データ期間にマ
ルチプレクサ12を介して時間スイッチ16へ入力される。
この時刻に、時間スイッチ設定スイッチから時間スイッ
チ設定信号入力回路14を介して時間スイッチ16へ与えら
れる第1の時間スイッチ設定信号によって時間スイッチ
16内の音声交換記憶領域以外の記憶領域に制御データが
格納され、各加入者回路対応のタイミングで順次に読み
出されてマルチフレーム信号形式の信号内に多重化さ
れ、試験データ表示信号発生回路34及び電気/光変換回
路36へ入力される。その試験データ表示信号発生回路34
には又、タイミング設定スイッチから制御データを取り
込むタイミング(フレーム及び/又はタイムスロット)
指定信号が入力されており、その制御データを可視表示
し得る信号が試験データ表示信号発生回路34から出力さ
れる。従って、制御データをLED等を介して視認するこ
とができる。
るマルチフレーム信号形式の信号の制御データ期間にマ
ルチプレクサ12を介して時間スイッチ16へ入力される。
この時刻に、時間スイッチ設定スイッチから時間スイッ
チ設定信号入力回路14を介して時間スイッチ16へ与えら
れる第1の時間スイッチ設定信号によって時間スイッチ
16内の音声交換記憶領域以外の記憶領域に制御データが
格納され、各加入者回路対応のタイミングで順次に読み
出されてマルチフレーム信号形式の信号内に多重化さ
れ、試験データ表示信号発生回路34及び電気/光変換回
路36へ入力される。その試験データ表示信号発生回路34
には又、タイミング設定スイッチから制御データを取り
込むタイミング(フレーム及び/又はタイムスロット)
指定信号が入力されており、その制御データを可視表示
し得る信号が試験データ表示信号発生回路34から出力さ
れる。従って、制御データをLED等を介して視認するこ
とができる。
電気/光変換回路36で光信号に変換された制御データ
は下り光ハイウェイを介してターミナル54の加入者回路
共通制御回路58を介して加入者回路56へ受信された制御
データ対応の変換された制御信号が与えられる。その制
御信号に応答した加入者回路56から、該制御信号に対す
る試験結果としての応答データが、従来と同様にして加
入者回路共通制御回路58へ送られ、その応答データを受
信した加入者回路共通制御回路58は当該応答データを上
り光ハイウェイ上のマルチフレーム信号形式の光信号内
の加入者回路対応制御データ時間位置に乗せてネットワ
ークテスタへ伝送する。
は下り光ハイウェイを介してターミナル54の加入者回路
共通制御回路58を介して加入者回路56へ受信された制御
データ対応の変換された制御信号が与えられる。その制
御信号に応答した加入者回路56から、該制御信号に対す
る試験結果としての応答データが、従来と同様にして加
入者回路共通制御回路58へ送られ、その応答データを受
信した加入者回路共通制御回路58は当該応答データを上
り光ハイウェイ上のマルチフレーム信号形式の光信号内
の加入者回路対応制御データ時間位置に乗せてネットワ
ークテスタへ伝送する。
こうして、ターミナル54から送られて来た光応答デー
タは光/電気変換回路30において電気信号の応答データ
に変換されて被試験データ表示信号発生回路32へ入力さ
れる。この被試験データ表示信号発生回路32にも又、試
験に際して、入力されて来た応答データを取り込むタイ
ミング(フレーム及び/又はタイムスロット)指定信号
がタイミング設定スイッチから与えられているから、応
答データは被試験データ表示信号発生回路32において応
答データを可視表示し得る信号に変換されて出力され
る、その応答データはLED等を介して視認することがで
きる。
タは光/電気変換回路30において電気信号の応答データ
に変換されて被試験データ表示信号発生回路32へ入力さ
れる。この被試験データ表示信号発生回路32にも又、試
験に際して、入力されて来た応答データを取り込むタイ
ミング(フレーム及び/又はタイムスロット)指定信号
がタイミング設定スイッチから与えられているから、応
答データは被試験データ表示信号発生回路32において応
答データを可視表示し得る信号に変換されて出力され
る、その応答データはLED等を介して視認することがで
きる。
又、このような試験において、任意の二者間での通話
をしたい場合には、時間スイッチ16に対し前記第1の時
間スイッチ設定信号に加えて特定二者間通話のための第
2の時間スイッチ設定信号が与えられる。この第2の時
間スイッチ信号も又、第1の時間スイッチ設定信号と同
様、時間スイッチ設定スイッチから時間スイッチ設定信
号入力回路14を介して時間スイッチ16へ入力される。
をしたい場合には、時間スイッチ16に対し前記第1の時
間スイッチ設定信号に加えて特定二者間通話のための第
2の時間スイッチ設定信号が与えられる。この第2の時
間スイッチ信号も又、第1の時間スイッチ設定信号と同
様、時間スイッチ設定スイッチから時間スイッチ設定信
号入力回路14を介して時間スイッチ16へ入力される。
前記第2の時間スイッチ設定信号の入力によって、該
第2の時間スイッチ設定信号で指定される二者間の音声
交換が時間スイッチ16において生ぜしめられる。この音
声についての可視表示を視認したい場合には、制御デー
タ及び応答データの視認の場合と同様、その可視を可能
にするタイミングがタイミング設定スイッチに設定さ
れ、その指定信号が被試験データ表示信号発生回路32及
び必要に応じて試験データ表示信号発生回路34へ入力さ
れる。
第2の時間スイッチ設定信号で指定される二者間の音声
交換が時間スイッチ16において生ぜしめられる。この音
声についての可視表示を視認したい場合には、制御デー
タ及び応答データの視認の場合と同様、その可視を可能
にするタイミングがタイミング設定スイッチに設定さ
れ、その指定信号が被試験データ表示信号発生回路32及
び必要に応じて試験データ表示信号発生回路34へ入力さ
れる。
なお、上記実施例において、光ハイウェイを用いてい
る例を示したが、これに限られるものでない。又、必ず
しも試験データの可視表示等をする必要はない。制御デ
ータ等の投入は必ずしもスイッチである必要はない。
又、制御データとして音声データを挿入してもよい。
る例を示したが、これに限られるものでない。又、必ず
しも試験データの可視表示等をする必要はない。制御デ
ータ等の投入は必ずしもスイッチである必要はない。
又、制御データとして音声データを挿入してもよい。
以上述べたように本発明によれば、ターミナルの加入
者回路共通接続回路に接続される、標準化された時分割
多重伝送路を介して、ターミナルをシステム稼働状態に
近い状態で試験することができるから、ターミナルに依
存することなしにターミナルを完全に近い状態でシミュ
レートするすることができる上、試験精度も向上する。
その際に加入者回路インタフェースを異にする加入者回
路が混在していたとしても、又上位ハイウェイ上述ハイ
ウェイであるならば、加入者回路共通接続回路に加入者
回路以外の回路が接続されていたとしても、その回路の
シミュレートを行うことができるし、前記ハイウェイか
らアクセス可能なすべての加入者回路の試験を行うこと
も可能になる。
者回路共通接続回路に接続される、標準化された時分割
多重伝送路を介して、ターミナルをシステム稼働状態に
近い状態で試験することができるから、ターミナルに依
存することなしにターミナルを完全に近い状態でシミュ
レートするすることができる上、試験精度も向上する。
その際に加入者回路インタフェースを異にする加入者回
路が混在していたとしても、又上位ハイウェイ上述ハイ
ウェイであるならば、加入者回路共通接続回路に加入者
回路以外の回路が接続されていたとしても、その回路の
シミュレートを行うことができるし、前記ハイウェイか
らアクセス可能なすべての加入者回路の試験を行うこと
も可能になる。
このような試験を行なうことができるから、障害が発
生した場合においてネットワーク系とターミナル系とを
切り分けることができる。
生した場合においてネットワーク系とターミナル系とを
切り分けることができる。
上述の如くハイウェイの任意のフレームの任意のタイ
ムスロットをスイッチ等で指定することができるから、
タイムスロットに対する割り付けが自由になり、拡張性
に富む。
ムスロットをスイッチ等で指定することができるから、
タイムスロットに対する割り付けが自由になり、拡張性
に富む。
又、ソフト、ネットワークを用いていないから、設
備、試験要員の大幅な削減を達成し得るし、ハイウェイ
が光ハイウェイである場合には、共通アース、ノイズ伝
播等の問題から解放される。装置は小型となり、運搬が
容易で、現地での試験に便宜となる。
備、試験要員の大幅な削減を達成し得るし、ハイウェイ
が光ハイウェイである場合には、共通アース、ノイズ伝
播等の問題から解放される。装置は小型となり、運搬が
容易で、現地での試験に便宜となる。
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す図、 第3図はマルチフレーム信号形式を示す図、 第4図はディジタル交換機の加入者系回路の試験のため
の説明図である。 第1図及び第2図において、 2は信号送信部(電気/光変換回路36)、 4は信号受信部(光/電気変換回路30)、 6はタイミング設定信号入力回路(線38)、 8は出力回路(被試験データ表示信号回路32)、 10は制御データ設定信号入力回路、 12はマルチプレクサ、 13は抽出回路、 14は時間スイッチ設定信号入力回路、 16は時間スイッチである。
の説明図である。 第1図及び第2図において、 2は信号送信部(電気/光変換回路36)、 4は信号受信部(光/電気変換回路30)、 6はタイミング設定信号入力回路(線38)、 8は出力回路(被試験データ表示信号回路32)、 10は制御データ設定信号入力回路、 12はマルチプレクサ、 13は抽出回路、 14は時間スイッチ設定信号入力回路、 16は時間スイッチである。
フロントページの続き (72)発明者 津原 克好 福岡県福岡市博多区博多駅前1丁目5番 1号 富士通九州通信システム株式会社 内 (72)発明者 河崎 直樹 福岡県福岡市博多区博多駅前1丁目5番 1号 富士通九州通信システム株式会社 内 (56)参考文献 特開 昭62−289093(JP,A) 特開 昭59−2477(JP,A)
Claims (1)
- 【請求項1】複数の加入者回路が異なる加入者回路毎に
異なるインタフェースを介して接続される加入者回路共
通制御回路の受信側に送信側の時分割多重伝送路を経て
接続される送信出力端を有し、該時分割多重伝送路に接
続される複数の加入者回路毎に当該加入者回路への情報
データ及び当該加入者回路に応じて決まる制御データを
時系列上で当該制御データに対応する加入者回路が予め
割り付けられて収容される時間位置に挿入した試験信号
を前記送信出力端へ送出する信号送信部と、 複数の加入者回路が異なる加入者回路毎に異なるインタ
フェースを介して接続される加入者回路共通制御回路の
送信側に受信側の時分割多重伝送路を経て接続される受
信入力端を有し、前記試験信号と同一構成で、複数の加
入者回路毎に当該加入者回路からの情報データ及び当該
加入者回路へ送信された制御データに対応する被試験デ
ータを時系列上で予め決められた当該加入者回路対応の
時間位置に挿入して構成される被試験信号を受信入力端
を介して受信する信号受信部と、 前記複数の加入者回路から受信された被試験信号内の被
試験データを抽出する加入者回路別の抽出タイミング信
号を設定して出力するタイミング信号設定信号入力回路
と、 該タイミング信号設定入力回路から出力される抽出タイ
ミング信号に応答して該抽出タイミング信号に対応した
前記被試験信号内の被試験データを抽出して可視出力し
得る信号にして可視出力装置へ出力する出力回路と、 各加入者回路対応の制御データを設定して出力する制御
データ設定信号入力回路と、 前記信号受信部及び前記制御データ設定信号入力回路の
出力に接続され、前記信号受信部で受信される前記被試
験信号内の情報データを時系列上で該情報データが挿入
されていた時間位置と同一の時間位置に、及び前記制御
データ設定信号入力回路から出力された制御データを時
系列上で当該制御データに対応する加入者回路が収容さ
れている時間位置に出力させるマルチプレクサと、 該マルチプレクサから出力された制御データを前記試験
信号内の当該制御データに対応する加入者回路が収容さ
れる時間位置に出力させるのに用いられる第1の時間ス
イッチ設定信号、及び前記信号受信部で受信された前記
被試験信号内の情報データを交換して送信すべき加入者
回路が収容されている時間位置に出力させるのに用いら
れる第2の時間スイッチ設定信号を設定して出力する時
間スイッチ設定信号入力回路と、 前記マルチプレクサ及び前記時間スイッチ設定信号入力
回路の出力に接続され、前記第1の時間スイッチ設定信
号に応答して前記マルチプレクサから出力された制御デ
ータを試験信号内の当該制御データに対応する加入者回
路が収容される時間位置に挿入し、前記第2の時間スイ
ッチ設定信号に応答して前記マルチプレクサから出力さ
れた情報データを試験信号内の前記第2の時間スイッチ
設定信号で対応付けられる加入者回路が収容される時間
位置に挿入して前記信号装置部へ出力させる時間スイッ
チとを備えて構成したことを特徴とするネットワークテ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63253210A JP2721200B2 (ja) | 1988-10-07 | 1988-10-07 | ネットワークテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63253210A JP2721200B2 (ja) | 1988-10-07 | 1988-10-07 | ネットワークテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02100556A JPH02100556A (ja) | 1990-04-12 |
JP2721200B2 true JP2721200B2 (ja) | 1998-03-04 |
Family
ID=17248089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63253210A Expired - Lifetime JP2721200B2 (ja) | 1988-10-07 | 1988-10-07 | ネットワークテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721200B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS592477A (ja) * | 1982-06-28 | 1984-01-09 | Nec Corp | デジタル信号発生器試験方式 |
JPS62289093A (ja) * | 1986-06-09 | 1987-12-15 | Fujitsu Ltd | 同期用タイムスロツトによる制御信号伝送方法 |
-
1988
- 1988-10-07 JP JP63253210A patent/JP2721200B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02100556A (ja) | 1990-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0746579A (ja) | 信号監視装置 | |
JP2721200B2 (ja) | ネットワークテスタ | |
US5838767A (en) | Method of simulative testing stored program control type electronic automatic exchange | |
JP3006008B2 (ja) | 擬似パターン発生・確認回路 | |
JP2504028B2 (ja) | 中継装置 | |
JP3112357B2 (ja) | ディジタル交換機 | |
KR960020568A (ko) | 모국교환기와 원격교환 장치간의 e1(유럽)방식 pcm링크 정합장치 | |
JPS5834076B2 (ja) | パイロツトシケンホウシキ | |
JPH01158862A (ja) | 遠隔試験方式 | |
JP3451412B2 (ja) | 多重伝送システム | |
JP2821338B2 (ja) | 2次アラーム出力制御方法 | |
KR930006558B1 (ko) | 인터모듈 호연결이 가능한 타임스위치 장치 | |
KR100195056B1 (ko) | 음성급 채널 시험 장치 | |
JP3199619B2 (ja) | Atm交換機 | |
JPS63193651A (ja) | 通話路切分け試験方法 | |
JP2825049B2 (ja) | 高能率回線診断方式 | |
JP2590923B2 (ja) | 多重化pcm信号中継装置 | |
JPH05268187A (ja) | 加入者系伝送装置 | |
JPH01282935A (ja) | 時分割多重化装置 | |
KR960020146A (ko) | 종합정보통신망용 전전자교환기에 있어서 기본 가입자회로 시험장치 | |
JPH04111551A (ja) | シグナリングビットアクセス機能を備えた加入者系端局装置 | |
JPH06152743A (ja) | 回線検査方式 | |
JPH022785A (ja) | ネットワーク試験方式 | |
JPH0443465B2 (ja) | ||
JPH01258517A (ja) | 多重化装置 |