JP2678814B2 - 回線編集装置およびその回線試験方法 - Google Patents
回線編集装置およびその回線試験方法Info
- Publication number
- JP2678814B2 JP2678814B2 JP2221141A JP22114190A JP2678814B2 JP 2678814 B2 JP2678814 B2 JP 2678814B2 JP 2221141 A JP2221141 A JP 2221141A JP 22114190 A JP22114190 A JP 22114190A JP 2678814 B2 JP2678814 B2 JP 2678814B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- time switch
- line
- main signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回線編集装置に関し、特に回線試験のため
に試験用信号を挿入し、分離する部分に関するものであ
る。
に試験用信号を挿入し、分離する部分に関するものであ
る。
従来の回線編集装置の一例を第２図に示す。入力回路
201〜20nはPCM信号である入力データDI1〜DInを受信
し、時間スイッチ（TSW）200に出力する。時間スイッチ
200は、メモリ回路（MEM）206が記憶する回線設定情報
にもとづいて、入力回路201〜20nから受け取ったデータ
のタイムスロットごとの入れ替えにより回線編集を行
い、結果を出力回路301〜30nに出力する。出力回路301
〜30nは時間スイッチ200から受け取ったデータをそれぞ
れ出力データDO1〜DOnとして出力する。
201〜20nはPCM信号である入力データDI1〜DInを受信
し、時間スイッチ（TSW）200に出力する。時間スイッチ
200は、メモリ回路（MEM）206が記憶する回線設定情報
にもとづいて、入力回路201〜20nから受け取ったデータ
のタイムスロットごとの入れ替えにより回線編集を行
い、結果を出力回路301〜30nに出力する。出力回路301
〜30nは時間スイッチ200から受け取ったデータをそれぞ
れ出力データDO1〜DOnとして出力する。
CONV回路（D/I CONV）205と警報検出回路（ALM DE
T）204とは回線試験回路を構成している。そしてCONV回
路205は試験用データを生成し、挿入データ（インサー
トデータ）INSとして時間スイッチ200で主信号系データ
に挿入、すなわち多重し、また逆に時間スイッチ200か
らの主信号系データより試験用データを分離データ（ド
ロップデータ）DROPとして分離する。ここで試験用デー
タの挿入に使用された主信号系データのタイムスロット
は強制閉塞され、それらの制御情報はステータスビット
を用いて制御される。警報検出回路204はCONV回路205が
分離した試験用データより警報検出を行い、装置の障害
を察知して警報信号ALMを出力する。
T）204とは回線試験回路を構成している。そしてCONV回
路205は試験用データを生成し、挿入データ（インサー
トデータ）INSとして時間スイッチ200で主信号系データ
に挿入、すなわち多重し、また逆に時間スイッチ200か
らの主信号系データより試験用データを分離データ（ド
ロップデータ）DROPとして分離する。ここで試験用デー
タの挿入に使用された主信号系データのタイムスロット
は強制閉塞され、それらの制御情報はステータスビット
を用いて制御される。警報検出回路204はCONV回路205が
分離した試験用データより警報検出を行い、装置の障害
を察知して警報信号ALMを出力する。
このように従来の回線編集装置では、障害検出のため
に主信号系データに試験用データが挿入されるので、試
験用データが挿入された2MPCM信号タイムスロットは回
線使用中と同じ扱いとなり、そのタイムスロットはデー
タ伝送には使用できないという欠点があった。
に主信号系データに試験用データが挿入されるので、試
験用データが挿入された2MPCM信号タイムスロットは回
線使用中と同じ扱いとなり、そのタイムスロットはデー
タ伝送には使用できないという欠点があった。
また、試験用データの挿入／分離のためには入力回路
の入力タイムスロットを知っておかねばならず、そのた
めCONV回路が必要となり、また警報検出回路も必要とな
るので、装置の構成が複雑になるという欠点もあった。
の入力タイムスロットを知っておかねばならず、そのた
めCONV回路が必要となり、また警報検出回路も必要とな
るので、装置の構成が複雑になるという欠点もあった。
本発明の目的は、このような欠点を除去し、2MPCM信
号のすべてのタイムスロットを主信号系データの伝送に
使用でき、しかも装置の構成が簡素な回線編集装置を提
供することにある。
号のすべてのタイムスロットを主信号系データの伝送に
使用でき、しかも装置の構成が簡素な回線編集装置を提
供することにある。
第１の発明による回線編集装置は、マルチフレーム構
成の2MPCMディジタル信号を受信して主信号系データを
出力し、前記PCMディジタル信号のステータスビットを
タイムスロットごとのチャネルデータと同じ形に展開す
るデコーダを備え、このデコーダの出力データに試験用
データを多重し、シグナリングデータとして出力する所
定数の入力回路と、 前記入力回路が出力する主信号データおよびシグナリ
ングデータのタイムスロットごとの入れ替えを行い、そ
の結果としての主信号系データおよびシグナリングデー
タを出力する時間スイッチと、 回線設定情報を記憶して、前記時間スイッチによる前
記データの入れ替えを行うために必要な設定データを前
記時間スイッチに出力するメモリ回路と、 前記時間スイッチが出力する前記主信号系データを受
信して出力データを出力し、前記時間スイッチが出力す
る前記シグナリングデータを受信して試験用データを分
離し、所定の警報信号を出力する所定数の出力回路を備
え、 主信号系データのタイムスロットを用いることなく回
線試験を行うことを特徴とする。
成の2MPCMディジタル信号を受信して主信号系データを
出力し、前記PCMディジタル信号のステータスビットを
タイムスロットごとのチャネルデータと同じ形に展開す
るデコーダを備え、このデコーダの出力データに試験用
データを多重し、シグナリングデータとして出力する所
定数の入力回路と、 前記入力回路が出力する主信号データおよびシグナリ
ングデータのタイムスロットごとの入れ替えを行い、そ
の結果としての主信号系データおよびシグナリングデー
タを出力する時間スイッチと、 回線設定情報を記憶して、前記時間スイッチによる前
記データの入れ替えを行うために必要な設定データを前
記時間スイッチに出力するメモリ回路と、 前記時間スイッチが出力する前記主信号系データを受
信して出力データを出力し、前記時間スイッチが出力す
る前記シグナリングデータを受信して試験用データを分
離し、所定の警報信号を出力する所定数の出力回路を備
え、 主信号系データのタイムスロットを用いることなく回
線試験を行うことを特徴とする。
第２の発明による回線編集装置の回線試験方法は、マ
ルチフレーム構成の2MPCMディジタル信号を受信して主
信号データを出力し前記PCMディジタル信号のステータ
スビットをタイムスロットごとのチャネルデータと同じ
形に展開するデコーダを備える所定数の入力回路によ
り、前記デコーダの出力データに試験用データを多重し
てシグナリングデータとして出力し、 時間スイッチにより、前記入力回路が出力する前記主
信号系データおよび前記シグナリングデータのタイムス
ロットごとの入れ替えを行い、その結果としての主信号
系データおよびシグナリングデータを出力し、 回線設定情報を記憶するメモリ回路から前記時間スイ
ッチに、前記時間スイッチによる前記データの入れ替え
を行うために必要な設定データを出力し、 所定数の出力回路により、前記時間スイッチが出力す
る前記主信号系データを受信して回線編集装置としての
出力データを出力し、前記時間スイッチが出力する前記
シグナリングデータを受信して試験用データを分離して
所定の警報信号を出力し、 主信号系データのタイムスロットを用いることなく回
線試験を行うことを特徴とする。
ルチフレーム構成の2MPCMディジタル信号を受信して主
信号データを出力し前記PCMディジタル信号のステータ
スビットをタイムスロットごとのチャネルデータと同じ
形に展開するデコーダを備える所定数の入力回路によ
り、前記デコーダの出力データに試験用データを多重し
てシグナリングデータとして出力し、 時間スイッチにより、前記入力回路が出力する前記主
信号系データおよび前記シグナリングデータのタイムス
ロットごとの入れ替えを行い、その結果としての主信号
系データおよびシグナリングデータを出力し、 回線設定情報を記憶するメモリ回路から前記時間スイ
ッチに、前記時間スイッチによる前記データの入れ替え
を行うために必要な設定データを出力し、 所定数の出力回路により、前記時間スイッチが出力す
る前記主信号系データを受信して回線編集装置としての
出力データを出力し、前記時間スイッチが出力する前記
シグナリングデータを受信して試験用データを分離して
所定の警報信号を出力し、 主信号系データのタイムスロットを用いることなく回
線試験を行うことを特徴とする。
次に本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明による回線編集装置の一実施例を示
すブロック図である。この装置は入力回路11〜1nを備え
ている。これら入力回路11〜1nはそれぞれマルチフレー
ム構成の2MPCMディジタル信号である入力データDI1〜DI
nを受信して主信号系データを出力し、また前記PCMディ
ジタル信号のステータスビットをタイムスロットごとの
チャネルデータと同じ形に展開するデコーダを備え、こ
のデコーダの出力データに試験用データを多重し、シグ
ナリングデータとして出力する。時間スイッチ２は、入
力回路11〜1nが出力する主信号系データおよびシグナリ
ングデータのタイムスロットごとの入れ替えを行い、メ
モリ回路４は、回線設定情報105を記憶し、時間スイッ
チ２による上記データの入れ替えを行うために必要な設
定情報106を時間スイッチ２に出力する。出力回路31〜3
nは、時間スイッチ２が出力する主信号系データを受信
して回線編集装置としての出力データDO1〜DOnを出力
し、時間スイッチ２が出力するシグナリングデータを受
信して試験用データを分離し、所定の警報信号ALM1〜AL
Mnを出力する。
すブロック図である。この装置は入力回路11〜1nを備え
ている。これら入力回路11〜1nはそれぞれマルチフレー
ム構成の2MPCMディジタル信号である入力データDI1〜DI
nを受信して主信号系データを出力し、また前記PCMディ
ジタル信号のステータスビットをタイムスロットごとの
チャネルデータと同じ形に展開するデコーダを備え、こ
のデコーダの出力データに試験用データを多重し、シグ
ナリングデータとして出力する。時間スイッチ２は、入
力回路11〜1nが出力する主信号系データおよびシグナリ
ングデータのタイムスロットごとの入れ替えを行い、メ
モリ回路４は、回線設定情報105を記憶し、時間スイッ
チ２による上記データの入れ替えを行うために必要な設
定情報106を時間スイッチ２に出力する。出力回路31〜3
nは、時間スイッチ２が出力する主信号系データを受信
して回線編集装置としての出力データDO1〜DOnを出力
し、時間スイッチ２が出力するシグナリングデータを受
信して試験用データを分離し、所定の警報信号ALM1〜AL
Mnを出力する。
次に入力回路11と出力回路31とを例にとり動作を説明
する。入力回路11は、マルチフレーム構成の2MPCMディ
ジタル信号である入力データDI1を受信して主信号系デ
ータ101を時間スイッチ２に出力する。一方、入力回路1
1のデコーダは、PCMディジタル信号のステータスビット
をタイムスロットごとのチャネルデータと同じ形に展開
する。入力回路11はこのデコーダの出力データに試験用
データ（インサートデータ）を多重し、シグナリングデ
ータ102として時間スイッチ２に出力する。時間スイッ
チ２は、出力回路11から主信号系データ101およびシグ
ナリングデータ102を受け取るとそのタイムスロットご
との入れ替えを、メモリ回路４からの設定データ106に
もとづいて行う。出力回路31は、時間スイッチ２が出力
する主信号系データ103を受信して回線編集装置として
の出力データDO1を出力する。また出力回路31は、時間
スイッチ２が出力するシグナリングデータ104を受信
し、入力回路11で挿入された試験用データを分離して警
報検出を行い、障害を察知した場合にはそのことを示す
警報信号ALM1を出力する。
する。入力回路11は、マルチフレーム構成の2MPCMディ
ジタル信号である入力データDI1を受信して主信号系デ
ータ101を時間スイッチ２に出力する。一方、入力回路1
1のデコーダは、PCMディジタル信号のステータスビット
をタイムスロットごとのチャネルデータと同じ形に展開
する。入力回路11はこのデコーダの出力データに試験用
データ（インサートデータ）を多重し、シグナリングデ
ータ102として時間スイッチ２に出力する。時間スイッ
チ２は、出力回路11から主信号系データ101およびシグ
ナリングデータ102を受け取るとそのタイムスロットご
との入れ替えを、メモリ回路４からの設定データ106に
もとづいて行う。出力回路31は、時間スイッチ２が出力
する主信号系データ103を受信して回線編集装置として
の出力データDO1を出力する。また出力回路31は、時間
スイッチ２が出力するシグナリングデータ104を受信
し、入力回路11で挿入された試験用データを分離して警
報検出を行い、障害を察知した場合にはそのことを示す
警報信号ALM1を出力する。
以上説明したように本発明の回線編集装置では、主信
号系データには試験用データが挿入されないので2MPCM
信号のすべてのタイムスロットを主信号系データの伝送
に使用でき、しかも装置の構成が簡素で、さらに回線監
視も容易に行える。
号系データには試験用データが挿入されないので2MPCM
信号のすべてのタイムスロットを主信号系データの伝送
に使用でき、しかも装置の構成が簡素で、さらに回線監
視も容易に行える。
第１図は本発明の第１および第２の発明による回線編集
装置の一実施例を示すブロック図、 第２図は従来の回線編集装置の一例を示すブロック図で
ある。 ２……時間スイッチ（TSW） ４……メモリ回路（MEM） 11〜1n……入力回路 31〜3n……出力回路
装置の一実施例を示すブロック図、 第２図は従来の回線編集装置の一例を示すブロック図で
ある。 ２……時間スイッチ（TSW） ４……メモリ回路（MEM） 11〜1n……入力回路 31〜3n……出力回路
Claims (2)
- 【請求項１】マルチフレーム構成の2MPCMディジタル信
号を受信して主信号系データを出力し、前記PCMディジ
タル信号のステータスビットをタイムスロットごとのチ
ャネルデータと同じ形に展開するデコーダを備え、この
デコーダの出力データに試験用データを多重し、シグナ
リングデータとして出力する所定数の入力回路と、 前記入力回路が出力する前記主信号系データおよび前記
シグナリングデータのタイムスロットごとの入れ替えを
行い、その結果としての主信号系データおよびシグナリ
ングデータを出力する時間スイッチと、 回線設定情報を記憶して、前記時間スイッチによる前記
データの入れ替えを行うために必要な設定データを前記
時間スイッチに出力するメモリ回路と、 前記時間スイッチが出力する前記主信号系データを受信
して回線編集装置としての出力データを出力し、前記時
間スイッチが出力する前記シグナリングデータを受信し
て試験用データを分離し、所定の警報信号を出力する所
定数の出力回路を備え、 主信号系データのタイムスロットを用いることなく回線
試験を行うことを特徴とする回線編集装置。 - 【請求項２】マルチフレーム構成の2MPCMディジタル信
号を受信して主信号系データを出力し前記PCMディジタ
ル信号のステータスビットをタイムスロットごとのチャ
ネルデータと同じ形に展開するデコーダを備える所定数
の入力回路により、前記デコーダの出力データに試験用
データを多重してシグナリングデータとして出力し、 時間スイッチにより、前記入力回路が出力する前記主信
号系データおよび前記シグナリングデータのタイムスロ
ットごとの入れ替えを行い、その結果としての主信号系
データおよびシグナリングデータを出力し、 回線設定情報を記憶するメモリ回路から前記時間スイッ
チに、前記時間スイッチによる前記データの入れ替えを
行うために必要な設定データを出力し、 所定数の出力回路により、前記時間スイッチが出力する
前記主信号系データを受信して回線編集装置としての出
力データを出力し、前記時間スイッチが出力する前記シ
グナリングデータを受信して試験用データを分離して所
定の警報信号を出力し、 主信号系データのタイムスロットを用いることなく回線
試験を行うことを特徴とする回線編集装置の回線試験方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221141A JP2678814B2 (ja) | 1990-08-24 | 1990-08-24 | 回線編集装置およびその回線試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2221141A JP2678814B2 (ja) | 1990-08-24 | 1990-08-24 | 回線編集装置およびその回線試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04104630A JPH04104630A (ja) | 1992-04-07 |
| JP2678814B2 true JP2678814B2 (ja) | 1997-11-19 |
Family
ID=16762110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2221141A Expired - Fee Related JP2678814B2 (ja) | 1990-08-24 | 1990-08-24 | 回線編集装置およびその回線試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2678814B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56138394A (en) * | 1980-03-31 | 1981-10-28 | Nec Corp | Test system of time sharing exchanger spare system |
| JPH02272988A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | 回線編集装置の通話路監視方式 |
-
1990
- 1990-08-24 JP JP2221141A patent/JP2678814B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04104630A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5058104A (en) | Tdm demultiplexer with dedicated maintenance channels to indicate high-speed line faults to low speed circuits | |
| WO1986005054A1 (en) | Arrangement for accessing and testing telecommunication circuits | |
| US3937935A (en) | Fault detection process and system for a time-division switching network | |
| CA1253639A (en) | Frame alignment of tributaries of a t.d.m. bit stream | |
| JP2918007B2 (ja) | 並列型時間スイッチ | |
| JP2678814B2 (ja) | 回線編集装置およびその回線試験方法 | |
| US5305322A (en) | Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function | |
| US5450440A (en) | Monitor system for digital communication apparatus | |
| JP2704106B2 (ja) | データ信号多重伝送装置用フレーム同期方式 | |
| JP2604965B2 (ja) | パス監視ビット抽出装置 | |
| JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
| KR0138596B1 (ko) | 소용량 전전자 교환기의 중계선 정합장치 | |
| KR930008051B1 (ko) | 에드-드롭 전송장비의 데이타 버스 선택장치 | |
| JP2765887B2 (ja) | データ多重方式 | |
| JPH05122288A (ja) | 監視方式 | |
| JPH04273629A (ja) | 時分割多重装置の信号フレーム入替回路 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| JP3868047B2 (ja) | バッファ回路 | |
| KR0168921B1 (ko) | 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로 | |
| JP2695953B2 (ja) | 故障検出回路 | |
| JPS5829679B2 (ja) | 時分割通話路制御方式 | |
| JPH03126340A (ja) | フレーム識別符号伝送方式 | |
| JPH07154359A (ja) | ポインタ付替回路 | |
| JPS6340380B2 (ja) | ||
| JPH03188723A (ja) | 網同期クロック選択方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |