JPH04318732A - 回線インタフェース装置 - Google Patents

回線インタフェース装置

Info

Publication number
JPH04318732A
JPH04318732A JP3085666A JP8566691A JPH04318732A JP H04318732 A JPH04318732 A JP H04318732A JP 3085666 A JP3085666 A JP 3085666A JP 8566691 A JP8566691 A JP 8566691A JP H04318732 A JPH04318732 A JP H04318732A
Authority
JP
Japan
Prior art keywords
line
conversion circuit
data
circuit
selection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3085666A
Other languages
English (en)
Inventor
Shinichi Kosaka
幸坂 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3085666A priority Critical patent/JPH04318732A/ja
Publication of JPH04318732A publication Critical patent/JPH04318732A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回線インタフェース装
置に関し、特に、伝送装置と接続される回線インタフェ
ース装置に関する。
【0002】
【従来の技術】従来の回線インタフェース装置は、回線
側への信号を装置側に折返す場合、折返し箇所を回線側
のドライバ/レシーバの装置側とし、回線側への送出信
号をオープンやレベル固定としていた。あるいは、折返
し箇所を回線への送受信信号のフォーマット変換回路の
装置側とし、回線へは同期信号やall‘1’パターン
等を送出していた。
【0003】
【発明が解決しようとする課題】この従来の回線インタ
フェース装置では、回線側への信号を装置側へ折返す場
合、折返し箇所を回線側のドライバ/レシーバの装置側
にすると、回線へ同期のとれたall“1”のデータ(
アイドルパターン)を送出できず、対向している伝送装
置が回線断もしくは同期はずれを検出してしまうという
問題点があった。また、折返し箇所を回線側への送受信
データのフォーマット変換回路の装置側とすると、折返
し試験によりフォーマット変換回路の試験ができないと
いう問題があった。
【0004】
【課題を解決するための手段】本発明の回線インタフェ
ース装置は、伝送装置と回線インタフェースで接続され
る回線インタフェース装置において、回線へ送信するデ
ータのフォーマット変換とこの回線から受信したデータ
のフォーマット変換とを行うフォーマット変換回路と、
フォーマット変換された回線への送信データとアイドル
パターンとのいずれかの選択を行う第1の選択回路と、
この第1の選択回路の出力を回線送出レベルへレベル変
換して回線へ送出し、また回線からの受信データのレベ
ルを変換するレベル変換回路と、このレベル変換回路の
前記回線からの受信データのレベル変換後の信号と前記
フォーマット変換回路の送信データ出力とのいずれかを
選択する第2の選択回路と、折返し指示及びクロック情
報に基づき前記第1及び第2の選択回路の選択信号を作
成する選択信号作成手段とを備えている。
【0005】また、上記構成において、前記第1の選択
回路の入力の前記アイドルパターンが、前記回線へのデ
ータ速度の1/2のクロックである構成とすることがで
きる。
【0006】
【実施例】次に本発明について図面を参照して説明する
【0007】図1は本発明の一実施例のブロック図であ
る。フォーマット変換回路1は、装置側からの送信デー
タを回線へ送出するデータフォーマットに変換し、変換
された信号は選択回路3,4のデータ入力に接続される
。選択回路3のもう1つのデータ入力は回線へ送出する
データ速度の1/2のクロック(1/2CLK)が入力
され、選択信号としては、回線へ送出するデータ速度の
クロック(CLK),フレームパルス(FP),折返し
指示を入力とするタイミング回路5の出力が用いられる
。選択回路3の出力は、レベル変換回路2に入力され、
レベル変換後回線へ送出される。また、回線からの受信
データは、レベル変換回路2に入力され、レベル変換さ
れた信号は選択回路4のもう一つのデータ入力となり、
選択回路4の選択信号は折返し指示信号が入力される。 選択回路4の出力は、フォーマット変換回路1の回線側
データ入力に接続され、フォーマット変換後、受信デー
タとして装置側へ送出される。ここで、回線側の信号形
式は、AMIとする。
【0008】次に動作について説明する。
【0009】はじめに、折返し指示のない場合は、装置
側からの受信データをフォーマット変換回路1により回
線のデータフォーマットに合うように、フレーム同期ビ
ット,障害ビット等を付加して選択回路3へ入力する。 選択回路3の選択信号は、折返し指示がないため、フォ
ーマット変換回路1の出力が選択され、レベル変換回路
2を通して回線へ送出される。つまり、装置側からの送
信データが回線へ送出されることになる。
【0010】回線からの受信データは、レベル変換回路
2を通して選択回路4へ入力され、送信側と同様に折返
し指示がないため、選択回路4でレベル変換回路2の出
力が選択され、フォーマット変換回路1へ入力され、フ
レーム同期,障害ビット等が削除され、受信データとし
て装置側へ出力される。つまり、回線からの受信データ
が装置側へ送出されることになる。
【0011】次に、折返し指示のある場合につき説明す
る。選択回路3では、同期ビット,障害ビット送出時の
み、フォーマット変換回路1の出力が選択され、それ以
外は伝送レートのクロックの1/2のクロックが選ばれ
るようタイミング回路5から選択信号が送出される。ま
た、選択回路4は、折返し指示があるのでフォーマット
変換回路1の出力が選択されている。このとき、装置側
からの送信データはフォーマット変換回路1,選択回路
4を通ってフォーマット変換回路1に入力されて、受信
データとなる。つまり折返される。このとき回線側へは
、フレーム同期ビット,障害ビット等と1/2クロック
とが送出される。回線の信号形式がAMIなので、1/
2クロックはall“1”パターンに見えるため、対向
している伝送装置では、同期のとれたall“1”パタ
ーンを検出できる。
【0012】
【発明の効果】以上説明したように本発明は、折返し位
置をフォーマット変換回路とレベル変換回路との間とし
、折返し時回線へは同期のとれたall“1”パターン
を送出する構成としたので、折返し試験時、フォーマッ
ト変換回路の試験まででき、対向する伝送装置も、同期
はずれや回線断を検出せず伝送路障害とはならないとい
う効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例のブロック図である。
【符号の説明】
1    フォーマット変換回路 2    レベル変換回路 3,4    選択回路 5    タイミング回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  伝送装置と回線インタフェースで接続
    される回線インタフェース装置において、回線へ送信す
    るデータのフォーマット変換とこの回線から受信したデ
    ータのフォーマット変換とを行うフォーマット変換回路
    と、フォーマット変換された回線への送信データとアイ
    ドルパターンとのいずれかの選択を行う第1の選択回路
    と、この第1の選択回路の出力を回線送出レベルへレベ
    ル変換して回線へ送出し、また回線からの受信データの
    レベルを変換するレベル変換回路と、このレベル変換回
    路の前記回線からの受信データのレベル変換後の信号と
    前記フォーマット変換回路の送信データ出力とのいずれ
    かを選択する第2の選択回路と、折返し指示及びクロッ
    ク情報に基づき前記第1及び第2の選択回路の選択信号
    を作成する選択信号作成手段とを備えることを特徴とす
    る回線インタフェース装置。
  2. 【請求項2】  前記第1の選択回路の入力の前記アイ
    ドルパターンが、前記回線へのデータ速度の1/2のク
    ロックであることを特徴とする請求項1記載の回線イン
    タフェース装置。
JP3085666A 1991-04-18 1991-04-18 回線インタフェース装置 Pending JPH04318732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3085666A JPH04318732A (ja) 1991-04-18 1991-04-18 回線インタフェース装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3085666A JPH04318732A (ja) 1991-04-18 1991-04-18 回線インタフェース装置

Publications (1)

Publication Number Publication Date
JPH04318732A true JPH04318732A (ja) 1992-11-10

Family

ID=13865149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3085666A Pending JPH04318732A (ja) 1991-04-18 1991-04-18 回線インタフェース装置

Country Status (1)

Country Link
JP (1) JPH04318732A (ja)

Similar Documents

Publication Publication Date Title
US5485470A (en) Communication circuit fault detector
JP3465227B2 (ja) 電話端末装置
SG142166A1 (en) Communication system
KR890002480B1 (ko) 전화국 운용셋트를 위한 디지탈링크장치
US5854816A (en) Loop back device of packet communication T1 network
US6928597B2 (en) Method and apparatus for testing digital circuitry
JPH0575594A (ja) パラレルビツト同期方式
JPS5823984B2 (ja) デ−タ信号送受信方法
JPH04318732A (ja) 回線インタフェース装置
US5825834A (en) Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor
JP3463212B2 (ja) データ伝達装置
KR960001048B1 (ko) 디지탈 전송 선로시험 장치 및 방법
JP2602350B2 (ja) 通信装置
JPS60105337A (ja) デイジタル信号の伝送方式
KR200159812Y1 (ko) 자체진단회로를 구비한 개인용 컴퓨터와 교환기프로세서 버스와의 정합회로
JP2003125026A (ja) 通信回線テスト方法
JPH02159842A (ja) 通信装置の試験装置
KR930010947B1 (ko) 64/56Kbps 겸용신호 데이터 링크 정합회로
JPH04341036A (ja) データ転送装置のデータ折返し方式
KR920005016B1 (ko) 범용신호 송수신 회로팩의 채널별 신호 루프백 제어회로
KR100197448B1 (ko) 국부 서비스 인터페이스 장치의 타임 스위치 링크 데이타 루프 백 회로
JPH05130088A (ja) データ通信方式及び伝送速度設定回路
JPS60134535A (ja) 通信装置の受信クロツク補償装置
JP2002064588A (ja) パターン発生器を内蔵したディジタル伝送装置
JPS6172443A (ja) デイジタル多重化伝送システムの同期方式