JPS5823984B2 - デ−タ信号送受信方法 - Google Patents
デ−タ信号送受信方法Info
- Publication number
- JPS5823984B2 JPS5823984B2 JP51115926A JP11592676A JPS5823984B2 JP S5823984 B2 JPS5823984 B2 JP S5823984B2 JP 51115926 A JP51115926 A JP 51115926A JP 11592676 A JP11592676 A JP 11592676A JP S5823984 B2 JPS5823984 B2 JP S5823984B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- data
- controlled station
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Selective Calling Equipment (AREA)
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は電話回線の選択、防災設備の信号伝送又は計測
関係設備等に好適なデータ信号送受信方法に関し、1本
の信号ラインにより同期クロック信号及び該信号間隔内
で追従するデータ信号を送受信できるようにしたもので
ある。
関係設備等に好適なデータ信号送受信方法に関し、1本
の信号ラインにより同期クロック信号及び該信号間隔内
で追従するデータ信号を送受信できるようにしたもので
ある。
従来、この種のデータ信号送受信方法では、制御所から
遠隔にある被制御所の同期をとるための同期信号用信号
ラインと、上記同期信号によって処理されたデータ信号
用の信号ラインとを必要としていた。
遠隔にある被制御所の同期をとるための同期信号用信号
ラインと、上記同期信号によって処理されたデータ信号
用の信号ラインとを必要としていた。
また、上記のような同期信号用信号ラインを省くように
したデータ信号送受信方法も知られているが、このもの
では制御所から被制御所へのデータ信号送信と、被制御
所から制御所へのデータ信号送信との各々専用の信号ラ
インを必要とし、更に上記制御所の他に被制御所におい
ても同期回路を必要とする等、回路構成が複雑になるも
のであった。
したデータ信号送受信方法も知られているが、このもの
では制御所から被制御所へのデータ信号送信と、被制御
所から制御所へのデータ信号送信との各々専用の信号ラ
インを必要とし、更に上記制御所の他に被制御所におい
ても同期回路を必要とする等、回路構成が複雑になるも
のであった。
上記したように、従来のデータ信号送受信方法では制御
所と被制御所との間の信号ラインが多くなり、従って設
備費、工数及び保守費等が大きくなるという欠点があり
、特に制御所と被制御所との距離が長くなるのに応じて
上記費用が問題となる。
所と被制御所との間の信号ラインが多くなり、従って設
備費、工数及び保守費等が大きくなるという欠点があり
、特に制御所と被制御所との距離が長くなるのに応じて
上記費用が問題となる。
本発明は上記の欠点を除去するものであり、制御所と被
制御所とにおけるデータ信号送信時の出力インピーダン
スに差をもたせることにより同一信号ラインにより制御
所から被制御所へ同期クロック信号及びデータ信号を伝
送でき、かつ被制御所から制御所へのデータ信号の伝送
ができるようにしたものであり、信号ラインが少くなる
ために前記した設備費等が小さくなり、かつ上記被制御
所における同期回路も不必要になるため、被制御所の回
路構成も簡単になるものである。
制御所とにおけるデータ信号送信時の出力インピーダン
スに差をもたせることにより同一信号ラインにより制御
所から被制御所へ同期クロック信号及びデータ信号を伝
送でき、かつ被制御所から制御所へのデータ信号の伝送
ができるようにしたものであり、信号ラインが少くなる
ために前記した設備費等が小さくなり、かつ上記被制御
所における同期回路も不必要になるため、被制御所の回
路構成も簡単になるものである。
以下に、本発明の方法を適用したデータ信号送受信装置
の一例を図について説明する。
の一例を図について説明する。
第1図は制御所1と該制御所に信号ライン2により接続
された被制御所3とを示すものである。
された被制御所3とを示すものである。
4は制御所1に設けられたタイミングクロック発生回路
であり、該タイミングクロック発生回路からは第2図A
に示す信号が発せられ、この信号Aは同期クロック発生
回路5、入カデータP−8変換回路6及びデータ受信回
路7へ供給される。
であり、該タイミングクロック発生回路からは第2図A
に示す信号が発せられ、この信号Aは同期クロック発生
回路5、入カデータP−8変換回路6及びデータ受信回
路7へ供給される。
上記同期クロック発生回路5は後述する制御モード発生
回路11又は表示モード発生回路23のパルス出力を受
けてタイミングクロック発生回路4の信号と同期しかつ
同じパルス幅の信号を所定時間たけ発生する。
回路11又は表示モード発生回路23のパルス出力を受
けてタイミングクロック発生回路4の信号と同期しかつ
同じパルス幅の信号を所定時間たけ発生する。
そして、この信号はゲート回路8に供給される。
上記入力データP−8変換回路6は一般にはり/Sシフ
トレジスタで構成され、入力端子9から並列に入力され
るデータ信号が上記信号Aにより直列に変換される。
トレジスタで構成され、入力端子9から並列に入力され
るデータ信号が上記信号Aにより直列に変換される。
上記データ受信回路7は被制御所3からの直列に入力さ
れるデータ信号を上記信号Aにより並列に変換して出力
端子10より並列出力信号を出力するものである。
れるデータ信号を上記信号Aにより並列に変換して出力
端子10より並列出力信号を出力するものである。
上記ゲート回路8は、この実施例では第3図のブロック
図に示すように、オア回路81、インバータ82、アン
ド回路83及びオア回路84から構成されているものと
する。
図に示すように、オア回路81、インバータ82、アン
ド回路83及びオア回路84から構成されているものと
する。
勿論この実施例に限定されるものではない。
11は制御モード発生回路であり、この回路からは第2
図Bに示すパルスが上記ゲート回路8に入力される。
図Bに示すパルスが上記ゲート回路8に入力される。
この制御モード発生回路11は制御所1から被制御所3
ヘデータ信号を送るときに上記パルスBを発するもので
ある。
ヘデータ信号を送るときに上記パルスBを発するもので
ある。
また、上記同期クロック発生回路5からは第2図Cに示
す信号が送出され、上記入力データP−8変換回路6か
らは第2図りに示すデータ信号がタイミングクロック発
生回路4の信号と同期して送出される。
す信号が送出され、上記入力データP−8変換回路6か
らは第2図りに示すデータ信号がタイミングクロック発
生回路4の信号と同期して送出される。
この同期信号C及びデータ信号りはゲート回路8内のオ
ア回路81の入力端に供給される。
ア回路81の入力端に供給される。
インバータ82の出力はオア回路81の出力と共にアン
ド回路83の入力端に供給されているから、インバータ
82にパルスBが入力するとそのパルス幅たけアンド回
路83の出力はなくなり、同期信号C及びデータ信号り
はしゃ断されることになる。
ド回路83の入力端に供給されているから、インバータ
82にパルスBが入力するとそのパルス幅たけアンド回
路83の出力はなくなり、同期信号C及びデータ信号り
はしゃ断されることになる。
パルスBが入力されないとアンド回路83は出力し、同
期信号C及びデータ信号りとのオア信号は、第2図Eに
示すように上記信号Cにデータ信号が斜線の如(追従す
るような形になる。
期信号C及びデータ信号りとのオア信号は、第2図Eに
示すように上記信号Cにデータ信号が斜線の如(追従す
るような形になる。
この信号Eは内部に高インピーダンスを有した送信部1
2により、後述する被制御所からの信号を受信するとき
の入力インピーダンスより低いインピーダンスで信号ラ
イン2に送信される。
2により、後述する被制御所からの信号を受信するとき
の入力インピーダンスより低いインピーダンスで信号ラ
イン2に送信される。
この送信期間中は上記制御モード発生回路11により制
御されゲート回路13を制御するゲート制御回路14に
よりゲート回路13は閉成され、信号ライン2からの信
号がデータ受信回路7に入力されることはない。
御されゲート回路13を制御するゲート制御回路14に
よりゲート回路13は閉成され、信号ライン2からの信
号がデータ受信回路7に入力されることはない。
上記送信部12からの信号ライン2を経た信号Eが被制
御所3に入力されると、信号モード検出回路15により
モードが制御モードなのか表示モードなのかが判断され
る。
御所3に入力されると、信号モード検出回路15により
モードが制御モードなのか表示モードなのかが判断され
る。
ここでは信号Eのゼロレベル部分aの時間が同期クロッ
ク発生器5の信号Cのゼロレベル間隔よりも長いとき制
御モード信号であると判断される。
ク発生器5の信号Cのゼロレベル間隔よりも長いとき制
御モード信号であると判断される。
上記信号Eは前記したように制御モードであるため、こ
のときには制御モードのラッチ回路16に入力があり、
該ラッチ回路は第2図Fのように出力が保持される。
のときには制御モードのラッチ回路16に入力があり、
該ラッチ回路は第2図Fのように出力が保持される。
この出力Fは同期クロック受信回路17、データ受信回
路18及びゲート制御回路19に供給される。
路18及びゲート制御回路19に供給される。
同期クロック受信回路17では上記出力Fの入来により
信号ライン2からの同期信号を受信して第2図Gに示す
信号を出力する。
信号ライン2からの同期信号を受信して第2図Gに示す
信号を出力する。
この信号Gはデータ処理パルス発生回路20に入力され
、該データ処理パルス発生回路からは信号Gのパルスの
立下りで出力する第2図Hに示す任意のパルス幅のパル
スが出力され、このパルスHは上記データ信号受信回路
18に入力される。
、該データ処理パルス発生回路からは信号Gのパルスの
立下りで出力する第2図Hに示す任意のパルス幅のパル
スが出力され、このパルスHは上記データ信号受信回路
18に入力される。
上記のゲート制御回路19は上記出力Fにより制御され
て第2図工の出力を生じ、この出カニによりゲ゛−ト回
路21が開かれ、該ゲート回路を介して上記信号ライン
2からの第2図Jに示す信号が上記データ受信回路18
に供給される。
て第2図工の出力を生じ、この出カニによりゲ゛−ト回
路21が開かれ、該ゲート回路を介して上記信号ライン
2からの第2図Jに示す信号が上記データ受信回路18
に供給される。
このデータ受信回路は上記出力Fにより動作状態にある
ので上記パルスHにより上記信号Jからデータ信号部分
をゲートして分離し、この分離された直列のデータ信号
を並列に変換して出力端子22より出力する。
ので上記パルスHにより上記信号Jからデータ信号部分
をゲートして分離し、この分離された直列のデータ信号
を並列に変換して出力端子22より出力する。
符号23は表示モード発生回路であり、制御所1で被制
御所3の状態を知りたいときに第2図にのパルスを出力
する。
御所3の状態を知りたいときに第2図にのパルスを出力
する。
このパルスには同期クロック発生器5をオン状態にして
信号Cを送出させ、またゲート制御回路14に信号を送
信して遅延させてゲート回路13を開成させるようにし
ている。
信号Cを送出させ、またゲート制御回路14に信号を送
信して遅延させてゲート回路13を開成させるようにし
ている。
そしてこのパルスにはゲート回路8のオア回路84に入
力されることにより該ゲート回路からはパルスKに続い
て前記信号Cの存在する第2図りに示す信号が得られ、
この信号りは上記送信部により信号ライン2を経て被制
御所へ伝送される。
力されることにより該ゲート回路からはパルスKに続い
て前記信号Cの存在する第2図りに示す信号が得られ、
この信号りは上記送信部により信号ライン2を経て被制
御所へ伝送される。
なお、この時ゲート回路8にはデータ信号り及びパルス
Bは入力されていないから、アンド回路83は出力し、
そして、ゲート回路8の出力はパルスにと前記信号Cと
のオア信号となる。
Bは入力されていないから、アンド回路83は出力し、
そして、ゲート回路8の出力はパルスにと前記信号Cと
のオア信号となる。
このパルスにのハイレベル間隔は信号Eのそれよりも長
いものとする。
いものとする。
上記信号りが前記信号モード検出回路15に入力される
と、該信号モード検出回路15により表示モードである
かどうかを判断する。
と、該信号モード検出回路15により表示モードである
かどうかを判断する。
ここでは信号りのハイレベル部分すがパルスにのハイレ
ベル間隔(信号Eのハイレベル間隔よりも長い)と同等
のとき表示モード信号であると判断される。
ベル間隔(信号Eのハイレベル間隔よりも長い)と同等
のとき表示モード信号であると判断される。
該検出により表示モード時のラッチ回路24に信号が入
力されて該ラッチ回路は第2図Mのような出力を生じ、
この出力は保持される。
力されて該ラッチ回路は第2図Mのような出力を生じ、
この出力は保持される。
この出力Mは送信部25、入カデータP−8変換回路2
6及び前記同期クロック受信回路17に入力され、該同
期クロック受信回路からの前記した出力信号Gは上記送
信部25及び上記入力データP−8変換回路26に入力
される。
6及び前記同期クロック受信回路17に入力され、該同
期クロック受信回路からの前記した出力信号Gは上記送
信部25及び上記入力データP−8変換回路26に入力
される。
この入力データP−8変換回路ではデータ入力端子27
からの並列のデータ信号が上記の出力M及び上記信号G
の立上りによって直列に変換され、第2図Nに示す出力
信号を生ずる。
からの並列のデータ信号が上記の出力M及び上記信号G
の立上りによって直列に変換され、第2図Nに示す出力
信号を生ずる。
つまり、信号Nは被制御所3からのデータであり、信号
Gに同期してP−8変換器26から送出されている。
Gに同期してP−8変換器26から送出されている。
この信号Nは上記送信部25に入力される。
該送信部は上記信号Gと上記出力Mとのアンドによって
制御され、送信時は低インピーダンスとなり、送信部2
5からは第2図Oに示すように制御所1の同期クロック
発生回路5からの同期信号に追従されたデータ信号(斜
線で示す)の付加された信号が信号ライン2に送信され
る。
制御され、送信時は低インピーダンスとなり、送信部2
5からは第2図Oに示すように制御所1の同期クロック
発生回路5からの同期信号に追従されたデータ信号(斜
線で示す)の付加された信号が信号ライン2に送信され
る。
なお、制御所1の送信部12の出力インピーダンスは被
制御所3の送信部25の出力インピーダンスよりも高い
値でかつデータ受信回路18の入力インピーダンスより
は低い値であるため信号の減衰が少なく制御弁1と被制
御所3とのデータ信号の送信ができる。
制御所3の送信部25の出力インピーダンスよりも高い
値でかつデータ受信回路18の入力インピーダンスより
は低い値であるため信号の減衰が少なく制御弁1と被制
御所3とのデータ信号の送信ができる。
上記送信部25からの送信時には表示モード発生回路2
3により制御された前記ゲート制御回路14からは第2
図Pに示す出力が得られ、前記ゲート回路13が開放さ
れて上記送信部25からの信号0はゲート回路13を通
過し、データ受信回路7に入力される。
3により制御された前記ゲート制御回路14からは第2
図Pに示す出力が得られ、前記ゲート回路13が開放さ
れて上記送信部25からの信号0はゲート回路13を通
過し、データ受信回路7に入力される。
このデータ受信回路7は、前記被制御所3で信号Hによ
りデータ信号を分離したのと同様な方法で、前記信号A
により入力信号Oのデータ部分を分離して直列のデータ
信号を並列に変換し、この変換された出力が出力端子1
0に供給される。
りデータ信号を分離したのと同様な方法で、前記信号A
により入力信号Oのデータ部分を分離して直列のデータ
信号を並列に変換し、この変換された出力が出力端子1
0に供給される。
本発明は紙上の如く、制御所から同期クロック信号と、
該クロック信号間隔内で追従させたデータ信号とを同一
信号ラインにて被制御所へ送信し、該被制御所において
、上記同期クロック信号によりタイミングをとって上記
データ信号を受信し、父上記被制御所からの送信は、上
記制御所からの同期クロック信号によりタイミングをと
り、該同期り田ンク信号の間隔内で追従するデータ信号
のみを低出力インピーダンスで上記信号ラインに送出し
、制御所においてこのデータ信号を上記同期クロック信
号によりタイミングをとって受信するようにしたから、
前記したように1本の信号ラインでデータ信号の送受信
ができ、上記制御所と被制御所との間は同期関係にある
のでデータの送受信の信頼性が高く、更に上記制御所で
上記被制御所の状態を知るために、上記被制御所に対し
て前記信号りを送り、この信号りの出力インピーダンス
よりも更に低いインピーダンスで被制御所の送信部から
データ信号を送信し、かつ上記信号りを被制御所で受信
するときには被制御所の入力インピーダンスは高(なる
ので上記信号りが減衰することがなく、かつ制御所にお
いて同期クロック信号に追従したデータ信号を減衰させ
ることなく送信することができる。
該クロック信号間隔内で追従させたデータ信号とを同一
信号ラインにて被制御所へ送信し、該被制御所において
、上記同期クロック信号によりタイミングをとって上記
データ信号を受信し、父上記被制御所からの送信は、上
記制御所からの同期クロック信号によりタイミングをと
り、該同期り田ンク信号の間隔内で追従するデータ信号
のみを低出力インピーダンスで上記信号ラインに送出し
、制御所においてこのデータ信号を上記同期クロック信
号によりタイミングをとって受信するようにしたから、
前記したように1本の信号ラインでデータ信号の送受信
ができ、上記制御所と被制御所との間は同期関係にある
のでデータの送受信の信頼性が高く、更に上記制御所で
上記被制御所の状態を知るために、上記被制御所に対し
て前記信号りを送り、この信号りの出力インピーダンス
よりも更に低いインピーダンスで被制御所の送信部から
データ信号を送信し、かつ上記信号りを被制御所で受信
するときには被制御所の入力インピーダンスは高(なる
ので上記信号りが減衰することがなく、かつ制御所にお
いて同期クロック信号に追従したデータ信号を減衰させ
ることなく送信することができる。
又、上記制御所の送信部の出力インピーダンスより被制
御所の送信部の出力インピーダンスを低くすることによ
り制御所での受信信号の減衰が少くなり、信頼性の点で
有利であり、これ以外では高インピーダンスとなるので
、被制御所での受信信号が減衰されない。
御所の送信部の出力インピーダンスを低くすることによ
り制御所での受信信号の減衰が少くなり、信頼性の点で
有利であり、これ以外では高インピーダンスとなるので
、被制御所での受信信号が減衰されない。
第1図は本発明を適用したデータ信号送受信装置のブロ
ック図、第2図は第1図の動作を説明するタイムチャー
ト、第3図はゲート回路のブロック図である。 1:制御弁、2:信号ライン、3:被制御所、5:同期
クロック発生回路。
ック図、第2図は第1図の動作を説明するタイムチャー
ト、第3図はゲート回路のブロック図である。 1:制御弁、2:信号ライン、3:被制御所、5:同期
クロック発生回路。
Claims (1)
- 1 制御所から同期クロック信号と、該クロック信号間
隔内で追従させたデータ信号とを同一信号ラインにて被
制御所へ送信し、該被制御所において、上記同期クロラ
フ信号によりタイミングをとって上記データ信号を受信
し、父上記被制御所からの送信は、上記制御所からの同
期クロック信号によりタイミングをとり、該同期り田ツ
ク信号の間隔内で追従するデータ信号のみを低出力イン
ピーダンスで上記信号ラインに送出し、制御所において
このデータ信号を上記同期クロック信号によりタイミン
グをとって受信するようにしたことを特徴とするデータ
信号送受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51115926A JPS5823984B2 (ja) | 1976-09-29 | 1976-09-29 | デ−タ信号送受信方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51115926A JPS5823984B2 (ja) | 1976-09-29 | 1976-09-29 | デ−タ信号送受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5341903A JPS5341903A (en) | 1978-04-15 |
JPS5823984B2 true JPS5823984B2 (ja) | 1983-05-18 |
Family
ID=14674602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51115926A Expired JPS5823984B2 (ja) | 1976-09-29 | 1976-09-29 | デ−タ信号送受信方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5823984B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6016798U (ja) * | 1983-07-14 | 1985-02-04 | 三菱重工業株式会社 | 抄紙機ヘツドボツクスの抑流素子 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS551766A (en) * | 1978-06-20 | 1980-01-08 | Sharp Corp | Multiplex transmission system |
JPS5694858A (en) * | 1979-12-28 | 1981-07-31 | Mitsubishi Electric Corp | Pulse duration time-division multiplex transmitter |
JPS58101591A (ja) * | 1981-12-14 | 1983-06-16 | Tamura Electric Works Ltd | 信号伝送方式 |
JPS58101590A (ja) * | 1981-12-14 | 1983-06-16 | Tamura Electric Works Ltd | 信号送受信方式 |
JPS6075145A (ja) * | 1983-09-30 | 1985-04-27 | Fujitsu Ltd | 同期引込み回路 |
JP2575100B2 (ja) * | 1984-09-05 | 1997-01-22 | ソニー株式会社 | データ通信装置及びデータ通信方法 |
JPH02127688A (ja) * | 1988-11-07 | 1990-05-16 | Nec Corp | 陰極線管表示装置制御方式 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4885986A (ja) * | 1972-02-19 | 1973-11-14 | ||
JPS49117890A (ja) * | 1973-03-15 | 1974-11-11 | ||
JPS50104502A (ja) * | 1974-01-18 | 1975-08-18 |
-
1976
- 1976-09-29 JP JP51115926A patent/JPS5823984B2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4885986A (ja) * | 1972-02-19 | 1973-11-14 | ||
JPS49117890A (ja) * | 1973-03-15 | 1974-11-11 | ||
JPS50104502A (ja) * | 1974-01-18 | 1975-08-18 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6016798U (ja) * | 1983-07-14 | 1985-02-04 | 三菱重工業株式会社 | 抄紙機ヘツドボツクスの抑流素子 |
Also Published As
Publication number | Publication date |
---|---|
JPS5341903A (en) | 1978-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4573173A (en) | Clock synchronization device in data transmission system | |
ES8206939A1 (es) | Perfeccionamientos en un circuito sincronizador de senales | |
JPS5823984B2 (ja) | デ−タ信号送受信方法 | |
JPS6336589B2 (ja) | ||
US2935604A (en) | Long range communication system | |
US4041392A (en) | System for simultaneous transmission of several pulse trains | |
JPS5832667B2 (ja) | 同期式無線音波信号発信方法 | |
JPH0117198B2 (ja) | ||
SU960695A1 (ru) | Устройство дл акустического каротажа скважин | |
SU1707772A1 (ru) | Ретрансл тор | |
SU987830A1 (ru) | Устройство дл передачи и приема информации | |
US4952952A (en) | Method and apparatus for video signal transmission using modulation | |
RU2071181C1 (ru) | Способ синхронизации в системах передачи дискретных сообщений | |
JPS6326429B2 (ja) | ||
JPH04318732A (ja) | 回線インタフェース装置 | |
JPH01309447A (ja) | 単線同期式通信方式 | |
JPS648941B2 (ja) | ||
JPS5853807B2 (ja) | クロツク折返しによる伝送方式 | |
SU405181A1 (ru) | УСТРОЙСТВО дл ПЕРЕДАЧИ —ПРИЕМА КВАЗИТРОИЧНЫХ | |
SU1021018A1 (ru) | Устройство кодировани факсимильной информации | |
JP2751675B2 (ja) | ディジタル無線伝送システム | |
JPH05344090A (ja) | 光同期端局装置 | |
JPS5819178B2 (ja) | バ−スト形伝送方式におけるタイミング制御方式 | |
JPS6172443A (ja) | デイジタル多重化伝送システムの同期方式 | |
JPH02126741A (ja) | 信号伝送方式 |