JPH03222597A - 遠方制御装置 - Google Patents

遠方制御装置

Info

Publication number
JPH03222597A
JPH03222597A JP1873790A JP1873790A JPH03222597A JP H03222597 A JPH03222597 A JP H03222597A JP 1873790 A JP1873790 A JP 1873790A JP 1873790 A JP1873790 A JP 1873790A JP H03222597 A JPH03222597 A JP H03222597A
Authority
JP
Japan
Prior art keywords
data
control
control data
regular
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1873790A
Other languages
English (en)
Inventor
Yoshiyuki Horikoshi
堀越 快之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1873790A priority Critical patent/JPH03222597A/ja
Publication of JPH03222597A publication Critical patent/JPH03222597A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信局舎内の通信設備を遠方から管理する遠
方制御装置に利用する。
〔概要〕
本発明は、遠方制御装置からの制御データの誤転送防止
手段において、 正規の制御データに基づき生成された冗長検定データと
正規の制御データとを被制御装置に設けたハードウェア
で比較することにより、制御局および被制御装置のプロ
グラム暴走による異常処理を確実に防止することができ
るようにしたものである。
〔従来の技術〕
従来例では、制御データは制御局装置(コンピュータ)
でマンマシンインターフェイス端末から入力された制御
情報を制御データとして単純に被制御局装置に伝送し、
被制御局装置側でそのデータをもとに外部出力していた
〔発明が解決しようとする問題点〕
このような従来例では、制御局装置のプログラムの暴走
による制御データの誤送出および被制御局装置の誤動作
(最近はマイクロプロセッサ制御方式のものがほとんど
で、プログラムの暴走がある)による制御データの制御
出力部への誤転送などが生じたときにこれを防止するの
が難しい欠点があった。
本発明はこのような欠点を除去するもので、制御データ
の誤転送を確実に防止することができる遠方制御装置を
提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、制御データが与えられる入力手段に接続され
た制御局装置と、通信回線を経由して受信した上記制御
データを制御対象に与える被制御局装置とを備えた遠方
制御装置において、上記制御局装置は、上記制御データ
に等しい正規制御データにこの制御データを論理演算し
て生成した冗長検定データを付加して新たな制御データ
を生成する制御データ生成手段を備え、上記被制御局装
置は、上記新たな制御データに含まれる正規制御データ
と冗長検定データを分離する分離手段を備え、この分離
手段と上記制御対象との間の経路に挿入され、分離され
た正規制御データと冗長検定データとの整合を検定し、
冗長検定データとの整合が検定された正規制御データを
上記制御対象に与える制御出力部を備えたことを特徴と
する。
ここで、上記制御データ生成手段で生成される冗長検定
データは正規制御データを論理反転させたデータである
ことが好ましい。
また、上記制御出力部は、上記正規制御データをラッチ
する第一ラッチ手段と、上記冗長検定データをラッチす
る第二ラッチ手段と、この2つのラッチ手段の出力する
2つのデータの一致を検出する演算回路と、この演算回
路が2つのデータの一致を検出したときに上記正規制御
データを上記制御対象に与えるデータとして通過させる
ゲート回路とを備えても良い。
〔作用〕
制御局装置の制御データを通信回線を通して被制御局装
置へ伝送する仕組みとして、正規の制御データに加えて
それを演算して得られる冗長検定データを生成し、この
2組のデータを制御データとする。さらに、これに対し
て通信回線上での誤り制御のための冗長チエツクピット
は一般的に付加する。次に、被制御局装置での制御デー
タの取扱い論理として、通信回線から受は取ったデータ
から誤り制御のための冗長チエツクピットを外して得ら
れる2組の制御データを制御出力部に転送する。制御出
力部は2組のデータをそれぞれ独立のラッチ回路に保持
し、その出力を演算するための演算回路に人力し、それ
が整合したときにラッチ回路の出力を外部出力するため
のゲート回路を開けて制御データを出力する。
〔実施例〕
以下、本発明の一実施例を図面に基づき説明する。
第1図は、本発明の実施例の構成を示すブロック構成図
である。
すなわち、この実施例は、制御データが与えられる入力
手段である制御情報入力部1に接続された制御局装置2
と、通信回線3を経由して受信した上記制御データを制
御対象に与える被制御局装置4とを備え、さらに、本発
明の特徴とする手段として、制御局装置2は、上記制御
データに等しい正規制御データにこの制御データを論理
演算して生成した冗長検定データを付加して新たな制御
データを生成する制御データ生成手段を備え、被制御局
装置4は、上記新たな制御データに含まれる正規制御デ
ータと冗長検定データを分離する分離手段を備え、この
分離手段と上記制御対象との間の経路に挿入され、分離
された正規制御データと冗長検定データとの整合を検定
し、冗長検定データとの整合が検定された正規制御デー
タを上記制御対象に与える制御出力部15を備える。こ
こで、上記制御データ生成手段で生成される冗長検定デ
ータは正規データを論理反転させたデータであり、また
、制御出力部15は、上記正規制御データをラッチする
第一ラッチ手段である正規制御データラッチ回路7と、
上記冗長検定データをラッチする第二ラッチ手段である
冗長検定データラッチ回路8と、この2つのラッチ手段
の出力する2つのデータの一致を検出する演算回路11
と、この演算回路11が2つのデータの一致を検出した
ときに上記正規制御データを上記制御対象に与えるデー
タとして通過させるゲート回路である制御データ出力ゲ
ート13とを備える。
次にこの実施例の動作を説明する。制御情報は制御情報
入力部1から入力し、制御局装置2に取り込む。制御情
報入力部1には一般的には制御用のキーボードCRT端
末が用いられ、制御局装置2にはコンピューターが用い
られる。制御局装置2では、第2図に示すように正規制
御データ部17に論理演算して得られる冗長検定データ
部18を付は加えて制御データ16が生成され、さらに
誤り制御のための冗長チェクビットを付加して通信回線
3に送出する。このように、論理的に反転したデータを
生成して付加することはソフトウェアプログラムで容易
に実施できる。通信回線3を経由して伝送される制御デ
ータは被制御局装置4で誤りチエツクを受けて制御デー
タ16が取り出される。
一般に通信回線上でのデータの誤りの場合はデータを廃
棄するかまたは通信手順の規約により再送するなどして
誤りを回復できるので、誤ったデータを使用することは
ない。被制御局装置4内で取り出された制御データ16
の正規制御データ部17に相当するデータは正規制御デ
ータ転送ポート5を介して、また、冗長検定データ部1
8は冗長検定データ転送ポート6を介して制御出力部1
5に転送される。制御出力部15は正規制御データ転送
ポート5と冗長検定データ転送ポート6とから転送され
たデータを保持する正規制御データラッチ回路7と冗長
検定データラッチ回路8とを持ち、それぞれが出力する
正規制御データ出力9と冗長検定データ出力10とを演
算回路11に導き、データの整合を調べる。演算回路1
1の出力は正規制御データ出力9と冗長検定データ出力
lOとが一致するときに制御データ出力ゲート13を開
き、制御データを外部出力する。
〔発明の効果〕
本発明は、以上説明したように、制御局側から被制御局
側の制御対象に制御情報を安全確実に伝える手段として
、制御局装置で正規のデータに対して冗長検定データを
付加するように処理を行って更に制御局と被制御局間の
通信回線上の誤りを検出するための冗長チエツクピット
を付加して被制御局に送信し、それを受信した被制御局
装置では、前記正規データと冗長検定データを取り込ん
で制御出力部に転送し、制御出力部はハードウェア回路
で実施し、両データの整合を見たときのみ外部出力する
ので、制御局装置のソフトウェアプログラム暴走事故に
対して処理の異常をチエツクできる効果がある。
また、被制御局装置のソフトウェアプログラム暴走事故
に対しては被制御局装置内部でデータの整合性チエツク
を行わずに外部の制御出力部でデータの誤り検定を行う
ので、処理異常時に制御を禁止できる効果がある。
さらに、制御出力部を純粋のハードウェア回路として2
組のデータの演算整合をとるので、制御データの正常性
を確認できる効果がある。
すなわち、制御局から被制御局に至るまでの一連の過程
で装置が異常動作したときに正規データ部と冗長検定デ
ータ部の論理的整合がとれなくなる仕組みが設けられて
いるので、異常時に誤った制御出力を外部に出さないい
わゆるフェイルセーフ手段を構築できる効果がある。
【図面の簡単な説明】
第1図は、本発明実施例の構成を示すブロック構成図。 第2図は、本発明実施例で用いられる制御データの構成
を示すフォーマット図。 1・・・制御情報入力部、2・・・制御局装置、3・・
・通信回線、4・・・被制御局装置、5・・・正規制御
データ転送ポート、6・・・冗長検定データ転送ポート
、7・・・正規制御データラッチ回路、8・・・冗長検
定データラッチ回路、9・・・正規制御データ出力、1
0・・・冗長検定データ出力、11・・・演算回路、1
2・・・演算結果合格出力信号、13・・・制御データ
出力ゲート、14・・・制御データ外部出力、15・・
・制御出力部、16・・・制御データ、17・・・正規
制御データ部、18・・・冗長検定データ部。

Claims (1)

  1. 【特許請求の範囲】 1、制御データが与えられる入力手段に接続された制御
    局装置と、通信回線を経由して受信した上記制御データ
    を制御対象に与える被制御局装置とを備えた遠方制御装
    置において、 上記制御局装置は、上記制御データに等しい正規制御デ
    ータにこの制御データを論理演算して生成した冗長検定
    データを付加して新たな制御データを生成する制御デー
    タ生成手段を備え、 上記被制御局装置は、上記新たな制御データに含まれる
    正規制御データと冗長検定データを分離する分離手段を
    備え、 この分離手段と上記制御対象との間の経路に挿入され、
    分離された正規制御データと冗長検定データとの整合を
    検定し、冗長検定データとの整合が検定された正規制御
    データを上記制御対象に与える制御出力部 を備えたことを特徴とする遠方制御装置。 2、上記制御データ生成手段で生成される冗長検定デー
    タは正規制御データを論理反転させたデータである請求
    項1に記載の遠方制御装置。 3、上記制御出力部は、上記正規制御データをラッチす
    る第一ラッチ手段と、上記冗長検定データをラッチする
    第二ラッチ手段と、この2つのラッチ手段の出力する2
    つのデータの一致を検出する演算回路と、この演算回路
    が2つのデータの一致を検出したときに上記正規制御デ
    ータを上記制御対象に与えるデータとして通過させるゲ
    ート回路とを備えた請求項1に記載の遠方制御装置。
JP1873790A 1990-01-29 1990-01-29 遠方制御装置 Pending JPH03222597A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1873790A JPH03222597A (ja) 1990-01-29 1990-01-29 遠方制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1873790A JPH03222597A (ja) 1990-01-29 1990-01-29 遠方制御装置

Publications (1)

Publication Number Publication Date
JPH03222597A true JPH03222597A (ja) 1991-10-01

Family

ID=11979985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1873790A Pending JPH03222597A (ja) 1990-01-29 1990-01-29 遠方制御装置

Country Status (1)

Country Link
JP (1) JPH03222597A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715405A (ja) * 1993-06-25 1995-01-17 Nec Corp デジタル伝送路試験方式およびデジタル伝送路試験システム
JP2004282743A (ja) * 2003-03-14 2004-10-07 Lucent Technol Inc 制御チャネル情報のアーリー・デコーディングの方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715405A (ja) * 1993-06-25 1995-01-17 Nec Corp デジタル伝送路試験方式およびデジタル伝送路試験システム
JP2004282743A (ja) * 2003-03-14 2004-10-07 Lucent Technol Inc 制御チャネル情報のアーリー・デコーディングの方法

Similar Documents

Publication Publication Date Title
JP2007533045A (ja) 安全性指向の制御システム
US7707319B2 (en) Noninvasive testing of network interface error codes for safety network
WO2006080227A1 (ja) 情報処理装置および情報処理方法
US6487695B1 (en) Method for providing fail-safe secure data transmission between a numerical control system and a spatially separate unit
JPH036141A (ja) フェイルセーフ遠方制御方式
JPH03222597A (ja) 遠方制御装置
JP4102306B2 (ja) 安全性の要求される鉄道運転プロセスの制御方法およびこの方法を実施するための装置
JPS5812062A (ja) 並列電子計算機システムの出力装置
JPS62293441A (ja) デ−タ出力方式
JPS63163541A (ja) エラー許容計算システム及び該計算システム内のエラーユニットを認識し、その箇所を検知し、エラーを除去する方法
US20030041301A1 (en) Apparatus and method of inspecting error in system board
JP2000312190A (ja) データ伝送方式
JPS6145549Y2 (ja)
KR100468887B1 (ko) 철도 신호 장비 시리얼 데이터 통신 감시 시스템
JP2885800B2 (ja) 二重系処理装置
JPH0535616A (ja) データ転送システム
JP3395288B2 (ja) 情報処理装置と情報処理方法
JP2000209236A (ja) インタ―フェ―ス機器
JP2965595B2 (ja) 二重化装置
JPH0831049B2 (ja) ロツクドプロセツサ方式
JPS6029413B2 (ja) 演算回路のエラ−・チェック方式
JPH09307537A (ja) 通信装置
JP2825464B2 (ja) 通信装置
JPH02305037A (ja) データ伝送システムの異常検出方式
JPS63126041A (ja) 信号入力装置