JP3533146B2 - Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 - Google Patents
Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法Info
- Publication number
- JP3533146B2 JP3533146B2 JP2000151890A JP2000151890A JP3533146B2 JP 3533146 B2 JP3533146 B2 JP 3533146B2 JP 2000151890 A JP2000151890 A JP 2000151890A JP 2000151890 A JP2000151890 A JP 2000151890A JP 3533146 B2 JP3533146 B2 JP 3533146B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- piafs
- data
- serial data
- protocol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＩＡＦＳ（PHS
Internet Access Forum Standard）プロトコルのモニタ
を行うＰＩＡＦＳプロトコルモニタ装置およびＰＩＡＦ
Ｓプロトコルモニタ方法に関し、特にＰＣＭデータから
ＰＩＡＦＳフレームを抽出してＰＩＡＦＳプロトコルの
モニタを行うＰＩＡＦＳプロトコルモニタ装置およびＰ
ＩＡＦＳプロトコルモニタ方法に関する。
Internet Access Forum Standard）プロトコルのモニタ
を行うＰＩＡＦＳプロトコルモニタ装置およびＰＩＡＦ
Ｓプロトコルモニタ方法に関し、特にＰＣＭデータから
ＰＩＡＦＳフレームを抽出してＰＩＡＦＳプロトコルの
モニタを行うＰＩＡＦＳプロトコルモニタ装置およびＰ
ＩＡＦＳプロトコルモニタ方法に関する。
【０００２】
【従来の技術】従来、ＰＩＡＦＳプロトコルを評価する
方法は、ＰＨＳとＰＩＡＦＳプロトコルを制御するアダ
プタとの線路中か、ＰＩＡＦＳプロトコルを制御する装
置、例えばプロトコル変換器（以下、ＰＴＥと称す）、
ＰＨＳデータ通信用ターミナルアダプタ（以下、ＴＡＰ
と称す）等の直前の線路中で、必要な信号線を分岐して
ＰＩＡＦＳプロトコルのモニタおよび解析を行ってい
た。
方法は、ＰＨＳとＰＩＡＦＳプロトコルを制御するアダ
プタとの線路中か、ＰＩＡＦＳプロトコルを制御する装
置、例えばプロトコル変換器（以下、ＰＴＥと称す）、
ＰＨＳデータ通信用ターミナルアダプタ（以下、ＴＡＰ
と称す）等の直前の線路中で、必要な信号線を分岐して
ＰＩＡＦＳプロトコルのモニタおよび解析を行ってい
た。
【０００３】ＰＩＡＦＳプロトコルのデータ通信機能を
有するＰＴＥやＴＡＰのインタフェースは、ＩＳＤＮ回
線に接続され、それぞれの装置直前のＳ／Ｔ点インタフ
ェース線路中でプロトコルアナライザのような機器を接
続し、通信する信号線を分岐してモニタする構成をとっ
ていた。
有するＰＴＥやＴＡＰのインタフェースは、ＩＳＤＮ回
線に接続され、それぞれの装置直前のＳ／Ｔ点インタフ
ェース線路中でプロトコルアナライザのような機器を接
続し、通信する信号線を分岐してモニタする構成をとっ
ていた。
【０００４】そのため、ＰＩＡＦＳプロトコルの評価を
行う装置環境には、交換機側にＩＳＤＮ回線（呼処理も
伴う）と伝送路を必要とし、データの確認を行うプロト
コルアナライザは、ＩＳＤＮのＩ．４３０やＶ．１１０
の物理的、論理的通信規格を具備するものでなければな
らなかった。換言すれば、ＩＳＤＮ回線を待たなければ
ＰＴＥ側やＴＡＰ側でのＰＩＡＦＳプロトコル評価が不
可能であった。
行う装置環境には、交換機側にＩＳＤＮ回線（呼処理も
伴う）と伝送路を必要とし、データの確認を行うプロト
コルアナライザは、ＩＳＤＮのＩ．４３０やＶ．１１０
の物理的、論理的通信規格を具備するものでなければな
らなかった。換言すれば、ＩＳＤＮ回線を待たなければ
ＰＴＥ側やＴＡＰ側でのＰＩＡＦＳプロトコル評価が不
可能であった。
【０００５】ＰＩＡＦＳプロトコルの評価を行うにもＰ
ＩＡＦＳプロトコルのデータ通信機能を有する装置を含
め大規模な設備が必要で、環境が複雑になっていただけ
でなく、いわゆるＰＩＡＦＳ２．１版に規定される３２
Ｋｂｐｓ／６４Ｋｂｐｓの可変速度を伴うＰＩＡＦＳデ
ータ通信のＰＩＡＦＳプロトコルを評価する場合も、同
様に大規模な設備を必要としていた。
ＩＡＦＳプロトコルのデータ通信機能を有する装置を含
め大規模な設備が必要で、環境が複雑になっていただけ
でなく、いわゆるＰＩＡＦＳ２．１版に規定される３２
Ｋｂｐｓ／６４Ｋｂｐｓの可変速度を伴うＰＩＡＦＳデ
ータ通信のＰＩＡＦＳプロトコルを評価する場合も、同
様に大規模な設備を必要としていた。
【０００６】また、ＰＨＳとＰＩＡＦＳプロトコルを制
御するアダプタとの線路中でのＰＩＡＦＳプロトコルの
評価方法とＩＳＤＮ側でのＰＩＡＦＳプロトコルの評価
方法との共通点は、通信線路の通信帯域の先頭を決定す
るフレームパルスを利用している点にある。
御するアダプタとの線路中でのＰＩＡＦＳプロトコルの
評価方法とＩＳＤＮ側でのＰＩＡＦＳプロトコルの評価
方法との共通点は、通信線路の通信帯域の先頭を決定す
るフレームパルスを利用している点にある。
【０００７】ＰＨＳとＰＩＡＦＳプロトコルを制御する
アダプタとの線路では、送受信するデータのｂｙｔｅ毎
の先頭を決定するフレームパルスと、ＰＣＭデータとか
らＰＩＡＦＳフレームフォーマットに規定されたＳＹＮ
Ｃフィールドの同期パターン（以下、ＳＹＮＣパターン
と称す）を抽出して、ＰＩＡＦＳプロトコルの解析を行
っている。
アダプタとの線路では、送受信するデータのｂｙｔｅ毎
の先頭を決定するフレームパルスと、ＰＣＭデータとか
らＰＩＡＦＳフレームフォーマットに規定されたＳＹＮ
Ｃフィールドの同期パターン（以下、ＳＹＮＣパターン
と称す）を抽出して、ＰＩＡＦＳプロトコルの解析を行
っている。
【０００８】ＰＴＥ側やＴＡＰ側でのＳ／Ｔ点インタフ
ェース線路中でもＩ．４３０のフレームパルスより通信
されるＢｃｈを抽出し、特に３２Ｋｂｐｓのデータ通信
の場合にはＩＳＤＮ網内との速度整合を規定するＩ．４
６０でＰＣＭデータ内の上位４ｂｉｔが有効通信データ
となっていることから、ＰＩＡＦＳ通信データを抽出す
るのにフレームパルスを利用している。
ェース線路中でもＩ．４３０のフレームパルスより通信
されるＢｃｈを抽出し、特に３２Ｋｂｐｓのデータ通信
の場合にはＩＳＤＮ網内との速度整合を規定するＩ．４
６０でＰＣＭデータ内の上位４ｂｉｔが有効通信データ
となっていることから、ＰＩＡＦＳ通信データを抽出す
るのにフレームパルスを利用している。
【０００９】
【発明が解決しようとする課題】しかしながら、従来技
術では、ＰＩＡＦＳプロトコル処理を内蔵する交換機の
場合には、ＰＩＡＦＳデータ通信の中間線路が交換機内
部になるため、フレームパルスを使用しなければ交換機
内部でＰＩＡＦＳプロトコルのモニタを行うことができ
ず、さらに、ＰＩＡＦＳデータ通信を行うＰＣＭデータ
と６４Ｋ同期クロックとだけでは、ＰＩＡＦＳフレーム
を抽出することができないという問題点があった。
術では、ＰＩＡＦＳプロトコル処理を内蔵する交換機の
場合には、ＰＩＡＦＳデータ通信の中間線路が交換機内
部になるため、フレームパルスを使用しなければ交換機
内部でＰＩＡＦＳプロトコルのモニタを行うことができ
ず、さらに、ＰＩＡＦＳデータ通信を行うＰＣＭデータ
と６４Ｋ同期クロックとだけでは、ＰＩＡＦＳフレーム
を抽出することができないという問題点があった。
【００１０】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、ＰＩＡＦＳプロト
コル処理を内蔵する交換機の場合にも、フレームパルス
を使用することなく、ＰＩＡＦＳデータ通信を行うＰＣ
Ｍデータと同期クロックとだけでＰＩＡＦＳフレームを
抽出することができ、交換機内部で多重ＰＣＭデータか
らなるＰＩＡＦＳ通信データのＰＩＡＦＳプロトコルを
モニタすることができ、ＰＩＡＦＳ２．１版までのＰＩ
ＡＦＳ通信データをモニタする環境を提供できるＰＩＡ
ＦＳプロトコルモニタ装置およびＰＩＡＦＳプロトコル
モニタ方法を提供する点にある。
のであり、その目的とするところは、ＰＩＡＦＳプロト
コル処理を内蔵する交換機の場合にも、フレームパルス
を使用することなく、ＰＩＡＦＳデータ通信を行うＰＣ
Ｍデータと同期クロックとだけでＰＩＡＦＳフレームを
抽出することができ、交換機内部で多重ＰＣＭデータか
らなるＰＩＡＦＳ通信データのＰＩＡＦＳプロトコルを
モニタすることができ、ＰＩＡＦＳ２．１版までのＰＩ
ＡＦＳ通信データをモニタする環境を提供できるＰＩＡ
ＦＳプロトコルモニタ装置およびＰＩＡＦＳプロトコル
モニタ方法を提供する点にある。
【００１１】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、３２Ｋｂｐｓと６４Ｋｂｐｓとの通信速度を
有するＰＩＡＦＳ通信データのＰＩＡＦＳプロトコルの
モニタを行うＰＩＡＦＳプロトコルモニタ装置であっ
て、前記ＰＩＡＦＳ通信データを６４Ｋｂｐｓのシリア
ルデータである６４ＫＰＣＭシリアルデータに変換する
６４Ｋシリアルデータ変換手段と、前記６４ＫＰＣＭシ
リアルデータから３２Ｋｂｐｓの３２ＫＰＩＡＦＳフレ
ームを検出する３２ＫＰＩＡＦＳフレーム検出手段と、
前記６４ＫＰＣＭシリアルデータから６４Ｋｂｐｓの６
４ＫＰＩＡＦＳフレームを検出する６４ＫＰＩＡＦＳフ
レーム検出手段と、前記３２ＫＰＩＡＦＳフレーム検出
手段によって前記３２ＫＰＩＡＦＳフレームが検出され
た場合には、当該検出結果に基づいて前記６４ＫＰＣＭ
シリアルデータから３２Ｋｂｐｓのシリアルデータであ
る３２Ｋシリアルデータを生成する３２ＫＰＩＡＦＳフ
レーム生成手段と、前記３２ＫＰＩＡＦＳフレーム検出
手段によって前記３２ＫＰＩＡＦＳフレームが検出され
た場合には、前記３２ＫＰＩＡＦＳフレーム生成手段に
よって生成された前記３２Ｋシリアルデータを出力し、
前記６４ＫＰＩＡＦＳフレーム検出手段によって前記６
４ＫＰＩＡＦＳフレームが検出された場合には、前記６
４Ｋシリアルデータ変換手段によって変換された前記６
４ＫＰＣＭシリアルデータを出力するデータ切替制御手
段と、該データ切替制御手段から出力される前記３２Ｋ
シリアルデータもしくは前記６４ＫＰＣＭシリアルデー
タに基づいて前記ＰＩＡＦＳプロトコルのモニタを行う
プロトコル分析手段とを具備することを特徴とするＰＩ
ＡＦＳプロトコルモニタ装置に存する。また請求項２記
載の発明の要旨は、前記３２ＫＰＩＡＦＳフレーム検出
手段は、前記３２ＫＰＩＡＦＳフレームの開始を示す３
２ＫＰＩＡＦＳフレームＭＳＢを検出する３２ＫＰＩＡ
ＦＳフレームＭＳＢ検出手段を具備し、前記３２ＫＰＩ
ＡＦＳフレーム検出手段は、前記３２ＫＰＩＡＦＳフレ
ームＭＳＢ検出手段による前記３２ＫＰＩＡＦＳフレー
ムＭＳＢの検出に基づいて、前記３２ＫＰＩＡＦＳフレ
ームを検出させることを特徴とする請求項１記載のＰＩ
ＡＦＳプロトコルモニタ装置に存する。また請求項３記
載の発明の要旨は、前記３２ＫＰＩＡＦＳフレームＭＳ
Ｂ検出手段による前記３２ＫＰＩＡＦＳフレームＭＳＢ
の検出に基づいて、前記３２ＫＰＩＡＦＳフレームに同
期するフレームパルスを生成するフレームパルス生成手
段を具備し、前記３２ＫＰＩＡＦＳフレーム生成手段
は、前記フレームパルス生成手段により生成された前記
フレームパルスに基づいて前記３２Ｋシリアルデータを
生成させることを特徴とする請求２記載のＰＩＡＦＳプ
ロトコルモニタ装置に存する。また請求項４記載の発明
の要旨は、３２Ｋｂｐｓと６４Ｋｂｐｓとの通信速度を
有するＰＩＡＦＳ通信データのＰＩＡＦＳプロトコルの
モニタを行うＰＩＡＦＳプロトコルモニタ方法であっ
て、前記ＰＩＡＦＳ通信データを６４Ｋｂｐｓのシリア
ルデータである６４ＫＰＣＭシリアルデータに変換し、
前記６４ＫＰＣＭシリアルデータから３２Ｋｂｐｓの３
２ＫＰＩＡＦＳフレームを検出し、前記６４ＫＰＣＭシ
リアルデータから６４Ｋｂｐｓの６４ＫＰＩＡＦＳフレ
ームを検出し、前記３２ＫＰＩＡＦＳフレームを検出し
た場合には、当該検出結果に基づいて前記６４ＫＰＣＭ
シリアルデータから３２Ｋｂｐｓのシリアルデータであ
る３２Ｋシリアルデータを生成し、前記３２ＫＰＩＡＦ
Ｓフレームを検出した場合には、前記生成した前記３２
Ｋシリアルデータを出力すると共に、前記６４ＫＰＩＡ
ＦＳフレームを検出した場合には、前記変換した前記６
４ＫＰＣＭシリアルデータを出力し、前記３２Ｋシリア
ルデータもしくは前記６４ＫＰＣＭシリアルデータに基
づいて前記ＰＩＡＦＳプロトコルのモニタを行うことを
特徴とするＰＩＡＦＳプロトコルモニタ方法に存する。
また請求項５記載の発明の要旨は、前記３２ＫＰＩＡＦ
Ｓフレームの開始を示す３２ＫＰＩＡＦＳフレームＭＳ
Ｂを検出し、前記３２ＫＰＩＡＦＳフレームＭＳＢの検
出に基づいて、前記３２ＫＰＩＡＦＳフレームを検出す
ることを特徴とする請求項４記載のＰＩＡＦＳプロトコ
ルモニタ方法に存する。また請求項６記載の発明の要旨
は、前記３２ＫＰＩＡＦＳフレームＭＳＢの検出に基づ
いて、前記３２ＫＰＩＡＦＳフレームに同期するフレー
ムパルスを生成し、該生成した前記フレームパルスに基
づいて前記３２Ｋシリアルデータを生成することを特徴
とする請求項５記載のＰＩＡＦＳプロトコルモニタ方法
に存する。また請求項７記載の発明の要旨は、請求項４
乃至６のいずれかに記載のＰＩＡＦＳプロトコルモニタ
方法を実行可能なプログラムが記憶されている記憶媒体
に存する。
すべく、以下に掲げる構成とした。請求項１記載の発明
の要旨は、３２Ｋｂｐｓと６４Ｋｂｐｓとの通信速度を
有するＰＩＡＦＳ通信データのＰＩＡＦＳプロトコルの
モニタを行うＰＩＡＦＳプロトコルモニタ装置であっ
て、前記ＰＩＡＦＳ通信データを６４Ｋｂｐｓのシリア
ルデータである６４ＫＰＣＭシリアルデータに変換する
６４Ｋシリアルデータ変換手段と、前記６４ＫＰＣＭシ
リアルデータから３２Ｋｂｐｓの３２ＫＰＩＡＦＳフレ
ームを検出する３２ＫＰＩＡＦＳフレーム検出手段と、
前記６４ＫＰＣＭシリアルデータから６４Ｋｂｐｓの６
４ＫＰＩＡＦＳフレームを検出する６４ＫＰＩＡＦＳフ
レーム検出手段と、前記３２ＫＰＩＡＦＳフレーム検出
手段によって前記３２ＫＰＩＡＦＳフレームが検出され
た場合には、当該検出結果に基づいて前記６４ＫＰＣＭ
シリアルデータから３２Ｋｂｐｓのシリアルデータであ
る３２Ｋシリアルデータを生成する３２ＫＰＩＡＦＳフ
レーム生成手段と、前記３２ＫＰＩＡＦＳフレーム検出
手段によって前記３２ＫＰＩＡＦＳフレームが検出され
た場合には、前記３２ＫＰＩＡＦＳフレーム生成手段に
よって生成された前記３２Ｋシリアルデータを出力し、
前記６４ＫＰＩＡＦＳフレーム検出手段によって前記６
４ＫＰＩＡＦＳフレームが検出された場合には、前記６
４Ｋシリアルデータ変換手段によって変換された前記６
４ＫＰＣＭシリアルデータを出力するデータ切替制御手
段と、該データ切替制御手段から出力される前記３２Ｋ
シリアルデータもしくは前記６４ＫＰＣＭシリアルデー
タに基づいて前記ＰＩＡＦＳプロトコルのモニタを行う
プロトコル分析手段とを具備することを特徴とするＰＩ
ＡＦＳプロトコルモニタ装置に存する。また請求項２記
載の発明の要旨は、前記３２ＫＰＩＡＦＳフレーム検出
手段は、前記３２ＫＰＩＡＦＳフレームの開始を示す３
２ＫＰＩＡＦＳフレームＭＳＢを検出する３２ＫＰＩＡ
ＦＳフレームＭＳＢ検出手段を具備し、前記３２ＫＰＩ
ＡＦＳフレーム検出手段は、前記３２ＫＰＩＡＦＳフレ
ームＭＳＢ検出手段による前記３２ＫＰＩＡＦＳフレー
ムＭＳＢの検出に基づいて、前記３２ＫＰＩＡＦＳフレ
ームを検出させることを特徴とする請求項１記載のＰＩ
ＡＦＳプロトコルモニタ装置に存する。また請求項３記
載の発明の要旨は、前記３２ＫＰＩＡＦＳフレームＭＳ
Ｂ検出手段による前記３２ＫＰＩＡＦＳフレームＭＳＢ
の検出に基づいて、前記３２ＫＰＩＡＦＳフレームに同
期するフレームパルスを生成するフレームパルス生成手
段を具備し、前記３２ＫＰＩＡＦＳフレーム生成手段
は、前記フレームパルス生成手段により生成された前記
フレームパルスに基づいて前記３２Ｋシリアルデータを
生成させることを特徴とする請求２記載のＰＩＡＦＳプ
ロトコルモニタ装置に存する。また請求項４記載の発明
の要旨は、３２Ｋｂｐｓと６４Ｋｂｐｓとの通信速度を
有するＰＩＡＦＳ通信データのＰＩＡＦＳプロトコルの
モニタを行うＰＩＡＦＳプロトコルモニタ方法であっ
て、前記ＰＩＡＦＳ通信データを６４Ｋｂｐｓのシリア
ルデータである６４ＫＰＣＭシリアルデータに変換し、
前記６４ＫＰＣＭシリアルデータから３２Ｋｂｐｓの３
２ＫＰＩＡＦＳフレームを検出し、前記６４ＫＰＣＭシ
リアルデータから６４Ｋｂｐｓの６４ＫＰＩＡＦＳフレ
ームを検出し、前記３２ＫＰＩＡＦＳフレームを検出し
た場合には、当該検出結果に基づいて前記６４ＫＰＣＭ
シリアルデータから３２Ｋｂｐｓのシリアルデータであ
る３２Ｋシリアルデータを生成し、前記３２ＫＰＩＡＦ
Ｓフレームを検出した場合には、前記生成した前記３２
Ｋシリアルデータを出力すると共に、前記６４ＫＰＩＡ
ＦＳフレームを検出した場合には、前記変換した前記６
４ＫＰＣＭシリアルデータを出力し、前記３２Ｋシリア
ルデータもしくは前記６４ＫＰＣＭシリアルデータに基
づいて前記ＰＩＡＦＳプロトコルのモニタを行うことを
特徴とするＰＩＡＦＳプロトコルモニタ方法に存する。
また請求項５記載の発明の要旨は、前記３２ＫＰＩＡＦ
Ｓフレームの開始を示す３２ＫＰＩＡＦＳフレームＭＳ
Ｂを検出し、前記３２ＫＰＩＡＦＳフレームＭＳＢの検
出に基づいて、前記３２ＫＰＩＡＦＳフレームを検出す
ることを特徴とする請求項４記載のＰＩＡＦＳプロトコ
ルモニタ方法に存する。また請求項６記載の発明の要旨
は、前記３２ＫＰＩＡＦＳフレームＭＳＢの検出に基づ
いて、前記３２ＫＰＩＡＦＳフレームに同期するフレー
ムパルスを生成し、該生成した前記フレームパルスに基
づいて前記３２Ｋシリアルデータを生成することを特徴
とする請求項５記載のＰＩＡＦＳプロトコルモニタ方法
に存する。また請求項７記載の発明の要旨は、請求項４
乃至６のいずれかに記載のＰＩＡＦＳプロトコルモニタ
方法を実行可能なプログラムが記憶されている記憶媒体
に存する。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１３】図１は、本発明に係るＰＩＡＦＳプロトコ
ルモニタ装置の実施の形態の構成を示すブロック図であ
り、図２は、図１に示すＰＩＡＦＳフレーム抽出部の構
成を示すブロック図であり、図３は、図２に示す３２Ｋ
ＰＩＡＦＳフレーム検出部の構成を示すブロック図であ
り、図４は、図２に示す３２ＫＰＩＡＦＳフレーム生成
部の構成を示すブロック図である。
ルモニタ装置の実施の形態の構成を示すブロック図であ
り、図２は、図１に示すＰＩＡＦＳフレーム抽出部の構
成を示すブロック図であり、図３は、図２に示す３２Ｋ
ＰＩＡＦＳフレーム検出部の構成を示すブロック図であ
り、図４は、図２に示す３２ＫＰＩＡＦＳフレーム生成
部の構成を示すブロック図である。
【００１４】本実施の形態は、ＰＩＡＦＳプロトコル通
信機能を有するＰＣ端末１０１と、交換機１１０に内蔵
される場合のＰＩＡＦＳプロトコル処理部１０６との間
で、ＰＨＳ１０２と、基地局１０３〜１０４と、交換機
１１０に内蔵されているスイッチ部１０５とを介して通
信される双方向多重ＰＣＭデータからなるＰＩＡＦＳ通
信データを分岐して入力し、通信速度が６４Ｋｂｐｓの
６４ＫＰＣＭシリアルデータを出力するチャネル選択部
１０７と、チャネル選択部１０７からの６４ＫＰＣＭシ
リアルデータを入力し、ＰＩＡＦＳフレームを抽出する
ＰＩＡＦＳフレーム抽出部１０８と、ＰＩＡＦＳフレー
ム抽出部１０８により抽出されたＰＩＡＦＳフレームを
解析するプロトコルアナライザ１０９とからなる。
信機能を有するＰＣ端末１０１と、交換機１１０に内蔵
される場合のＰＩＡＦＳプロトコル処理部１０６との間
で、ＰＨＳ１０２と、基地局１０３〜１０４と、交換機
１１０に内蔵されているスイッチ部１０５とを介して通
信される双方向多重ＰＣＭデータからなるＰＩＡＦＳ通
信データを分岐して入力し、通信速度が６４Ｋｂｐｓの
６４ＫＰＣＭシリアルデータを出力するチャネル選択部
１０７と、チャネル選択部１０７からの６４ＫＰＣＭシ
リアルデータを入力し、ＰＩＡＦＳフレームを抽出する
ＰＩＡＦＳフレーム抽出部１０８と、ＰＩＡＦＳフレー
ム抽出部１０８により抽出されたＰＩＡＦＳフレームを
解析するプロトコルアナライザ１０９とからなる。
【００１５】チャネル選択部１０７は、多重ＰＣＭデー
タの中から指示されたタイムスロット（以下：ＴＳと称
す）のＰＣＭデータを抽出し、双方向データをそれぞれ
単なる通信速度が６４Ｋｂｐｓの６４ＫＰＣＭシリアル
データに変換して、変換した双方向それぞれの６４ＫＰ
ＣＭシリアルデータをＰＩＡＦＳフレーム抽出部１０８
に入力する。
タの中から指示されたタイムスロット（以下：ＴＳと称
す）のＰＣＭデータを抽出し、双方向データをそれぞれ
単なる通信速度が６４Ｋｂｐｓの６４ＫＰＣＭシリアル
データに変換して、変換した双方向それぞれの６４ＫＰ
ＣＭシリアルデータをＰＩＡＦＳフレーム抽出部１０８
に入力する。
【００１６】ＰＩＡＦＳフレーム抽出部１０８は、図２
に示すように６４ＫＰＣＭシリアルデータから３２ＫＰ
ＩＡＦＳフレームを検出してＤ７〜Ｄ４−フレームＭＳ
Ｂ検出信号と３２ＫＰＩＡＦＳ検出信号とを出力する３
２ＫＰＩＡＦＳフレーム検出部２０１と、６４ＫＰＣＭ
シリアルデータから６４ＫＰＩＡＦＳフレームを検出し
て６４ＫＰＩＡＦＳ検出信号を出力する６４ＫＰＩＡＦ
Ｓフレーム検出部２０２と、３２Ｋｂｐｓの３２ＫＰＩ
ＡＦＳフレームでの通信であることが検出された場合、
６４ＫＰＣＭシリアルデータを３２Ｋシリアルデータに
変換する３２ＫＰＩＡＦＳフレーム生成部２０３と、通
信速度の切り替わりを契機に、６４ＫＰＣＭシリアルデ
ータと３２Ｋシリアルデータとを切り替えて出力するデ
ータ切替制御部２０４とからなり、双方向それぞれのＰ
ＣＭデータの通信速度が３２Ｋｂｐｓであるか、６４Ｋ
ｂｐｓであるかを判断し、それぞれ独立して通信速度の
切り替わりを検出し、ＰＣＭデータの通信速度が３２Ｋ
ｂｐｓの場合は、３２Ｋシリアルデータに変換したもの
を、ＰＣＭデータの通信速度が６４Ｋｂｐｓの場合は、
そのままの通信速度のものを、ＰＩＡＦＳフレームシリ
アルデータとしてプロトコルアナライザ１０９に入力す
る。
に示すように６４ＫＰＣＭシリアルデータから３２ＫＰ
ＩＡＦＳフレームを検出してＤ７〜Ｄ４−フレームＭＳ
Ｂ検出信号と３２ＫＰＩＡＦＳ検出信号とを出力する３
２ＫＰＩＡＦＳフレーム検出部２０１と、６４ＫＰＣＭ
シリアルデータから６４ＫＰＩＡＦＳフレームを検出し
て６４ＫＰＩＡＦＳ検出信号を出力する６４ＫＰＩＡＦ
Ｓフレーム検出部２０２と、３２Ｋｂｐｓの３２ＫＰＩ
ＡＦＳフレームでの通信であることが検出された場合、
６４ＫＰＣＭシリアルデータを３２Ｋシリアルデータに
変換する３２ＫＰＩＡＦＳフレーム生成部２０３と、通
信速度の切り替わりを契機に、６４ＫＰＣＭシリアルデ
ータと３２Ｋシリアルデータとを切り替えて出力するデ
ータ切替制御部２０４とからなり、双方向それぞれのＰ
ＣＭデータの通信速度が３２Ｋｂｐｓであるか、６４Ｋ
ｂｐｓであるかを判断し、それぞれ独立して通信速度の
切り替わりを検出し、ＰＣＭデータの通信速度が３２Ｋ
ｂｐｓの場合は、３２Ｋシリアルデータに変換したもの
を、ＰＣＭデータの通信速度が６４Ｋｂｐｓの場合は、
そのままの通信速度のものを、ＰＩＡＦＳフレームシリ
アルデータとしてプロトコルアナライザ１０９に入力す
る。
【００１７】ＰＩＡＦＳフレーム抽出部１０８における
通信速度の判断は、ＰＣＭデータの通信速度が６４Ｋｂ
ｐｓの場合は、６４ＫＰＩＡＦＳフレームのＳＹＮＣパ
ターンを検出することにより判断する。また、ＰＣＭデ
ータの通信速度が３２Ｋｂｐｓの場合は、ＰＣＭデータ
の上位４ｂｉｔ（Ｄ７ｂｉｔ〜Ｄ４ｂｉｔ）が有効デー
タであるため、３２ＫＰＩＡＦＳフレームのＳＹＮＣパ
ターンと見かけ上同等なデータパターンを検出すること
により判断する。
通信速度の判断は、ＰＣＭデータの通信速度が６４Ｋｂ
ｐｓの場合は、６４ＫＰＩＡＦＳフレームのＳＹＮＣパ
ターンを検出することにより判断する。また、ＰＣＭデ
ータの通信速度が３２Ｋｂｐｓの場合は、ＰＣＭデータ
の上位４ｂｉｔ（Ｄ７ｂｉｔ〜Ｄ４ｂｉｔ）が有効デー
タであるため、３２ＫＰＩＡＦＳフレームのＳＹＮＣパ
ターンと見かけ上同等なデータパターンを検出すること
により判断する。
【００１８】なお、ＰＩＡＦＳフレーム抽出部１０８
（１）とＰＩＡＦＳフレーム抽出部１０８（２）とは、
同一の機能を具備するもので、一方はＰＣ端末１０１側
からの送信データ、他方はＰＩＡＦＳプロトコル処理部
１０６からの送信データを入力し、双方向通信データを
それぞれ独立して処理する。
（１）とＰＩＡＦＳフレーム抽出部１０８（２）とは、
同一の機能を具備するもので、一方はＰＣ端末１０１側
からの送信データ、他方はＰＩＡＦＳプロトコル処理部
１０６からの送信データを入力し、双方向通信データを
それぞれ独立して処理する。
【００１９】３２ＫＰＩＡＦＳフレーム検出部２０１
は、Ｄ７ｂｉｔから開始するＭＳＢを検出してＤ７−フ
レームＭＳＢ検出信号を出力するＤ７−ＭＳＢ検出部３
０１と、Ｄ６ｂｉｔから開始するＭＳＢを検出してＤ６
−フレームＭＳＢ検出信号を出力するＤ６−ＭＳＢ検出
部３０２と、Ｄ５ｂｉｔから開始するＭＳＢを検出して
Ｄ５−フレームＭＳＢ検出信号を出力するＤ５−ＭＳＢ
検出部３０３と、Ｄ４ｂｉｔから開始するＭＳＢを検出
してＤ４−フレームＭＳＢ検出信号を出力するＤ４−Ｍ
ＳＢ検出部３０４と、Ｄ７−ＭＳＢ検出部３０１とＤ６
−ＭＳＢ検出部３０２とＤ５−ＭＳＢ検出部３０３とＤ
４−ＭＳＢ検出部３０４とからそれぞれ出力されるＤ７
〜Ｄ４−フレームＭＳＢ検出信号の論理和を３２ＫＰＩ
ＡＦＳ検出信号としてデータ切替制御部２０４に出力す
る論理和回路３０５とからなる。
は、Ｄ７ｂｉｔから開始するＭＳＢを検出してＤ７−フ
レームＭＳＢ検出信号を出力するＤ７−ＭＳＢ検出部３
０１と、Ｄ６ｂｉｔから開始するＭＳＢを検出してＤ６
−フレームＭＳＢ検出信号を出力するＤ６−ＭＳＢ検出
部３０２と、Ｄ５ｂｉｔから開始するＭＳＢを検出して
Ｄ５−フレームＭＳＢ検出信号を出力するＤ５−ＭＳＢ
検出部３０３と、Ｄ４ｂｉｔから開始するＭＳＢを検出
してＤ４−フレームＭＳＢ検出信号を出力するＤ４−Ｍ
ＳＢ検出部３０４と、Ｄ７−ＭＳＢ検出部３０１とＤ６
−ＭＳＢ検出部３０２とＤ５−ＭＳＢ検出部３０３とＤ
４−ＭＳＢ検出部３０４とからそれぞれ出力されるＤ７
〜Ｄ４−フレームＭＳＢ検出信号の論理和を３２ＫＰＩ
ＡＦＳ検出信号としてデータ切替制御部２０４に出力す
る論理和回路３０５とからなる。
【００２０】３２ＫＰＩＡＦＳフレーム生成部２０３
は、同期確立以降に３２ＫＰＩＡＦＳフレームのＭＳＢ
が発生するようにデータを遅延させるデータ遅延部４０
１と、３２Ｋシリアルデータの３２Ｋ同期クロックを生
成するクロック分周部４０２と、Ｄ７〜Ｄ４−フレーム
ＭＳＢ検出信号によって６４ＫＰＣＭシリアルデータか
ら３２ＫＰＩＡＦＳデータの有効ｂｉｔを抽出するため
のフレームパルスを生成するフレームパルス生成部４０
３と、６４ＫＰＣＭシリアルデータを３２Ｋシリアルデ
ータに変換するデータ変換部４０４とからなる。
は、同期確立以降に３２ＫＰＩＡＦＳフレームのＭＳＢ
が発生するようにデータを遅延させるデータ遅延部４０
１と、３２Ｋシリアルデータの３２Ｋ同期クロックを生
成するクロック分周部４０２と、Ｄ７〜Ｄ４−フレーム
ＭＳＢ検出信号によって６４ＫＰＣＭシリアルデータか
ら３２ＫＰＩＡＦＳデータの有効ｂｉｔを抽出するため
のフレームパルスを生成するフレームパルス生成部４０
３と、６４ＫＰＣＭシリアルデータを３２Ｋシリアルデ
ータに変換するデータ変換部４０４とからなる。
【００２１】プロトコルアナライザ１０９は、事前にプ
ロトコルモニタの起動指示が与えられており、３２Ｋｂ
ｐｓもしくは６４ＫｂｐｓのＰＩＡＦＳフレームシリア
ルデータを与えれば通信速度を自動的に判断して、ＰＩ
ＡＦＳフレームのＳＹＮＣパターンの検出を契機にＰＩ
ＡＦＳフレームのモニタを開始する。
ロトコルモニタの起動指示が与えられており、３２Ｋｂ
ｐｓもしくは６４ＫｂｐｓのＰＩＡＦＳフレームシリア
ルデータを与えれば通信速度を自動的に判断して、ＰＩ
ＡＦＳフレームのＳＹＮＣパターンの検出を契機にＰＩ
ＡＦＳフレームのモニタを開始する。
【００２２】次に、実施の形態の動作を図５乃至図７を
参照して詳細に説明する。図５は、図１に示すＰＩＡＦ
Ｓフレーム抽出部に入力される６４ＫＰＣＭシリアルデ
ータのデータ構成図であり、図６は、図２に示す３２Ｋ
ＰＩＡＦＳフレーム検出部の動作を説明するためのタイ
ミングチャートであり、図７は、図２に示す３２ＫＰＩ
ＡＦＳフレーム生成部の動作を説明するためのタイミン
グチャートである。
参照して詳細に説明する。図５は、図１に示すＰＩＡＦ
Ｓフレーム抽出部に入力される６４ＫＰＣＭシリアルデ
ータのデータ構成図であり、図６は、図２に示す３２Ｋ
ＰＩＡＦＳフレーム検出部の動作を説明するためのタイ
ミングチャートであり、図７は、図２に示す３２ＫＰＩ
ＡＦＳフレーム生成部の動作を説明するためのタイミン
グチャートである。
【００２３】ＰＣ端末１０１とＰＩＡＦＳプロトコル処
理部１０６との間でＰＩＡＦＳデータ通信が行われてい
る。ＰＩＡＦＳプロトコルの評価のための中間線路は、
スイッチ部１０５とＰＩＡＦＳプロトコル処理部１０６
との間で双方向多重ＰＣＭデータからなるＰＩＡＦＳ通
信データを分岐し、チャネル選択部１０７に入力する。
チャネル選択部１０７では、双方向多重ＰＣＭデータ中
から、ＰＩＡＦＳで通信されるチャネルのモニタ指示さ
れた１ＴＳ分のＰＣＭデータを抽出し、抽出したＰＣＭ
データを６４ＫＰＣＭシリアルデータに変換し、変換し
た６４ＫＰＣＭシリアルデータを６４Ｋ同期クロックと
ともにＰＩＡＦＳフレーム抽出部１０８へ送信する。
理部１０６との間でＰＩＡＦＳデータ通信が行われてい
る。ＰＩＡＦＳプロトコルの評価のための中間線路は、
スイッチ部１０５とＰＩＡＦＳプロトコル処理部１０６
との間で双方向多重ＰＣＭデータからなるＰＩＡＦＳ通
信データを分岐し、チャネル選択部１０７に入力する。
チャネル選択部１０７では、双方向多重ＰＣＭデータ中
から、ＰＩＡＦＳで通信されるチャネルのモニタ指示さ
れた１ＴＳ分のＰＣＭデータを抽出し、抽出したＰＣＭ
データを６４ＫＰＣＭシリアルデータに変換し、変換し
た６４ＫＰＣＭシリアルデータを６４Ｋ同期クロックと
ともにＰＩＡＦＳフレーム抽出部１０８へ送信する。
【００２４】なお、チャネル選択部１０７へ入力する双
方向多重ＰＣＭデータは、どのような多重回線数と通信
速度とでも良く、ＰＩＡＦＳ通信データを分岐する信号
であれば、どこで分岐しても良い。また、双方向多重Ｐ
ＣＭデータとは、ＰＣ端末１０１から交換機１１０のＰ
ＩＡＦＳプロトコル処理部１０６への通信方向と、その
逆の交換機１１０のＰＩＡＦＳプロトコル処理部１０６
からＰＣ端末１０１への通信方向を指す。
方向多重ＰＣＭデータは、どのような多重回線数と通信
速度とでも良く、ＰＩＡＦＳ通信データを分岐する信号
であれば、どこで分岐しても良い。また、双方向多重Ｐ
ＣＭデータとは、ＰＣ端末１０１から交換機１１０のＰ
ＩＡＦＳプロトコル処理部１０６への通信方向と、その
逆の交換機１１０のＰＩＡＦＳプロトコル処理部１０６
からＰＣ端末１０１への通信方向を指す。
【００２５】ＰＩＡＦＳフレーム抽出部１０８では、６
４ＫＰＣＭシリアルデータから双方向それぞれ独立して
３２ＫＰＩＡＦＳフレームあるいは６４ＫＰＩＡＦＳフ
レームを検出している。
４ＫＰＣＭシリアルデータから双方向それぞれ独立して
３２ＫＰＩＡＦＳフレームあるいは６４ＫＰＩＡＦＳフ
レームを検出している。
【００２６】ＰＩＡＦＳフレーム抽出部１０８は、３２
Ｋｂｐｓから６４Ｋｂｐｓへ、又は６４Ｋｂｐｓから３
２Ｋｂｐｓへの通信速度の切り替わりを検出するため
に、３２ＫＰＩＡＦＳフレーム検出部２０１と６４ＫＰ
ＩＡＦＳフレーム検出部２０２とでＰＩＡＦＳフレーム
のＳＹＮＣパターンを双方向それぞれで同時に検出して
いる。
Ｋｂｐｓから６４Ｋｂｐｓへ、又は６４Ｋｂｐｓから３
２Ｋｂｐｓへの通信速度の切り替わりを検出するため
に、３２ＫＰＩＡＦＳフレーム検出部２０１と６４ＫＰ
ＩＡＦＳフレーム検出部２０２とでＰＩＡＦＳフレーム
のＳＹＮＣパターンを双方向それぞれで同時に検出して
いる。
【００２７】次に、３２ＫＰＩＡＦＳフレーム検出部２
０１による６４ＫＰＣＭシリアルデータから３２ＫＰＩ
ＡＦＳフレームのＭＳＢとＳＹＮＣパターンの検出例を
説明する。
０１による６４ＫＰＣＭシリアルデータから３２ＫＰＩ
ＡＦＳフレームのＭＳＢとＳＹＮＣパターンの検出例を
説明する。
【００２８】なお、３２Ｋｂｐｓで通信を行う場合に
は、ＩＳＤＮ網内のＰＣＭデータへの速度整合は、勧告
Ｉ．４６０で規定されているように、基地局１０３〜１
０４におけるＰＣＭデータの内、３２ＫＰＩＡＦＳフレ
ームの先頭を示すＭＳＢから４ｂｉｔ分（Ｄ７ｂｉｔ〜
Ｄ４ｂｉｔ）が３２ＫＰＩＡＦＳデータを挿入しうるデ
ータビットとなっている（下位４ｂｉｔは、全て‘１’
のデータである）。その規定に従い、交換網に接続され
ＰＩＡＦＳプロトコル処理を行う装置は、ＰＣＭデータ
のｂｉｔの内、有効となる４ｂｉｔのデータビットにＰ
ＩＡＦＳデータを分割して順次挿入する。そのため、Ｐ
ＣＭデータは、３２ＫＰＩＡＦＳデータと有効でない４
ｂｉｔ分のデータとが混在するデータとなる。また、３
２ＫＰＩＡＦＳデータの有効ｂｉｔ（Ｄ７〜Ｄ４）の
内、３２ＫＰＩＡＦＳフレームの先頭を示すＭＳＢは、
挿入すべきｂｉｔの規定はなく、Ｄ７からＤ４までのど
のｂｉｔでも挿入しうることになっている。
は、ＩＳＤＮ網内のＰＣＭデータへの速度整合は、勧告
Ｉ．４６０で規定されているように、基地局１０３〜１
０４におけるＰＣＭデータの内、３２ＫＰＩＡＦＳフレ
ームの先頭を示すＭＳＢから４ｂｉｔ分（Ｄ７ｂｉｔ〜
Ｄ４ｂｉｔ）が３２ＫＰＩＡＦＳデータを挿入しうるデ
ータビットとなっている（下位４ｂｉｔは、全て‘１’
のデータである）。その規定に従い、交換網に接続され
ＰＩＡＦＳプロトコル処理を行う装置は、ＰＣＭデータ
のｂｉｔの内、有効となる４ｂｉｔのデータビットにＰ
ＩＡＦＳデータを分割して順次挿入する。そのため、Ｐ
ＣＭデータは、３２ＫＰＩＡＦＳデータと有効でない４
ｂｉｔ分のデータとが混在するデータとなる。また、３
２ＫＰＩＡＦＳデータの有効ｂｉｔ（Ｄ７〜Ｄ４）の
内、３２ＫＰＩＡＦＳフレームの先頭を示すＭＳＢは、
挿入すべきｂｉｔの規定はなく、Ｄ７からＤ４までのど
のｂｉｔでも挿入しうることになっている。
【００２９】従って、図５に示すＤ７ｂｉｔからＤ４ｂ
ｉｔにＭＳＢが挿入される可能性があるため、４つのパ
ターンがあることになり、Ｄ７ｂｉｔから開始するＭＳ
Ｂを検出するＤ７−ＭＳＢ検出部３０１と、Ｄ６ｂｉｔ
から開始するＭＳＢを検出するＤ６−ＭＳＢ検出部３０
２と、Ｄ５ｂｉｔから開始するＭＳＢを検出するＤ５−
ＭＳＢ検出部３０３と、Ｄ４ｂｉｔから開始するＭＳＢ
を検出するＤ４−ＭＳＢ検出部３０４とにより、各々の
ｂｉｔから開始するＭＳＢを検出する。
ｉｔにＭＳＢが挿入される可能性があるため、４つのパ
ターンがあることになり、Ｄ７ｂｉｔから開始するＭＳ
Ｂを検出するＤ７−ＭＳＢ検出部３０１と、Ｄ６ｂｉｔ
から開始するＭＳＢを検出するＤ６−ＭＳＢ検出部３０
２と、Ｄ５ｂｉｔから開始するＭＳＢを検出するＤ５−
ＭＳＢ検出部３０３と、Ｄ４ｂｉｔから開始するＭＳＢ
を検出するＤ４−ＭＳＢ検出部３０４とにより、各々の
ｂｉｔから開始するＭＳＢを検出する。
【００３０】Ｄ７〜Ｄ４−ＭＳＢ検出部３０１〜３０４
は、ＭＳＢを検出するｂｉｔが異なるのみで同一機能を
有するため、以下、Ｄ５ｂｉｔに挿入されているＭＳＢ
をＤ５−ＭＳＢ検出部３０３が検出する例を説明する。
は、ＭＳＢを検出するｂｉｔが異なるのみで同一機能を
有するため、以下、Ｄ５ｂｉｔに挿入されているＭＳＢ
をＤ５−ＭＳＢ検出部３０３が検出する例を説明する。
【００３１】３２ＫＰＩＡＦＳフレームの挿入が開始さ
れる以前のデータは不定データであるため、ＭＳＢのｂ
ｉｔそのものを特定する条件はない。そのため、ＰＩＡ
ＦＳデータ通信を開始する場合に使用されるネゴシエー
ションフレーム内のＳＹＮＣパターンを、Ｄ５ｂｉｔか
ら開始される同期パターンとする同期確立条件を設定し
ておく。図５に示すようなＤ５ｂｉｔから開始される３
２ＫＰＩＡＦＳフレームの場合、図６に示すようにＳＹ
ＮＣパターンの最終ｂｉｔで同期確立が行われる。すな
わち同期確立のタイミングはＤ６ｂｉｔで検出条件と一
致し、３２ＫＰＩＡＦＳフレーム検出部２０１は、同期
確立のタイミングをＤ５−ＭＳＢ検出信号として３２Ｋ
ＰＩＡＦＳフレーム生成部２０３に通知する。
れる以前のデータは不定データであるため、ＭＳＢのｂ
ｉｔそのものを特定する条件はない。そのため、ＰＩＡ
ＦＳデータ通信を開始する場合に使用されるネゴシエー
ションフレーム内のＳＹＮＣパターンを、Ｄ５ｂｉｔか
ら開始される同期パターンとする同期確立条件を設定し
ておく。図５に示すようなＤ５ｂｉｔから開始される３
２ＫＰＩＡＦＳフレームの場合、図６に示すようにＳＹ
ＮＣパターンの最終ｂｉｔで同期確立が行われる。すな
わち同期確立のタイミングはＤ６ｂｉｔで検出条件と一
致し、３２ＫＰＩＡＦＳフレーム検出部２０１は、同期
確立のタイミングをＤ５−ＭＳＢ検出信号として３２Ｋ
ＰＩＡＦＳフレーム生成部２０３に通知する。
【００３２】上記からも判るように、３２ＫＰＩＡＦＳ
フレーム検出部２０１は、３２ＫＰＩＡＦＳフレームの
ＭＳＢが挿入されうるＤ７ｂｉｔ〜Ｄ４ｂｉｔまでのい
ずれかで同期が確立するよう期待する構成をとることに
より、どのｂｉｔのＭＳＢによる同期確立であるかを識
別でき、３２ＫＰＩＡＦＳフレームの検出を行うことが
できる。
フレーム検出部２０１は、３２ＫＰＩＡＦＳフレームの
ＭＳＢが挿入されうるＤ７ｂｉｔ〜Ｄ４ｂｉｔまでのい
ずれかで同期が確立するよう期待する構成をとることに
より、どのｂｉｔのＭＳＢによる同期確立であるかを識
別でき、３２ＫＰＩＡＦＳフレームの検出を行うことが
できる。
【００３３】また、論理和回路３０５により、３２Ｋシ
リアルデータに切り替えるために、Ｄ７ｂｉｔ〜Ｄ４ｂ
ｉｔまでのいずれかでＭＳＢ、すなわち３２ＫＰＩＡＦ
Ｓフレームの開始を検出したことをデータ切替制御部２
０４に通知する。
リアルデータに切り替えるために、Ｄ７ｂｉｔ〜Ｄ４ｂ
ｉｔまでのいずれかでＭＳＢ、すなわち３２ＫＰＩＡＦ
Ｓフレームの開始を検出したことをデータ切替制御部２
０４に通知する。
【００３４】次に、３２ＫＰＩＡＦＳフレーム生成部２
０３による３２Ｋシリアルデータの生成例を説明する。
３２ＫＰＩＡＦＳフレーム検出部２０１からのＤ７〜Ｄ
４−フレームＭＳＢ検出信号によって、６４ＫＰＣＭシ
リアルデータから３２ＫＰＩＡＦＳデータの有効ｂｉｔ
を抽出するために、フレームパルス生成部４０３にてフ
レームパルスを生成する。図６に示すように、６４ＫＰ
ＣＭシリアルデータの内、通知されたＤ７〜Ｄ４−フレ
ームＭＳＢ検出信号から次の３２ＫＰＩＡＦＳデータの
有効ｂｉｔであるＤ７ｂｉｔまでのタイミング（Ｔ＿Ｄ
５）が判っていることから、同期確立後に該タイミング
を満たすフレームパルスを生成する。
０３による３２Ｋシリアルデータの生成例を説明する。
３２ＫＰＩＡＦＳフレーム検出部２０１からのＤ７〜Ｄ
４−フレームＭＳＢ検出信号によって、６４ＫＰＣＭシ
リアルデータから３２ＫＰＩＡＦＳデータの有効ｂｉｔ
を抽出するために、フレームパルス生成部４０３にてフ
レームパルスを生成する。図６に示すように、６４ＫＰ
ＣＭシリアルデータの内、通知されたＤ７〜Ｄ４−フレ
ームＭＳＢ検出信号から次の３２ＫＰＩＡＦＳデータの
有効ｂｉｔであるＤ７ｂｉｔまでのタイミング（Ｔ＿Ｄ
５）が判っていることから、同期確立後に該タイミング
を満たすフレームパルスを生成する。
【００３５】また、同期が確立するタイミングでは、Ｍ
ＳＢからの３２ＫＰＩＡＦＳデータが経過してしまって
いるため、３２ＫＰＩＡＦＳフレームのＭＳＢからモニ
タするために、データ遅延部４０１により、同期確立以
降に３２ＫＰＩＡＦＳフレームのＭＳＢが発生するよう
に３２ＫＰＩＡＦＳデータを遅延させる。
ＳＢからの３２ＫＰＩＡＦＳデータが経過してしまって
いるため、３２ＫＰＩＡＦＳフレームのＭＳＢからモニ
タするために、データ遅延部４０１により、同期確立以
降に３２ＫＰＩＡＦＳフレームのＭＳＢが発生するよう
に３２ＫＰＩＡＦＳデータを遅延させる。
【００３６】データ遅延部４０１による遅延時間Ｔ２
は、図７に示す通り、まず３２ＫＰＩＡＦＳフレームの
ＭＳＢからＳＹＮＣパターンの最終ｂｉｔまでの時間を
Ｔ０とし、ＭＳＢはＤ５ｂｉｔから開始しているのでＴ
０にＤ７ｂｉｔとＤ６ｂｉｔを加算した時間をＴ１とす
ると、同期確立後からフレームパルスの生成までの時間
はＴ＿Ｄ５であるので、ＭＳＢが含まれる有効データの
Ｄ７ｂｉｔからフレームパルスの開始と同期するように
遅延させるには、Ｔ１とＴ＿Ｄ５を加算した時間とし、
データ遅延部４０１は、遅延時間Ｔ２だけ遅延させた３
２ＫＰＩＡＦＳデータをデータ変換部４０４に送信す
る。また、クロック分周部４０２は、６４Ｋ同期クロッ
クを分周して３２Ｋシリアルデータの３２Ｋ同期クロッ
クを生成して、生成した３２Ｋ同期クロックをデータ変
換部４０４に送信する。
は、図７に示す通り、まず３２ＫＰＩＡＦＳフレームの
ＭＳＢからＳＹＮＣパターンの最終ｂｉｔまでの時間を
Ｔ０とし、ＭＳＢはＤ５ｂｉｔから開始しているのでＴ
０にＤ７ｂｉｔとＤ６ｂｉｔを加算した時間をＴ１とす
ると、同期確立後からフレームパルスの生成までの時間
はＴ＿Ｄ５であるので、ＭＳＢが含まれる有効データの
Ｄ７ｂｉｔからフレームパルスの開始と同期するように
遅延させるには、Ｔ１とＴ＿Ｄ５を加算した時間とし、
データ遅延部４０１は、遅延時間Ｔ２だけ遅延させた３
２ＫＰＩＡＦＳデータをデータ変換部４０４に送信す
る。また、クロック分周部４０２は、６４Ｋ同期クロッ
クを分周して３２Ｋシリアルデータの３２Ｋ同期クロッ
クを生成して、生成した３２Ｋ同期クロックをデータ変
換部４０４に送信する。
【００３７】データ変換部４０４では、生成したフレー
ムパルスと、遅延データは同期していることより、図７
に示すように６４ＫＰＣＭシリアルデータから有効４ビ
ットを抽出し、３２Ｋシリアルデータに変換することが
できる。さらに、３２ＫＰＩＡＦＳフレームのＭＳＢは
Ｄ５ｂｉｔ目から開始していることから、図７に示すタ
イミングで３２ＫＰＩＡＦＳフレームを形成する。
ムパルスと、遅延データは同期していることより、図７
に示すように６４ＫＰＣＭシリアルデータから有効４ビ
ットを抽出し、３２Ｋシリアルデータに変換することが
できる。さらに、３２ＫＰＩＡＦＳフレームのＭＳＢは
Ｄ５ｂｉｔ目から開始していることから、図７に示すタ
イミングで３２ＫＰＩＡＦＳフレームを形成する。
【００３８】次に、６４ＫＰＩＡＦＳフレーム検出部２
０２による６４ＫＰＣＭシリアルデータから６４ＫＰＩ
ＡＦＳフレームのＭＳＢとＳＹＮＣパターンの検出は、
６４ＫＰＣＭシリアルデータから同期パターンを検出す
ることによって行われ、６４ＫＰＩＡＦＳフレーム検出
部２０２は、６４ＫＰＩＡＦＳフレームの検出に際して
６４ＫＰＩＡＦＳ検出信号をデータ切替制御部２０４に
出力する。
０２による６４ＫＰＣＭシリアルデータから６４ＫＰＩ
ＡＦＳフレームのＭＳＢとＳＹＮＣパターンの検出は、
６４ＫＰＣＭシリアルデータから同期パターンを検出す
ることによって行われ、６４ＫＰＩＡＦＳフレーム検出
部２０２は、６４ＫＰＩＡＦＳフレームの検出に際して
６４ＫＰＩＡＦＳ検出信号をデータ切替制御部２０４に
出力する。
【００３９】上述の動作により、３２ＫＰＩＡＦＳフレ
ームと６４ＫＰＩＡＦＳフレームとを検出でき、ＰＩＡ
ＦＳ２．１版で規定される通信速度可変機能にも対応可
能となる。
ームと６４ＫＰＩＡＦＳフレームとを検出でき、ＰＩＡ
ＦＳ２．１版で規定される通信速度可変機能にも対応可
能となる。
【００４０】データ切替制御部２０４では、ＰＩＡＦＳ
フレームのＳＹＮＣパターンは、ネゴシエーションフレ
ームと同期フレームとに定義されており、データフレー
ムの状態へ遷移すると同期パターンが発生しなくなる。
そのため、一方の速度のＰＩＡＦＳフレームを検出した
場合、該検出信号を保持し、出力するデータを継続す
る。また他方の速度のフレーム検出を契機に、出力する
データを切り替え、通信状態に応じて出力データを継続
して行い、それを繰り返す。
フレームのＳＹＮＣパターンは、ネゴシエーションフレ
ームと同期フレームとに定義されており、データフレー
ムの状態へ遷移すると同期パターンが発生しなくなる。
そのため、一方の速度のＰＩＡＦＳフレームを検出した
場合、該検出信号を保持し、出力するデータを継続す
る。また他方の速度のフレーム検出を契機に、出力する
データを切り替え、通信状態に応じて出力データを継続
して行い、それを繰り返す。
【００４１】プロトコルアナライザ１０９では、双方向
のＰＩＡＦＳフレームシリアルデータと同期クロックに
より、ＰＩＡＦＳで規定されているネゴシエーションフ
レームまたは同期フレームのＳＹＮＣパターンの検出を
契機に、６４ＫＰＩＡＦＳデータと３２ＫＰＩＡＦＳデ
ータとの蓄積を開始する。また、必要に応じて双方向の
ＰＩＡＦＳフレームのモニタデータを画面に表示する。
のＰＩＡＦＳフレームシリアルデータと同期クロックに
より、ＰＩＡＦＳで規定されているネゴシエーションフ
レームまたは同期フレームのＳＹＮＣパターンの検出を
契機に、６４ＫＰＩＡＦＳデータと３２ＫＰＩＡＦＳデ
ータとの蓄積を開始する。また、必要に応じて双方向の
ＰＩＡＦＳフレームのモニタデータを画面に表示する。
【００４２】以上説明したように、本実施の形態によれ
ば、ＰＩＡＦＳプロトコル処理を内蔵する交換機の場合
にも、フレームパルスを使用することなく、ＰＩＡＦＳ
データ通信を行うＰＣＭデータと同期クロックとだけで
ＰＩＡＦＳフレームを抽出することができ、交換機内部
で多重ＰＣＭデータからなるＰＩＡＦＳ通信データのＰ
ＩＡＦＳプロトコルをモニタすることができ、ＰＩＡＦ
Ｓ２．１版までのＰＩＡＦＳ通信データをモニタする環
境を提供できるという効果を奏する。
ば、ＰＩＡＦＳプロトコル処理を内蔵する交換機の場合
にも、フレームパルスを使用することなく、ＰＩＡＦＳ
データ通信を行うＰＣＭデータと同期クロックとだけで
ＰＩＡＦＳフレームを抽出することができ、交換機内部
で多重ＰＣＭデータからなるＰＩＡＦＳ通信データのＰ
ＩＡＦＳプロトコルをモニタすることができ、ＰＩＡＦ
Ｓ２．１版までのＰＩＡＦＳ通信データをモニタする環
境を提供できるという効果を奏する。
【００４３】さらに、本実施の形態によれば、交換機内
でのＰＩＡＦＳ通信データから抽出されたＰＣＭデータ
を単なるシリアルデータとして扱う事が出来るため、Ｉ
ＳＤＮ回線のような電気的、論理的通信規格を有するこ
とがなく、さらにＰＴＥやＴＡＰを接続するためのＩＳ
ＤＮ回線や、通信線路など、設備環境が不要となるとい
う効果を奏する。
でのＰＩＡＦＳ通信データから抽出されたＰＣＭデータ
を単なるシリアルデータとして扱う事が出来るため、Ｉ
ＳＤＮ回線のような電気的、論理的通信規格を有するこ
とがなく、さらにＰＴＥやＴＡＰを接続するためのＩＳ
ＤＮ回線や、通信線路など、設備環境が不要となるとい
う効果を奏する。
【００４４】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。なお、各図において、同一構成要素に
は同一符号を付している。
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。また、上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。なお、各図において、同一構成要素に
は同一符号を付している。
【００４５】
【発明の効果】本発明のＰＩＡＦＳプロトコルモニタ装
置およびＰＩＡＦＳプロトコルモニタ方法は、ＰＩＡＦ
Ｓプロトコル処理を内蔵する交換機の場合にも、フレー
ムパルスを使用することなく、ＰＩＡＦＳデータ通信を
行うＰＣＭデータと同期クロックとだけでＰＩＡＦＳフ
レームを抽出することができ、交換機内部で多重ＰＣＭ
データからなるＰＩＡＦＳ通信データのＰＩＡＦＳプロ
トコルをモニタすることができ、ＰＩＡＦＳ２．１版ま
でのＰＩＡＦＳ通信データをモニタする環境を提供でき
るという効果を奏する。
置およびＰＩＡＦＳプロトコルモニタ方法は、ＰＩＡＦ
Ｓプロトコル処理を内蔵する交換機の場合にも、フレー
ムパルスを使用することなく、ＰＩＡＦＳデータ通信を
行うＰＣＭデータと同期クロックとだけでＰＩＡＦＳフ
レームを抽出することができ、交換機内部で多重ＰＣＭ
データからなるＰＩＡＦＳ通信データのＰＩＡＦＳプロ
トコルをモニタすることができ、ＰＩＡＦＳ２．１版ま
でのＰＩＡＦＳ通信データをモニタする環境を提供でき
るという効果を奏する。
【００４６】さらに、本発明のＰＩＡＦＳプロトコルモ
ニタ装置およびＰＩＡＦＳプロトコルモニタ方法は、交
換機内でのＰＩＡＦＳ通信データから抽出されたＰＣＭ
データを単なるシリアルデータとして扱う事が出来るた
め、ＩＳＤＮ回線のような電気的、論理的通信規格を有
することがなく、さらにＰＴＥやＴＡＰを接続するため
のＩＳＤＮ回線や、通信線路など、設備環境が不要とな
るという効果を奏する。
ニタ装置およびＰＩＡＦＳプロトコルモニタ方法は、交
換機内でのＰＩＡＦＳ通信データから抽出されたＰＣＭ
データを単なるシリアルデータとして扱う事が出来るた
め、ＩＳＤＮ回線のような電気的、論理的通信規格を有
することがなく、さらにＰＴＥやＴＡＰを接続するため
のＩＳＤＮ回線や、通信線路など、設備環境が不要とな
るという効果を奏する。
【図１】本発明に係るＰＩＡＦＳプロトコルモニタ装置
の実施の形態の構成を示すブロック図である。
の実施の形態の構成を示すブロック図である。
【図２】図１に示すＰＩＡＦＳフレーム抽出部の構成を
示すブロック図である。
示すブロック図である。
【図３】図２に示す３２ＫＰＩＡＦＳフレーム検出部の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】図２に示す３２ＫＰＩＡＦＳフレーム生成部の
構成を示すブロック図である。
構成を示すブロック図である。
【図５】図１に示すＰＩＡＦＳフレーム抽出部に入力さ
れる６４ＫＰＣＭシリアルデータのデータ構成図であ
る。
れる６４ＫＰＣＭシリアルデータのデータ構成図であ
る。
【図６】図２に示す３２ＫＰＩＡＦＳフレーム検出部の
動作を説明するためのタイミングチャートである。
動作を説明するためのタイミングチャートである。
【図７】図２に示す３２ＫＰＩＡＦＳフレーム生成部の
動作を説明するためのタイミングチャートである。
動作を説明するためのタイミングチャートである。
１０１ ＰＣ端末
１０２ ＰＨＳ
１０３〜１０４ 基地局
１０５ スイッチ部
１０６ ＰＩＡＦＳプロトコル処理部
１０７ チャネル選択部
１０８ ＰＩＡＦＳフレーム抽出部
１０９ プロトコルアナライザ
１１０ 交換機
２０１ ３２ＫＰＩＡＦＳフレーム検出部
２０２ ６４ＫＰＩＡＦＳフレーム検出部
２０３ ３２ＫＰＩＡＦＳフレーム生成部
２０４ データ切替制御部
３０１ Ｄ７−ＭＳＢ検出部
３０２ Ｄ６−ＭＳＢ検出部
３０３ Ｄ５−ＭＳＢ検出部
３０４ Ｄ４−ＭＳＢ検出部
３０５ 論理和回路
４０１ データ遅延部
４０２ クロック分周部
４０３ フレームパルス生成部
４０４ データ変換部
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平10−70591（ＪＰ，Ａ)
特開 平11−136226（ＪＰ，Ａ)
特開2000−22782（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 29/14
H04B 7/26
H04B 17/00
H04M 3/22
Claims (7)
- 【請求項１】 ３２Ｋｂｐｓと６４Ｋｂｐｓとの通信速
度を有するＰＩＡＦＳ通信データのＰＩＡＦＳプロトコ
ルのモニタを行うＰＩＡＦＳプロトコルモニタ装置であ
って、前記ＰＩＡＦＳ通信データを６４Ｋｂｐｓのシリアルデ
ータである６４ＫＰＣＭシリアルデータに変換する６４
Ｋシリアルデータ変換手段と、 前記６４ＫＰＣＭシリアルデータから３２Ｋｂｐｓの３
２ＫＰＩＡＦＳフレームを検出する３２ＫＰＩＡＦＳフ
レーム検出手段と、 前記６４ＫＰＣＭシリアルデータから６４Ｋｂｐｓの６
４ＫＰＩＡＦＳフレームを検出する６４ＫＰＩＡＦＳフ
レーム検出手段と、 前記３２ＫＰＩＡＦＳフレーム検出手段によって前記３
２ＫＰＩＡＦＳフレームが検出された場合には、当該検
出結果に基づいて前記６４ＫＰＣＭシリアルデータから
３２Ｋｂｐｓのシリアルデータである３２Ｋシリアルデ
ータを生成する３２ＫＰＩＡＦＳフレーム生成手段と、 前記３２ＫＰＩＡＦＳフレーム検出手段によって前記３
２ＫＰＩＡＦＳフレームが検出された場合には、前記３
２ＫＰＩＡＦＳフレーム生成手段によって生成された前
記３２Ｋシリアルデータを出力し、前記６４ＫＰＩＡＦ
Ｓフレーム検出手段によって前記６４ＫＰＩＡＦＳフレ
ームが検出された場合には、前記６４Ｋシリアルデータ
変換手段によって変換された前記６４ＫＰＣＭシリアル
データを出力するデータ切替制御手段と、 該データ切替制御手段から出力される前記３２Ｋシリア
ルデータもしくは前記６４ＫＰＣＭシリアルデータ に基
づいて前記ＰＩＡＦＳプロトコルのモニタを行うプロト
コル分析手段とを具備することを特徴とするＰＩＡＦＳ
プロトコルモニタ装置。 - 【請求項２】 前記３２ＫＰＩＡＦＳフレーム検出手段
は、前記３２ＫＰＩＡＦＳフレームの開始を示す３２Ｋ
ＰＩＡＦＳフレームＭＳＢを検出する３２ＫＰＩＡＦＳ
フレームＭＳＢ検出手段を具備し、 前記３２ＫＰＩＡＦＳフレーム検出手段は、前記３２Ｋ
ＰＩＡＦＳフレームＭＳＢ検出手段による前記３２ＫＰ
ＩＡＦＳフレームＭＳＢの検出に基づいて、前記３２Ｋ
ＰＩＡＦＳフレームを検出させることを特徴とする請求
項１記載のＰＩＡＦＳプロトコルモニタ装置。 - 【請求項３】 前記３２ＫＰＩＡＦＳフレームＭＳＢ検
出手段による前記３２ＫＰＩＡＦＳフレームＭＳＢの検
出に基づいて、前記３２ＫＰＩＡＦＳフレームに同期す
るフレームパルスを生成するフレームパルス生成手段を
具備し、 前記３２ＫＰＩＡＦＳフレーム生成手段は、前記フレー
ムパルス生成手段により生成された前記フレームパルス
に基づいて前記３２Ｋシリアルデータを生成させること
を特徴とする請求２記載のＰＩＡＦＳプロトコルモニタ
装置。 - 【請求項４】 ３２Ｋｂｐｓと６４Ｋｂｐｓとの通信速
度を有するＰＩＡＦＳ通信データのＰＩＡＦＳプロトコ
ルのモニタを行うＰＩＡＦＳプロトコルモニタ方法であ
って、 前記ＰＩＡＦＳ通信データを６４Ｋｂｐｓのシリアルデ
ータである６４ＫＰＣＭシリアルデータに変換し、 前記６４ＫＰＣＭシリアルデータから３２Ｋｂｐｓの３
２ＫＰＩＡＦＳフレームを検出し、 前記６４ＫＰＣＭシリアルデータから６４Ｋｂｐｓの６
４ＫＰＩＡＦＳフレームを検出し、 前記３２ＫＰＩＡＦＳフレームを検出した場合には、当
該検出結果に基づいて前記６４ＫＰＣＭシリアルデータ
から３２Ｋｂｐｓのシリアルデータである３２Ｋシリア
ルデータを生成し、 前記３２ＫＰＩＡＦＳフレームを検出した場合には、前
記生成した前記３２Ｋシリアルデータを出力すると共
に、前記６４ＫＰＩＡＦＳフレームを検出した場合に
は、前記変換した前記６４ＫＰＣＭシリアルデータを出
力し、 前記３２Ｋシリアルデータもしくは前記６４ＫＰＣＭシ
リアルデータに基づいて前記ＰＩＡＦＳプロトコルのモ
ニタを行うことを特徴とするＰＩＡＦＳプロトコルモニ
タ方法。 - 【請求項５】 前記３２ＫＰＩＡＦＳフレームの開始を
示す３２ＫＰＩＡＦＳフレームＭＳＢを検出し、 前記３２ＫＰＩＡＦＳフレームＭＳＢの検出に基づい
て、前記３２ＫＰＩＡＦＳフレームを検出することを特
徴とする請求項４記載のＰＩＡＦＳプロトコルモニタ方
法。 - 【請求項６】 前記３２ＫＰＩＡＦＳフレームＭＳＢの
検出に基づいて、前記３２ＫＰＩＡＦＳフレームに同期
するフレームパルスを生成し、 該生成した前記フレームパルスに基づいて前記３２Ｋシ
リアルデータを生成することを特徴とする請求項５記載
のＰＩＡＦＳプロトコルモニタ方法。 - 【請求項７】 請求項４乃至６のいずれかに記載のＰＩ
ＡＦＳプロトコルモニタ方法を実行可能なプログラムが
記憶されている記憶媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151890A JP3533146B2 (ja) | 2000-05-23 | 2000-05-23 | Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000151890A JP3533146B2 (ja) | 2000-05-23 | 2000-05-23 | Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001333139A JP2001333139A (ja) | 2001-11-30 |
| JP3533146B2 true JP3533146B2 (ja) | 2004-05-31 |
Family
ID=18657379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000151890A Expired - Fee Related JP3533146B2 (ja) | 2000-05-23 | 2000-05-23 | Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3533146B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060009159A1 (en) * | 2004-07-09 | 2006-01-12 | Leung Hung F | Protocol layer analysis in mobile device testing |
| WO2020003393A1 (ja) * | 2018-06-27 | 2020-01-02 | 株式会社Ｆｕｊｉ | ロジックアナライザ |
-
2000
- 2000-05-23 JP JP2000151890A patent/JP3533146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001333139A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036156A (ja) | データ伝送路障害検知回路 | |
| JP3533146B2 (ja) | Ｐｉａｆｓプロトコルモニタ装置およびｐｉａｆｓプロトコルモニタ方法 | |
| CA2094408A1 (en) | Adapter for the connection to a clear-channel telecommunication network | |
| JP3144360B2 (ja) | 伝送速度切替ｔａｐ装置 | |
| US7061905B2 (en) | Method and apparatus for communicating signals | |
| JP3078183B2 (ja) | データ受信装置 | |
| JP2921069B2 (ja) | 局間回線の試験方式 | |
| JPH0715405A (ja) | デジタル伝送路試験方式およびデジタル伝送路試験システム | |
| JPH06311209A (ja) | データ監視機能を有する回線終端装置 | |
| JP4719867B2 (ja) | Ｐｎパターンジェネレータのビットエラー挿入回路 | |
| JPH08186644A (ja) | 回線モニタ装置 | |
| JP2871643B2 (ja) | 無線データ通信端末システムおよびその子機，親機 | |
| JPS6035849A (ja) | クロツク切換制御方式 | |
| JP2000049735A (ja) | 多重化制御装置および多重化制御方法 | |
| JP3358712B2 (ja) | Ｉｓｄｎ回線終端装置における受信回路および受信方法 | |
| JP3328581B2 (ja) | フレーム同期回路およびフレーム同期方法 | |
| JPH0646050A (ja) | 逆多重化装置 | |
| JP2001007804A (ja) | 通信端末および通信端末どうしの通信方法 | |
| JPH052027B2 (ja) | ||
| JP2001197050A (ja) | 受信回路及び受信回路用回線終端装置 | |
| JPH02218246A (ja) | 速度可変端末インタフェース回路 | |
| JPH04152732A (ja) | 音声フレーム同期はずれ防止回路及び方法 | |
| JPS63111743A (ja) | デ−タ回線終端装置 | |
| JPH11163959A (ja) | フレーム変換回路および該フレーム変換回路を用いた回線モニタ装置 | |
| JPH0815275B2 (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |