JP7082197B2

JP7082197B2 - ロジックアナライザ

Info

Publication number: JP7082197B2
Application number: JP2020526765A
Authority: JP
Inventors: 伸夫長坂; 武佐藤; 英和金井; 憲司渡邉
Original assignee: Individual
Current assignee: Individual
Priority date: 2018-06-27
Filing date: 2018-06-27
Publication date: 2022-06-07
Anticipated expiration: 2038-06-27
Also published as: JPWO2020003393A1; WO2020003393A1

Description

本開示は、通信データを処理するロジックアナライザに関するものである。

従来、分析対象のデジタル信号を処理する信号経路を切り替えるロジックアナライザがある（例えば、特許文献１など）。特許文献１のロジックアナライザは、信号経路を切り替える接続切換え回路を備えている。接続切換え回路は、デジタル信号の論理レベルを判断するコンパレータ、コンパレータの出力信号をサンプリングするサンプリング回路、コンパレータの出力信号を記憶する大容量情報記憶装置の接続を切り替える。

特開昭６２－２５５８８３号公報

ところで、ロジックアナライザの分析対象である通信データには、様々なデータがある。このため、ロジックアナライザには、分析対象の通信データの特性などに応じた処理の実行を望まれている。

本開示は、上記の課題に鑑みてなされたものであり、分析対象の通信データの特性に応じた処理を実行できるロジックアナライザを提供することを目的とする。

上記課題を解決するために、本開示は、第１側面として、通信の途中で通信速度が変更されるシリアル通信の通信データを入力する入力モジュールと、前記シリアル通信で用いる通信速度を切り換えるための速度切替コマンドを前記シリアル通信の通信データから検出すること、及び前記シリアル通信のパルス信号に含まれる１パルスのパルス幅の時間、のうち少なくとも一方に基づいて、前記シリアル通信の通信速度の変更を検出する検出部と、第１通信規格の通信データを入力し、前記第１通信規格の通信データの信号レベルの変換を実行するドライバ回路と、外部ロジックアナライザと接続される第１外部インタフェースと、表示装置と接続される第２外部インタフェースと、を備え、前記外部ロジックアナライザは、前記第１通信規格の通信データの分析が可能な装置であり、前記表示装置は、前記外部ロジックアナライザに接続され、前記外部ロジックアナライザ及び前記第２外部インタフェースから入力した情報を表示し、前記検出部は、前記第１通信規格とは異なる通信規格である第２通信規格の通信データを前記入力モジュールで入力した場合には、前記第２通信規格の通信データの分析を実行し、前記第２外部インタフェースを介して分析結果を前記表示装置へ出力し、前記第１通信規格の通信データを前記入力モジュールで入力した場合には、前記第１通信規格の通信データについて前記ドライバ回路により信号レベルの変換を実行し、変換した前記第１通信規格の通信データを前記第１外部インタフェースから前記外部ロジックアナライザに出力する、ロジックアナライザを開示する。

本開示の第１側面のロジックアナライザによれば、通信速度の変更の検出に応じて、通信データの保存を開始するなどの処理を実行できる。これにより、分析対象の通信データの特性に応じた処理を実行できる。

本実施形態のロジックアナライザのブロック図である。ＦＰＧＡの検出部のブロック図である。ロジックアナライザの接続形態を示す図である。スルー出力部を用いる場合のロジックアナライザの接続形態を示す図である。別例のロジックアナライザの接続形態を示す図である。別例のロジックアナライザの接続形態を示す図である。

以下、本開示のロジックアナライザの一実施形態について図面を参照しながら説明する。図１は、本実施形態のロジックアナライザ１０のブロック図を示している。図１に示すように、ロジックアナライザ１０は、各種電源回路１１と、入力モジュール１３と、ＦＰＧＡ１５と、ＤＤＲメモリ１７と、不揮発性メモリ１９などを備えている。各種電源回路１１は、ロジックアナライザ１０の電源として機能する回路である。各種電源回路１１は、例えば、ＡＣ／ＤＣ変換回路等を備え、電源コネクタ２１を介して商用電源等から電力を受電する。各種電源回路１１は、受電した電力をロジックアナライザ１０の各種装置へ供給する。なお、ロジックアナライザ１０の電源の構成は、特に限定されない。例えば、ロジックアナライザ１０は、充電式のバッテリを備えても良く、無線による給電を受ける構成でも良い。

入力モジュール１３は、分析対象の装置や通信ケーブルと接続するための各種のインタフェースを備えている。入力モジュール１３は、ＲＳ－４８５ドライバＩＣ２３，２４、ＲＳ－２３２ＣドライバＩＣ２５、ＣＡＮドライバＩＣ２６、ＬＶＤＳドライバＩＣ２７，２８、ＴＴＬ入力回路ＩＦ（インタフェースの略）２９を有している。なお、入力モジュール１３が備えるＩＦの種類は一例であり、サポートしたい通信規格に応じて適宜変更される。

ＲＳ－４８５ドライバＩＣ２３等は、後述する分析対象の装置等（図３参照）に接続するためのインタフェースである。なお、入力モジュール１３と分析対象の装置等を接続する方法は、特に限定されない。例えば、ＲＳ－４８５ドライバＩＣ２３等は、分析対象の通信ケーブルをバイパスするための接続部（入力コネクタや出力コネクタ）を備える構成でも良い。あるいは、ＲＳ－４８５ドライバＩＣ２３等は、分析対象の装置の端子に接続するためのプローブやグランパーなどを備える構成でも良い。

ＲＳ－４８５ドライバＩＣ２３は、ＲＳ－４８５通信規格に準拠した通信を行うドライバ回路であり、半二重通信を行う２線式のＲＳ－４８５の通信ケーブル等に接続可能となっている。ＲＳ－４８５ドライバＩＣ２４は、ＲＳ－４８５通信規格に準拠した通信を行うドライバ回路であり、全二重通信を行う４線式のＲＳ－４８５の通信ケーブル等に接続可能となっている。ＲＳ－２３２ＣドライバＩＣ２５は、ＲＳ－２３２Ｃ通信規格に準拠した通信を行うドライバ回路であり、例えば、３チャンネル（通信回線）分の通信ケーブル等に接続可能となっている。ＣＡＮドライバＩＣ２６は、ＣＡＮ（Controller Area Network）データ通信の規格に準拠した通信を行うドライバ回路であり、例えば、３チャンネル（通信回線）分の通信ケーブル等に接続可能となっている。

ＬＶＤＳドライバＩＣ２７，２８は、ＬＶＤＳ（Low voltage differential signaling）技術を用いたシリアル通信を実行するインタフェースである。ＬＶＤＳドライバＩＣ２７は、入力用のインタフェースであり、例えば、４つの入力端子（ＲＸ端子）を有している。ＬＶＤＳドライバＩＣ２８は、出力用のインタフェースであり、例えば、４つの出力端子（ＴＸ端子）を有している。ＴＴＬ入力回路ＩＦ２９は、Transistor-transistor-logicを用いた通信を実行するインタフェースである。ＴＴＬ入力回路ＩＦ２９は、入力した信号のレベルを変換してＦＰＧＡ１５へ出力する。ＴＴＬ入力回路ＩＦ２９は、例えば、電源電圧（Ｖｄｄ）が５Ｖの信号を、３．３Ｖの信号に変換してＦＰＧＡ１５へ出力する。ＬＶＤＳドライバＩＣ２７，２８，ＴＴＬ入力回路ＩＦ２９は、例えば、分析の開始等を指示するトリガ信号を入力するためのインタフェースである。なお、ＬＶＤＳドライバＩＣ２７，２８，ＴＴＬ入力回路ＩＦ２９を、分析対象の通信データを入力するインタフェースとして用いても良い。また、上記したＲＳ－４８５通信、ＲＳ－２３２Ｃ通信、ＣＡＮ通信、ＬＶＤＳ技術を用いた通信、ＴＴＬを用いた通信は、本開示のシリアル通信の一例である。

ＦＰＧＡ１５は、例えば、Field Programmable Gate Arrayなどのプログラム可能なロジックデバイスやＣＰＵなどを備えている。ＦＰＧＡ１５は、検出部３１と、受付部３３とを回路ブロックとして有している。ＦＰＧＡ１５は、本開示の処理回路の一例である。ＦＰＧＡ１５は、例えば、不揮発性メモリ１９に保存されたコンフィグ情報（コンフィグレーションデータ）に基づいて、回路ブロックを構築する。なお、本開示の処理回路は、ＦＰＧＡに限らず、例えば、プログラマブルロジックデバイス（ＰＬＤ）や複合プログラマブルロジックデバイス（ＣＰＬＤ）でも良い。また、本開示の処理回路は、ＦＰＧＡなどの論理回路に限らず、ＡＳＩＣなどの特定用途向けの集積回路でも良い。また、本開示の処理回路を、ハードウェアではなく、ソフトウェアで実現しても良い。

検出部３１は、入力モジュール１３を介して取得した通信データを分析する回路ブロックであり、通信速度の検出などを行う。なお、通信データの分析とは、通信速度の検出だけでなく、データの検出、データ形式の判断、データの内容の詳細な分析などを含む概念である。受付部３３は、分析を行うための設定情報を受け付ける回路ブロックである。設定情報の受け付け方法は、特に限定されない。例えば、後述するＪＴＡＧコネクタ３５を介してコンフィグ情報を受信しＦＰＧＡ１５の論理回路を変更することで設定を変更してもよく、外部の装置（ＰＣ５１）からＬＡＮコネクタ３７を介して設定情報を受信し設定を変更しても良い。あるいは、設定情報の受け付け方法は、不揮発性メモリ１９に保存されたコンフィグ情報に予め設定されたデータを読み込み方法でも良い。

ＤＤＲメモリ１７は、例えば、ＤＤＲ－ＳＤＲＡＭであり、ＦＰＧＡ１５の処理における作業用のメモリとして使用される。なお、作業用のメモリは、ＤＤＲ－ＳＤＲＡＭに限らず、例えば、クロックの片エッジを使用するＳＤＲＡＭでも良い。不揮発性メモリ１９は、例えば、ＦＰＧＡ１５の回路ブロックを構築するコンフィグ情報を保存する。不揮発性メモリ１９は、例えば、ＥＥＰＲＯＭ、ＦＬＡＳＨメモリ、ＦＲＡＭ（登録商標）、ＭＲＡＭ等の不揮発性メモリである。

また、ロジックアナライザ１０は、入力モジュール１３の他に外部と接続するためのインタフェースとして、ＪＴＡＧコネクタ３５、ＬＡＮコネクタ３７、ＵＳＢコネクタ３９、外部インタフェース４１を有する。ＪＴＡＧコネクタ３５は、ＦＰＧＡ１５に接続されている。ＪＴＡＧコネクタ３５は、例えば、ＪＴＡＧ（Joint European Test Action Group)によって提案された規格に準拠した通信を実行するコネクタである。ＦＰＧＡ１５は、分析を行う設定情報に応じたコンフィグ情報などを、ＪＴＡＧコネクタ３５を介して入力する。

ＬＡＮコネクタ３７は、イーサ用ＰＨＹ４３を介してＦＰＧＡ１５と接続されている。ＵＳＢコネクタ３９は、ＵＳＢ用ＰＨＹ４５を介してＦＰＧＡ１５と接続されている。イーサ用ＰＨＹ４３及びＵＳＢ用ＰＨＹ４５は、例えば、各通信規格の論理層と物理層のインタフェースとして機能するＩＣである。ＬＡＮコネクタ３７は、イーサネット（登録商標）の通信規格に準拠した通信を行うインタフェースである。ＵＳＢコネクタ３９は、ＵＳＢ規格に準拠した通信を行うインタフェースである。なお、イーサネット（登録商標）規格は、特に限定されないが、例えば、ギガビットイーサネット（登録商標）規格である。また、ＵＳＢ規格は、特に限定されないが、例えば、ＵＳＢ２．０規格やＵＳＢ３．０規格である。

ＬＡＮコネクタ３７は、ＬＡＮケーブル４７を介してＰＣ５１と接続されている。ＰＣ５１は、パーソナルコンピュータであり、例えば、モニター、キーボード、マウスなどを備えている。ＰＣ５１は、ロジックアナライザ１０の設定情報の変更、ロジックアナライザ１０に対する分析の開始指示を行う装置である。また、ＰＣ５１は、ロジックアナライザ１０から受信したデータや、後述する外部ロジックアナライザ５３から受信したデータを表示する。これにより、ＰＣ５１を操作する分析者は、分析結果を確認することができる。なお、ロジックアナライザ１０は、例えば、ＵＳＢコネクタ３９に接続されたモニターに分析結果を表示しても良い。

外部インタフェース４１は、ＦＰＧＡ１５と接続されている。また、外部インタフェース４１は、接続ケーブル４９を介して外部ロジックアナライザ５３と接続されている。外部ロジックアナライザ５３は、各種の通信データを分析する。なお、外部ロジックアナライザ５３が分析可能な通信規格の種類は特に限定されない。例えば、外部ロジックアナライザ５３は、ロジックアナライザ１０で分析できない通信規格の通信データを分析可能な構成でも良い。この場合、ロジックアナライザ１０のＦＰＧＡ１５は、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格のうち少なくとも一方の通信規格の通信データを分析可能な構成で、ＣＡＮ通信規格の通信データを分析できない構成でも良い。そして、外部ロジックアナライザ５３は、例えば、ロジックアナライザ１０で信号レベルの変換等を実施して転送されたＣＡＮ通信規格の通信データを分析しても良い。また、外部ロジックアナライザ５３は、ＲＳ－４８５通信規格等の通信データをＦＰＧＡ１５で分析した結果を入力し、自身のモニターに表示する処理を実行しても良い。

外部インタフェース４１は、例えば、Transistor-transistor-logicを用いた通信を実行するインタフェースである。外部ロジックアナライザ５３は、例えば、複数の種類のデジタル信号を入力するチャンネルを有している。なお、入力チャンネルを増やす方法は、物理的な端子を増やす方法に限らず、プログラムを実行することで実現する通信ポートを増やす方法でも良い。外部インタフェース４１は、例えば、複数の種類のデジタル信号を、接続ケーブル４９を介して外部ロジックアナライザ５３へ出力可能となっている。

ＰＣ５１は、ＵＳＢケーブル５５を介して外部ロジックアナライザ５３と接続されている。ＰＣ５１は、外部ロジックアナライザ５３で分析等したデータを取得して自身のモニターに表示可能となっている。

次に、ＦＰＧＡ１５の検出部３１の構成について図２及び図３を参照しつつ説明する。図２は、検出部３１の構成を示すブロック図である。図２に示すように、検出部３１は、低速通信処理部６１、高速通信処理部６２、共通部６３を有している。

図３は、ロジックアナライザ１０の接続形態の一例を示している。図３に示す接続例では、ロジックアナライザ１０は、サーボアンプ１０１と、ＡＢＳ（アブソリュート型）エンコーダ１０２との間に接続されている。サーボアンプ１０１は、ＡＢＳエンコーダ１０２に対して位置情報の出力などの指令を実行する。また、サーボアンプ１０１は、ＡＢＳエンコーダ１０２から取得した位置情報に基づいてサーボモータ１０３に供給する電力を変更するフィードバック制御を実行する。これにより、サーボアンプ１０１は、位置情報に応じてサーボモータ１０３の回転動作を制御できる。

このようなサーボアンプ１０１、ＡＢＳエンコーダ１０２、及びサーボモータ１０３は、様々な作業機の駆動機構として用いることができる。ここでいう作業機とは、例えば、基板に電子部品を装着する部品装着機、基板にはんだを塗布するはんだ印刷装置、組み立て作業を行う多関節ロボット、切削等を行う工作機械などである。また、作業機は、ＦＡ（Factory Automation）分野に用いられる産業用の機械に限らず、介護用のロボットなどでも良い。従って、本開示の分析対象としては、データの通信を行う様々な機械や装置を対象とすることができる。

サーボアンプ１０１は、例えば、ＲＳ－４８５規格の通信で、ＨＤＬＣ（High-Level Data Link Control）の通信プロトコルを用いた通信により、ＡＢＳエンコーダ１０２と通信を実行する。このため、ロジックアナライザ１０は、例えば、ＲＳ－４８５ドライバＩＣ２３，２４を、サーボアンプ１０１、ＡＢＳエンコーダ１０２、あるいは、２つを接続する通信ケーブル等に接続され、通信データを取得する。

ここで、分析対象の通信データの中には、通信の途中で通信速度が変更されるものも想定される。具体的には、例えば、サーボアンプ１０１は、ＡＢＳエンコーダ１０２に対する初期設定を実行する際に、低速な通信を実行する。また、サーボアンプ１０１は、例えば、初期設定を完了させ、ＡＢＳエンコーダ１０２が高速通信に対応する機種であると判断すると、高速な通信により位置情報の取得などを実行する。低速な通信速度は、例えば、４Ｍｂｐｓである。高速な通信は、例えば、８Ｍｂｐｓである。

このような通信速度が変更される通信データを分析する場合に、検出部３１は、低速通信処理部６１と高速通信処理部６２とによる並列処理を実行可能となっている。そして、検出部３１は、例えば、２つの処理部の分析結果が正しいのかを比較等することで通信データの通信速度をより正確に判断できる。低速通信処理部６１は、例えば、上記した４Ｍｂｐｓの通信速度の通信データを分析可能となっている。高速通信処理部６２は、例えば、８Ｍｂｐｓの通信速度の通信データを分析可能となっている。なお、低速通信処理部６１及び高速通信処理部６２の分析可能な通信速度の設定を、受付部３３で受け付けた設定情報に基づいて変更しても良い。また、検出部３１は、低速通信処理部６１、高速通信処理部６２、以外に超低速、中速、超高速などの処理部を備えても良い。また、検出部３１は、低速通信処理部６１又は高速通信処理部６２の一方のみを備える構成でも良い。この場合、低速通信処理部６１又は高速通信処理部６２は、後述するように、通信速度自動認識部７３により自動で通信速度を検出しても良い。また、検出部３１は、１つの処理部において通信速度を検出し、通信データをサンプリングするサンプリング周期等を自動で変更する構成でも良い。

図２に示すように、高速通信処理部６２は、低速通信処理部６１に比べて高速な通信を分析するものの、処理ブロックとしては低速通信処理部６１と同様の構成となっている。このため、以下の説明では、低速通信処理部６１と高速通信処理部６２との処理ブロックに同一符号を付して説明する。同一符号を付した処理ブロックは、例えば通信速度の違いを除いて同様の処理を実行する。

まず、検出部３１には、入力モジュール１３（図１参照）を介して通信データが入力される。例えば、検出部３１には、図３のサーボアンプ１０１からＡＢＳエンコーダ１０２へ送信された通信データや、ＡＢＳエンコーダ１０２からサーボアンプ１０１へ送信された通信データが入力される。検出部３１は、入力モジュール１３を介して入力した通信データに対する分析を行うことが可能となっている。

検出部３１に入力された通信データは、低速通信処理部６１、高速通信処理部６２、共通部６３のそれぞれに入力される。低速通信処理部６１及び高速通信処理部６２に入力された通信データは、伝送路符号分析部７１、通信方式別処理部７２、通信速度自動認識部７３の順に伝送される。次いで、通信速度自動認識部７３から出力された通信データは、コマンド認識及びタイマー値設定部（以下、設定部という場合がある）７４、通信方向認識及びデータ分離部（以下、認識分離部という場合がある）７５、ＦＣＳ計算部７６の順に伝送される。なお、各処理部の種類や順番は一例である。

伝送路符号分析部７１は、入力された通信データの符号化の方式を分析する。伝送路符号分析部７１は、例えば、ＮＲＺ（non-return-to-zero）方式、マンチェスタ方式などのどの符号化方式を用いた通信データであるのかを分析する。また、伝送路符号分析部７１は、ＮＲＺ方式の中でもＮＺＲ（Ｌ）方式やＮＺＲ（Ｉ）方式など、各方式の中で分類分けする詳細な分析を実行しても良い。なお、伝送路符号分析部７１による分析方法は、特に限定されない。例えば、伝送路符号分析部７１は、通信データに含まれるハイレベルとローレベルの信号群に対し、各方式に応じたパターンと一致するか否かを判断するパターンマッチングを実行し分析しても良い。

通信方式別処理部７２は、入力された通信データの通信方式を分析する。通信方式別処理部７２は、例えば、調歩同期方式、同期通信方式などのどの通信方式を用いた通信データであるのかを分析する。調歩同期方式を用いる通信としては、例えば、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）を用いたＵＡＲＴ通信がある。また、同期通信方式を用いる通信としては、例えば、ＨＤＬＣを用いたＨＤＬＣ通信がある。なお、通信方式別処理部７２による分析方法は、特に限定されない。例えば、通信方式別処理部７２は、通信データに含まれるフラグシーケンス、スタートビット、ストップビットなどの特定のビット列を検出することで、通信方式を分析しても良い。

通信速度自動認識部７３は、入力された通信データの通信速度を分析する。通信速度自動認識部７３は、例えば、入力した通信データのパルス信号に対し、パルス信号に含まれる１パルスのパルス幅の時間に基づいて通信速度を検出する。通信速度自動認識部７３は、例えば、ハイレベルへの立ち上がりからローレベルへの立ち下がりまでの時間をパルス幅の時間として検出し、パルス幅の時間から通信速度を演算する。１パルスの変化時間が検出できれば、１ビットの変化時間を検出できる。このため、通信速度自動認識部７３は、１ビットの変化時間から通信速度を演算できる。

また、通信速度自動認識部７３は、伝送路符号分析部７１や通信方式別処理部７２の分析結果を用いて通信速度を演算しても良い。例えば、通信速度自動認識部７３は、通信方式別処理部７２で検出したスタートビットを、伝送路符号分析部７１で検出した符号化方式に基づいて符号化した場合の１パルスの幅を用いて、パルス幅の時間を検出しても良い。通信速度自動認識部７３は、検出した通信速度の値を共通部６３のトリガ条件認識部８２へ出力する（図２の破線参照）。

トリガ条件認識部８２は、通信速度自動認識部７３から入力される通信速度の値の変化に基づいて、分析対象の通信データの通信速度の変化を検出できる。トリガ条件認識部８２は、通信速度の変更を検出することをトリガとして処理を実行する。図２に示すように、共通部６３は、データ処理部８３を有する。データ処理部８３は、ＤＤＲメモリ１７（図１参照）へのデータの保存、ＤＤＲメモリ１７からのデータの読み出し、他の装置へのデータの転送等を実行する回路ブロックである。例えば、初期設定を低速で行い、位置情報の転送を高速で行うＡＢＳエンコーダ１０２に対して、トリガ条件認識部８２は、初期設定では分析結果を保存せず、高速通信時の位置情報のみを分析結果として保存するようにデータ処理部８３へ指令を出す。これにより、データ処理部８３は、トリガ条件認識部８２から入力した指令（トリガ）に基づいて、高速通信時の通信データのみを保存等できる。データ処理部８３は、例えば、分析結果である通信データをＤＤＲメモリ１７に保存する。あるいは、データ処理部８３は、分析結果を、外部ロジックアナライザ５３やＰＣ５１へ転送しても良い。これにより、ＰＣ５１や外部ロジックアナライザ５３側において、高速通信時の通信データ（パルス波形など）を表示できる。

また、検出部３１は、通信速度の変更をトリガとしてデータの保存等を実行しなくとも良い。検出部３１は、例えば、分析結果と、通信速度の情報を外部の装置へ出力しても良い。本実施形態の外部インタフェース４１は、接続ケーブル４９を介して、複数の種類のデジタル信号を出力可能となっている。検出部３１のデータ処理部８３は、例えば、この複数のデジタル信号のうち、１のデジタル信号を用いて分析結果の通信データ（位置情報など）を出力し、他の信号を用いて通信速度の情報を出力する。即ち、データ処理部８３は、分析結果の他に、通信速度の情報を外部ロジックアナライザ５３に出力する。

これによれば、外部ロジックアナライザ５３は、ロジックアナライザ１０から入力した通信データの分析結果だけでなく、通信速度の情報を用いた分析や表示などを実行できる。例えば、外部ロジックアナライザ５３のチャンネル１にロジックアナライザ１０から分析結果のデジタル信号を出力し、外部ロジックアナライザ５３のチャンネル２にロジックアナライザ１０から通信速度の情報を示すデジタル信号を出力する。そして、外部ロジックアナライザ５３や外部ロジックアナライザ５３に接続されたＰＣ５１は、ロジックアナライザ１０から取得したデータに基づいて、通信速度の表示等を実行しても良い。また、外部ロジックアナライザ５３は、例えば、高速時のみＰＣ５１へ分析結果の出力を実行しても良い。

図２に戻り、設定部７４は、コマンドの認識処理やタイマー値の判断処理を実行する。分析対象のシリアル通信の中には、通信の途中で通信速度を変更する際に、速度切替を指示するコマンド（以下、速度切替コマンドという場合がある）を送信するものが想定される。不揮発性メモリ１９（図１参照）には、例えば、各通信規格で用いられる速度切替コマンドのビット値の情報等が保存されている。設定部７４は、この不揮発性メモリ１９に保存されたビット値等を参照して、速度切替コマンドが送信されたか否かを判断する。設定部７４は、速度切替コマンドを検出すると、検出した旨をトリガ条件認識部８２へ通知する（図２の破線参照）。

これにより、トリガ条件認識部８２は、上記した通信速度自動認識部７３から通信速度の値が入力された場合と同様に、分析対象の通信データの通信速度の変化を検出できる。具体的には、例えば、トリガ条件認識部８２は、設定部７４から入力される速度切替コマンドの検出情報に基づいて、高速通信時の位置情報のみを分析結果として保存するようにデータ処理部８３へ指令を出しても良い。

また、設定部７４は、速度切替コマンドの応答時間を判断し、タイムアウト時間となった場合に異常を検出しても良い。例えば、不揮発性メモリ１９（図１参照）には、第１時間と、第１時間の経過後に検出すべきデータである想定データとが関連付けられた参照情報９１が保存されている。例えば、通信速度の切り替え処理としては、速度切替コマンドの受信後直ぐに速度変更を実行する場合や、速度切替コマンドを受信した後に次の２段階目のコマンドを受信して速度変更を実行する場合がある。こうした速度変更の処理シーケンスに応じた第１時間と想定データとを、通信規格等に応じて予め参照情報９１に設定しておく。

従って、第１時間は、例えば、速度切替コマンド、あるいは速度切替コマンドの次に送信される２段階目のコマンドに対して応答することが可能な最大時間である。換言すれば、この第１時間が経過すると、送信側は、タイムアウトとして認識する。想定データとは、例えば、速度切替コマンドに対する応答コマンドなどの処理シーケンスで想定されるデータである。具体的には、例えば、想定データは、速度の切り替えを完了したことを応答するコマンド、あるいは速度の切り替えに失敗したことを応答するコマンドである。また、例えば、速度切替コマンドを送信して応答コマンドを送信した後、さらに次の２段階目のコマンドの送信から速度を切り替える可能性もある。この場合、速度切替コマンドから２段階目のコマンドの応答（切り替え完了）までの時間を第１時間として設定しも良い。

設定部７４は、参照情報９１に基づいて、速度切替コマンドを検出してから第１時間だけ経過した後に、通信データから想定データを検出できないことに応じて異常を検出する。設定部７４は、例えば、異常を検出した旨をトリガ条件認識部８２へ出力する。これにより、トリガ条件認識部８２は、例えば、異常の検出に応じて外部ロジックアナライザ５３等へ分析結果を転送できる。あるいは、トリガ条件認識部８２は、分析結果を異常時のログとしてデータ処理部８３へ保存させる処理や、異常の検出をＰＣ５１に通知する処理などを実行できる。

また、設定部７４は、通信データに含まれる速度切替コマンド以外のコマンドについてタイムアウトの判断を実行する。不揮発性メモリ１９（図１参照）の参照情報９１には、上記した想定データの他に、分析対象のシリアル通信に用いられる通信コマンドと、その通信コマンドのタイムアウト時間とが関連付けて設定されている。参照情報９１には、通信コマンドのデータとして、例えば、各通信コマンドを識別可能なビット値が設定されている。例えば、ＵＡＲＴ通信では、コマンドの種類ごとで処理時間が異なるため、コマンドに対するタイムアウト時間が異なってくる。そこで、コマンドの種類ごとにタイムアウト時間を予め参照情報９１に設定しておく。例えば、コマンドのビット値とタイムアウト時間とをＣＳＶ形式で記述した設定データを予めＰＣ５１で作成しておき、ＰＣ５１から不揮発性メモリ１９に保存しても良い。

設定部７４は、参照情報９１に設定された通信コマンドのビット値に基づいて、入力された通信データから通信コマンドを検出する。設定部７４は、参照情報９１に基づいて、検出した通信コマンドと関連付けられたタイムアウト時間を設定する。そして、設定部７４は、通信コマンドを検出してからタイムアウト時間だけ経過するまでに、検出した通信コマンドに対する応答を検出できないことに応じて異常を検出する。設定部７４は、例えば、異常を検出した旨をトリガ条件認識部８２へ出力する。これにより、トリガ条件認識部８２は、例えば、異常の検出に応じて外部ロジックアナライザ５３等へ分析結果を出力等できる。

また、分離部７５は、入力された通信データの通信方向の認識、及び通信方向に応じた通信データの分離を実行する。分析対象のシリアル通信の中には、全二重通信だけでなく、送信方向の切り替わる半二重通信も想定される。分離部７５は、例えば、図３のサーボアンプ１０１とＡＢＳエンコーダ１０２との間で半二重通信が実行される場合、サーボアンプ１０１からＡＢＳエンコーダ１０２へ送信する通信データと、ＡＢＳエンコーダ１０２からサーボアンプ１０１へ送信する通信データを分離する。

全二重通信の場合、ロジックアナライザ１０は、例えば、各方向の通信線に接続される。このため、分離部７５は、入力する通信線と、通信方向を１対１で対応付けて分離できる。なお、通信方向の判別方法は、特に限定されない。例えば、ユーザが、ロジックアナライザ１０に対して設定情報として通信方向を入力しても良い。あるいは、分離部７５は、通信データの内容を分析し、通信方向を検出しても良い。具体的には、サーボアンプ１０１からＡＢＳエンコーダ１０２へ送信する初期設定や位置情報の取得を行うコマンドを通信データから検出した場合、分離部７５は、その通信線を、サーボアンプ１０１からＡＢＳエンコーダ１０２に向かう通信方向の通信線として判断しても良い。

また、半二重通信の場合、通信方向は、例えば、一定の周期で送信方向が切り替わる。このため、分離部７５は、例えば、送信方向の切り替わる半周期毎に送信されるヘッダ情報などの制御情報を検出する。そして、分離部７５は、制御情報を検出した周期、即ち、通信方向の切り替わる半周期を検出する。これにより、分離部７５は、入力された通信データの通信方向を検出し、通信方向に応じて通信データを分離できる。分離部７５は、通信方向ごとに分離した通信データをＦＣＳ計算部７６へ出力する。

また、分離部７５は、検出した通信方向の情報をトリガ条件認識部８２へ出力する（図２中の破線参照）。これにより、トリガ条件認識部８２は、上記した通信速度自動認識部７３や設定部７４からの通知と同様に、分析対象の通信データにおける通信方向の切り替えを検出できる。そして、トリガ条件認識部８２は、通信方向の切り替えをトリガとした処理を実行できる。例えば、トリガ条件認識部８２は、サーボアンプ１０１からＡＢＳエンコーダ１０２へ送信される通信データのみを保存するようにデータ処理部８３へ指令できる。

ＦＣＳ計算部７６は、分離部７５から入力した通信方向ごとの通信データに対し、誤り検出や誤り訂正を実行する。上記したように、ＦＰＧＡ１５の受付部３３（図１参照）は、分析を行うための設定情報を受け付ける。受付部３３は、例えば、分析対象のシリアル通信の通信方向、通信方向ごとの通信データに付与される誤り検出符号の種類、及び誤り検出符号により誤りを検出した検出回数を判断する閾値を受け付ける。受付部３３は、例えば、分析を開始する前に、ＰＣ５１から設定情報を受信する。

ＦＣＳ計算部７６は、受付部３３で受け付けた通信方向に一致する通信データにおいて、誤り検出符号による誤り検出を、閾値の回数だけ検出したことに応じて異常を検出する。従って、ＦＣＳ計算部７６は、受付部３３で受け付けた条件に従って、各通信方向の誤りを検出し、条件に一致した回数（閾値）だけ誤りを検出すると異常を検出する。例えば、エンコーダ情報のシリアル通信では、位置情報を要求するコマンドの送信時には誤り符号を付加せず、位置情報の送信時（応答時）のみ誤り符号を付加する場合がある。従って、通信データに誤り検出符号を付与する処理を、双方向の通信で実行せず、一方向の通信のみで実行する場合がある。このような場合に、受付部３３は、例えば、対象とする通信方向、その通信方向の通信データに対して付与される誤り検出符号の種類（ＣＲＣ符号、パリティ符号など）、誤りの検出回数を判断する閾値を受け付ける。そして、ＦＣＳ計算部７６は、受付部３３で受け付けた閾値の回数だけ誤りを検出すると異常として検出する。

これにより、例えば、ＦＣＳ計算部７６は、異常を検出すると、その旨をトリガ条件認識部８２へ通知する。トリガ条件認識部８２は、上記した通信速度自動認識部７３等からの通知と同様に、異常の通知をトリガとした処理（保存や表示など）を実行できる。

また、ＦＣＳ計算部７６は、通信方向ごとの通信データをデータ処理部８３へ出力する。これにより、データ処理部８３は、トリガ条件認識部８２からの指示等に応じて通信データを、通信方向ごとに保存できる。なお、ＦＣＳ計算部７６は、誤りの検出だけでなく、誤りの訂正を実行し、訂正後の通信データをデータ処理部８３へ出力しても良い。また、データ処理部８３は、通信方向ごとに分離されていない通信データ、即ち、取得したそのままのデータを保存する構成でも良い。

ここで、上記したように、検出部３１は、低速通信処理部６１と高速通信処理部６２を備え、２つの処理部による並列処理を実行可能となっている。検出部３１は、例えば、２つの処理部の分析結果が正しいのかを判断することで、通信データの通信速度を判断することができる。例えば、低速通信処理部６１の通信速度自動認識部７３と、高速通信処理部６２の通信速度自動認識部７３とが、予め設定された設定情報に基づいて通信データをサンプリングする場合について考える。低速通信の場合、低速通信処理部６１の通信速度自動認識部７３が正常に通信データをサンプリングできる一方、高速通信処理部６２の通信速度自動認識部７３は通信データを正しくサンプリングできなくなる。このため、検出部３１は、２つの通信速度自動認識部７３のサンプリングの結果が正しいのかを判断することで、通信データの通信速度を検出できる。

また、図２に示すように、共通部６３は、スルー出力部８１を有している。スルー出力部８１は、例えば、入力モジュール１３の各ドライバＩＣでレベル変換等された通信データを外部インタフェース４１から外部ロジックアナライザ５３へ出力する。図４は、スルー出力部８１を用いる場合の接続構成を示している。図４に示すように、ロジックアナライザ１０は、上位コントローラ１０４と、サーボアンプ１０１との間に接続されている。上位コントローラ１０４は、例えば、サーボモータ１０３を駆動源とする作業機の制御部である。上位コントローラ１０４は、ＣＡＮ通信によってサーボアンプ１０１を制御する。このような構成において、上位コントローラ１０４とサーボアンプ１０１との間のＣＡＮ通信の分析にロジックアナライザ１０を用いる。

例えば、ロジックアナライザ１０の検出部３１は、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格の通信規格の通信データのみを分析可能な構成である。この場合、上記したように、検出部３１は、ＲＳ－２３２Ｃ規格等の通信データを入力し、通信速度に応じて通信データの保存等を実行する。

図４に示す例では、検出部３１は、ＣＡＮ通信規格の通信データを分析できない構成となっている。一方、外部ロジックアナライザ５３は、ロジックアナライザ１０のＣＡＮドライバＩＣ２６で信号レベルの変換等を実施して転送されたＣＡＮ通信規格の通信データを分析可能となっている。図２に示すスルー出力部８１は、例えば、ＣＡＮドライバＩＣ２６で信号レベルの変換を実行したＣＡＮ通信の通信データを外部インタフェース４１から外部ロジックアナライザ５３へ出力する。

これによれば、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格については、検出部３１によって通信データを分析できる。また、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格以外のＣＡＮ通信規格（他の通信規格の一例）の通信データに対しては、信号レベルの変換処理のみを実行し、外部インタフェース４１から外部ロジックアナライザ５３（外部装置の一例）へ出力できる。例えば、ＣＡＮなどの通信規格は、ＲＳ－２３２Ｃ規格やＲＳ－４８５規格とは異なり、専用のロジックアナライザが販売されている。このため、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格などの独自の分析が必要なものを検出部３１で分析する一方、ロジックアナライザ１０が市販されているＣＡＮ通信規格などについては、外部インタフェース４１から専用の外部ロジックアナライザ５３へ出力して分析できる。これにより、分析対象の通信データの特性に応じた処理を実行できる。

また、分析対象の接続構成は、図３や図４の構成に限らない。図５は、別例のロジックアナライザ１０の接続形態を示している。図５に示す接続形態では、ロジックアナライザ１０は、ＰＣ１０５とリニアスケール１０７との間に接続され、ＵＡＲＴ通信（ＲＳ－４８５規格の通信）の通信データを分析する。ＰＣ１０５は、例えば、リニアスケール１０７の位置情報に基づいて、リニアモータ１０９の制御や速度の調整を実行するメンテナンス用の端末である。ユーザは、ＰＣ１０５を操作することで、リニアスケール１０７やリニアモータ１０９に対する調整作業を実行できる。このようなリニアスケール１０７やリニアモータ１０９の調整作業において、ロジックアナライザ１０による分析を実行しても良い。また、リニアモータ１０９は、例えば、作業機のスライド移動する機構の駆動源として用いることができる。このため、作業機の設計段階において、リニアスケール１０７やリニアモータ１０９の調整作業を実施する際に、ロジックアナライザ１０を用いることができる。

図５に示すロジックアナライザ１０では、例えば、ＲＳ－４８５規格に準拠した通信データを分析し、データの保存、データの出力を実行する。また、図５に示すように、ＰＣ１０５とリニアスケール１０７とは、多重通信装置１１０，１１１を介して接続されている。多重通信装置１１０，１１１は、例えば、光ファイバーケーブルを介して接続され、時分割多重通信を実行する。多重通信装置１１０，１１１は、例えば、リニアスケール１０７の通信データを他のデータと多重化して送受信する。このような構成において、ロジックアナライザ１０は、例えば、多重通信装置１１１で多重化される前のリニアスケール１０７の通信データを分析しても良い。あるいは、ロジックアナライザ１０は、ＰＣ１０５から多重通信装置１１１に受信し、多重通信装置１１１によって多重化を分離した通信データを分析しても良い。

また、図６に示すように、ロジックアナライザ１０を、ＰＣ１０５と多重通信装置１１０との間に接続しても良い。図６に示す接続形態では、ロジックアナライザ１０は、例えば、ＰＣ１０５とリニアスケール１０７との間に接続され、ＵＡＲＴ通信（ＲＳ－２３２Ｃ規格の通信）の通信データを分析する。

なお、図３～図６に示す接続形態や分析対象の構成は、一例である。例えば、ロジックアナライザ１０は、複数の通信データを同時に分析しても良い。例えば、ロジックアナライザ１０は、図３のＨＤＬＣ通信の分析と、図４のＣＡＮ通信の通信データの転送とを同時に実行しても良い。また、図５及び図６に示すＰＣ１０５は、作業機等を制御するコントローラでも良い。即ち、作業機等を制御するコントローラと、コントローラによって制御されるリニアスケール１０７との間にロジックアナライザ１０を接続しても良い。また、分析対象の通信データは、上記したものに限らない。例えば、ロジックアナライザ１０は、産業用ネットワークの通信データを分析しても良い。ここでいう「産業用ネットワーク」とは、例えば、ＣＣ－Ｌｉｎｋ（登録商標）、ＥｔｈｅｒＣＡＴ（登録商標）、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）－ＩＩＩ、Ｐｒｏｆｉｎｅｔ（登録商標）等の通信規格を用いて、リレーやスイッチ等を制御する制御データを伝送するネットワークである。また、入力モジュール１３は、信号レベルの変換以外に、パラレル通信とシリアル通信との変換を行うインタフェースを備えても良い。

因みに、ＲＳ－４８５通信、ＲＳ－２３２Ｃ通信、ＣＡＮ通信、ＬＶＤＳ技術を用いた通信、ＴＴＬを用いた通信は、本開示のシリアル通信の一例である。ＣＡＮドライバＩＣ２６は、ドライバ回路の一例である。検出部３１は、処理回路の一例である。外部ロジックアナライザ５３は、外部装置の一例である。参照情報９１は、第１参照情報、及び第２参照情報の一例である。

以上、上記した本実施例によれば以下の効果を奏する。
本実施例の一態様では、検出部３１は、ＲＳ－４８５規格等のシリアル通信で用いる通信速度を切り換えるための速度切替コマンドを設定部７４によって通信データから検出ことに基づいて、シリアル通信の通信速度の変更を検出する。また、検出部３１の通信速度自動認識部７３は、シリアル通信のパルス信号に含まれる１パルスのパルス幅の時間に基づいて、シリアル通信の通信速度の変更を検出する。なお、検出部３１は、速度切替コマンドによる通信速度の変更の検出、パルス幅による通信速度の変更の検出のうち、どちらか一方のみを実行する構成でも良い。

これによれば、通信途中で通信速度が変更されるシリアル通信において、通信速度の変更を検出できる。そして、検出部３１は、例えば、通信速度の変更の検出に応じて分析の処理内容を変更できる。具体的には、検出部３１は、例えば、通信速度の変更をトリガとして分析結果の保存を開始できる。また、検出部３１は、例えば、シリアル通信の通信データをサンプリングするサンプル周期を、通信速度に応じて変更しても良い。これにより、適切にサンプリングを行うことができる。そして、検出部３１は、分析対象の通信データの特性に応じた処理を実行できる。

ここで、一般的なロジックアナライザでは、分析前に通信速度を設定するのみで、分析を開始した後ではサンプリング周期等を変更しない。このため、この種のロジックアナライザでは、分析を開始した後、即ち、通信の途中で通信速度が変更された場合に、適切にサンプリングできない虞がある。これに対し、本実施形態の検出部３１は、例えば、通信速度に応じて低速通信処理部６１と高速通信処理部６２との処理結果を使い分けることで、通信速度の変更に応じた適切な処理を実行できる。

また、本実施例の一態様では、検出部３１は、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格の通信データを分析する。なお、検出部３１は、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格のうち少なくとも一方の通信規格の通信データを分析する構成でも良い。また、ＣＡＮドライバＩＣ２６は、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格以外の通信規格である他の通信規格（ＣＡＮデータ通信規格）の通信データを入力し、ＣＡＮデータ通信規格の通信データの信号レベルの変換を実行する。そして、検出部３１のスルー出力部８１は、ＣＡＮドライバＩＣ２６で信号レベルの変換を実行したＣＡＮデータ通信規格の通信データを外部インタフェース４１から出力する（図４参照）。

これによれば、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格については、検出部３１によって通信データを分析できる。また、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格以外の他の通信規格の通信データに対しては、信号レベルの変換処理のみを実行し、外部インタフェース４１から外部装置（外部ロジックアナライザ５３など）へ出力できる。例えば、ＣＡＮデータ通信規格は、ＲＳ－２３２Ｃ規格やＲＳ－４８５規格とは異なり、汎用のロジックアナライザが市販されている。このため、ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格などの独自の分析が必要な通信データはロジックアナライザ１０で分析する一方、汎用のロジックアナライザが市販されている他の通信規格については外部インタフェース４１から外部ロジックアナライザ５３等へ通信データを出力して分析させる。これにより、分析対象の通信データの特性に応じた処理を実行できる。なお、本開示の他の通信規格は、ＣＡＮデータ通信規格に限らない。

尚、本開示は上記の実施例に限定されるものではなく、本願の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、検出部３１は、通信速度の情報を出力しなくとも良い。
また、検出部３１は、通信速度の変更を検出したことをトリガとして処理を実行しなくとも良い。
また、検出部３１は、参照情報９１に基づいた処理を実行しなくとも良い。この場合、参照情報９１を不揮発性メモリ１９に保存しなくとも良い。
また、検出部３１は、参照情報９１を外部のサーバ装置等から取得しても良い。
また、受付部３３は、シリアル通信の通信方向、通信方向ごとのシリアル通信の通信データに付与される誤り検出符号の種類、閾値を受け付けなくとも良い。

１０ロジックアナライザ、１３入力モジュール、３１検出部（処理回路）、３３受付部、４１外部インタフェース、９１参照情報（第１参照情報、第２参照情報）。

Claims

通信の途中で通信速度が変更されるシリアル通信の通信データを入力する入力モジュールと、
前記シリアル通信で用いる通信速度を切り換えるための速度切替コマンドを前記シリアル通信の通信データから検出すること、及び前記シリアル通信のパルス信号に含まれる１パルスのパルス幅の時間、のうち少なくとも一方に基づいて、前記シリアル通信の通信速度の変更を検出する検出部と、
第１通信規格の通信データを入力し、前記第１通信規格の通信データの信号レベルの変換を実行するドライバ回路と、
外部ロジックアナライザと接続される第１外部インタフェースと、
表示装置と接続される第２外部インタフェースと、
を備え、
前記外部ロジックアナライザは、
前記第１通信規格の通信データの分析が可能な装置であり、
前記表示装置は、
前記外部ロジックアナライザに接続され、前記外部ロジックアナライザ及び前記第２外部インタフェースから入力した情報を表示し、
前記検出部は、
前記第１通信規格とは異なる通信規格である第２通信規格の通信データを前記入力モジュールで入力した場合には、前記第２通信規格の通信データの分析を実行し、前記第２外部インタフェースを介して分析結果を前記表示装置へ出力し、
前記第１通信規格の通信データを前記入力モジュールで入力した場合には、前記第１通信規格の通信データについて前記ドライバ回路により信号レベルの変換を実行し、変換した前記第１通信規格の通信データを前記第１外部インタフェースから前記外部ロジックアナライザに出力する、ロジックアナライザ。
前記第１通信規格は、
ＣＡＮ（ＣｏｎｔｒｏｌｌｅｒＡｒｅａＮｅｔｗｏｒｋ）データ通信規格であり、
前記第２通信規格は、
ＲＳ－２３２Ｃ規格及びＲＳ－４８５規格のうち少なくとも一方の通信規格である、請求項１に記載のロジックアナライザ。
前記第１外部インタフェースは、
複数の信号の通信が可能であり、
前記検出部は、
前記複数の信号のうち、１の信号を用いて分析結果の前記シリアル通信の通信データを前記外部ロジックアナライザに出力し、他の信号を用いて検出結果の前記シリアル通信の通信速度の情報を前記外部ロジックアナライザに出力する、請求項１又は請求項２に記載のロジックアナライザ。
前記シリアル通信は、
サーボアンプとエンコーダの通信であり、前記エンコーダに対する初期設定を実行する際には低速通信を実行され、初期設定が完了した後の位置情報を伝送する際には前記低速通信よりも速い高速通信が実行され、
前記検出部は、
前記シリアル通信の通信速度の変更を検出したことをトリガとして処理を実行し、前記低速通信の実行時には前記シリアル通信の通信データの分析結果を保存せず、前記高速通信の実行時には前記シリアル通信の通信データの分析結果を保存する、請求項１乃至請求項３の何れか１項に記載のロジックアナライザ。
第１時間と、前記第１時間の経過後に検出すべきデータである想定データとが関連付けられた第１参照情報を有し、
前記検出部は、
前記速度切替コマンドを前記シリアル通信の通信データから検出し、
前記第１参照情報に基づいて、前記速度切替コマンドを検出してから前記第１時間だけ経過した後に、前記シリアル通信の通信データから前記想定データを検出できないことに応じて異常を検出する、請求項１又は請求項２に記載のロジックアナライザ。
前記シリアル通信の通信方向、前記通信方向ごとの前記シリアル通信の通信データに付与される誤り検出符号の種類、及び前記誤り検出符号により誤りを検出した検出回数を判断する閾値の設定情報を受け付け可能な受付部を備え、
前記受付部は、
前記表示装置から前記設定情報を受け付け、
前記検出部は、
前記受付部で受け付けた前記通信方向に一致する前記シリアル通信の通信データにおいて、前記誤り検出符号による誤り検出を、前記閾値の回数だけ検出したことに応じて異常を検出する、請求項１又は請求項２に記載のロジックアナライザ。
前記シリアル通信に用いられる通信コマンドと、前記通信コマンドのタイムアウト時間とが関連付けられた第２参照情報を有し、
前記検出部は、
前記通信コマンドを前記シリアル通信の通信データから検出し、
前記第２参照情報に基づいて、検出した前記通信コマンドと関連付けられた前記タイムアウト時間を設定し、
前記通信コマンドを検出してから前記タイムアウト時間だけ経過するまでに、検出した前記通信コマンドに対する応答を検出できないことに応じて異常を検出する、請求項１乃至請求項６の何れか１項に記載のロジックアナライザ。