JP6941234B2 - ロジックアナライザ - Google Patents
ロジックアナライザ Download PDFInfo
- Publication number
- JP6941234B2 JP6941234B2 JP2020526806A JP2020526806A JP6941234B2 JP 6941234 B2 JP6941234 B2 JP 6941234B2 JP 2020526806 A JP2020526806 A JP 2020526806A JP 2020526806 A JP2020526806 A JP 2020526806A JP 6941234 B2 JP6941234 B2 JP 6941234B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- data
- analysis
- unit
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
Description
本開示は、通信データを分析するロジックアナライザに関するものである。
従来、分析対象のデジタル信号を処理する信号経路を切り替えるロジックアナライザがある(例えば、特許文献1など)。特許文献1のロジックアナライザは、信号経路を切り替える接続切換え回路を備えている。接続切換え回路は、デジタル信号の論理レベルを判断するコンパレータ、コンパレータの出力信号をサンプリングするサンプリング回路、コンパレータの出力信号を記憶する大容量情報記憶装置の接続を切り替える。
ところで、ロジックアナライザで通信データを分析した場合、通信データを送受信していた際の状況を分析できる。この分析した際の状況を再度確認したい場合がある。
本開示は、上記の課題に鑑みてなされたものであり、分析を実行した際の状況を再現できるロジックアナライザを提供することを目的とする。
上記課題を解決するために、本開示は、制御装置と、前記制御装置により制御される被制御装置との間の半二重通信の通信データを入力する入力モジュールと、前記入力モジュールを介して入力した前記半二重通信の前記通信データを分析し、前記制御装置から前記被制御装置へ送信される前記通信データと、前記被制御装置から前記制御装置へ送信される前記通信データとに分離して分析結果データとして保存する分析部と、前記分析結果データのうち前記制御装置から前記被制御装置へ送信された前記通信データに基づいたテスト出力データを前記被制御装置に送信し前記被制御装置を動作させる処理、及び前記分析結果データのうち前記被制御装置から前記制御装置へ送信された前記通信データに基づいた前記テスト出力データを前記制御装置に送信し前記制御装置を動作させる処理、の2つの処理のうち少なくとも一方を実行する実行部と、を備えるロジックアナライザを開示する。
本開示のロジックアナライザによれば、分析を実行した際の制御装置等の動作状況をシミュレーションにより再現でき、制御装置や被制御装置の動作試験等を実行できる。
以下、本開示のロジックアナライザの一実施形態について図面を参照しながら説明する。図1は、本実施形態のロジックアナライザ10のブロック図を示している。図1に示すように、ロジックアナライザ10は、各種電源回路11と、入力モジュール13と、FPGA15と、DDRメモリ17と、不揮発性メモリ19などを備えている。各種電源回路11は、ロジックアナライザ10の電源として機能する回路である。各種電源回路11は、例えば、AC/DC変換回路等を備え、電源コネクタ21を介して商用電源等から電力を受電する。各種電源回路11は、受電した電力をロジックアナライザ10の各種装置へ供給する。なお、ロジックアナライザ10の電源の構成は、特に限定されない。例えば、ロジックアナライザ10は、充電式のバッテリを備えても良く、無線による給電を受ける構成でも良い。
入力モジュール13は、分析対象の装置や通信ケーブルと接続するための各種のインタフェースを備えている。入力モジュール13は、RS−485ドライバIC23,24,25、CANドライバIC26、トリガ入力部27を有している。なお、入力モジュール13が備えるインタフェースの種類は一例であり、サポートしたい通信規格に応じて適宜変更される。例えば、入力モジュール13は、RS−232C規格の通信が可能なRS−232CドライバICを備えても良い。
RS−485ドライバIC23,24,25等は、後述する分析対象の装置等(図3参照)に接続するためのインタフェースである。なお、入力モジュール13と分析対象の装置等を接続する方法は、特に限定されない。例えば、RS−485ドライバIC23やCANドライバIC26等は、分析対象の通信データを伝送する通信ケーブルをバイパスするための接続部(入力コネクタや出力コネクタ)を備える構成でも良い。あるいは、RS−485ドライバIC23等は、分析対象の装置の端子に接続するためのプローブやグランパーなどを備える構成でも良い。
RS−485ドライバIC23,24,25は、RS−485通信規格に準拠した通信を行うドライバ回路であり、例えば、半二重通信を行う2線式のRS−485規格の通信ケーブル等に接続可能となっている。RS−485ドライバIC23は、例えば、6つの通信回線分の通信データを入出力可能なコネクタや端子(ピン)を備えている。RS−485ドライバIC24は、例えば、光絶縁素子や光絶縁構造を備えたインタフェースである。RS−485ドライバIC24は、1つの通信回線分の通信データを入出力可能なコネクタ等を備えている。また、RS−485ドライバIC25は、例えば、絶縁トランスを用いたトランス絶縁式のインタフェースである。RS−485ドライバIC25は、例えば、1つの通信回線分の通信データを入出力可能なコネクタ等を備えている。CANドライバIC26は、CAN(Controller Area Network)データ通信の規格に準拠した通信を行うドライバ回路である。CANドライバIC26は、例えば、1つの通信回線分の通信データを入出力可能なコネクタ等を備えている。上記したRS−485通信、CAN通信は、本開示の半二重通信の一例である。なお、各ドライバICが入出力可能な通信回線を増やす方法は、物理的な端子を増やす方法に限らず、プログラムを実行することで実現する通信ポートを増やす方法でも良い。
トリガ入力部27は、分析の開始等を指示するトリガ信号を入力するためのインタフェースである。トリガ入力部27は、例えば、LVDS(Low voltage differential signaling)技術を用いたシリアル通信を実行するインタフェースを、1つの通信回線分備えている。また、トリガ入力部27は、例えば、TTL(Transistor-transistor-logic)を用いた通信を実行するインタフェースを、1つの通信回線分備えている。また、トリガ入力部27は、例えば、フォトカプラによりトリガ信号を入力するインタフェースを、1つの通信回線分備えている。
FPGA15は、例えば、Field Programmable Gate Arrayなどのプログラム可能なロジックデバイスやCPUなどを備えている。FPGA15は、分析部31と、受付部33とを回路ブロックとして有している。FPGA15は、例えば、不揮発性メモリ19に保存されたコンフィグ情報(コンフィグレーションデータ)に基づいて、回路ブロックを構築する。なお、本開示の分析部は、FPGAの論理回路に限らず、例えば、プログラマブルロジックデバイス(PLD)や複合プログラマブルロジックデバイス(CPLD)の論理回路でも良い。また、本開示の分析部は、論理回路に限らず、ASICなどの特定用途向けの集積回路でも良い。また、本開示の分析部を、ハードウェアではなく、ソフトウェアで実現しても良い。
分析部31は、入力モジュール13を介して取得した通信データを分析する回路ブロックである。なお、本開示の通信データの分析とは、データの検出だけでなく、データ形式の判断、データの内容の詳細な分析などを含む概念である。分析部31は、分析結果を分析結果データ87として不揮発性メモリ19に保存する。また、分析部31は、不揮発性メモリ19に保存した分析結果データ87に基づいたテスト出力データ89を用いて分析対象の装置等を動作させる。なお、分析結果データ87とテスト出力データ89の詳細については後述する。
受付部33は、分析を行うための設定情報を受け付ける回路ブロックである。設定情報の受け付け方法は、特に限定されない。例えば、後述するJTAGコネクタ35を介してコンフィグ情報を受信しFPGA15の論理回路を変更することで設定を変更してもよく、外部の装置(PC51)からLANコネクタ37を介して設定情報を受信し設定を変更しても良い。あるいは、設定情報の受け付け方法は、不揮発性メモリ19に保存されたコンフィグデ情報に予め設定されたデータを読み込み方法でも良い。
DDRメモリ17は、例えば、DDR−SDRAMであり、FPGA15の処理における作業用のメモリとして使用される。なお、作業用のメモリは、DDR−SDRAMに限らず、例えば、クロックの片エッジを使用するSDRAMでも良い。不揮発性メモリ19は、例えば、FPGA15の回路ブロックを構築するコンフィグ情報、分析結果データ87、テスト出力データ89等を保存する。不揮発性メモリ19は、例えば、EEPROM、FLASHメモリ、FRAM(登録商標)、MRAM等の不揮発性メモリである。
また、ロジックアナライザ10は、外部装置であるタッチパネル18と接続されている。タッチパネル18は、FPGA15と接続され、ロジックアナライザ10の入出力インタフェースとして機能する。タッチパネル18は、例えば、液晶パネル、液晶パネルの背面側から光を照射するLED等の光源、液晶パネルの表面に貼り合わされた接触感知膜等を備えている。ユーザは、ロジックアナライザ10に対する操作や、タッチパネル18の表示画面の切り換え等を、画面に触れることで行うことができる。また、FPGA15は、分析結果やシミュレーションの結果をタッチパネル18に表示することができる。なお、ロジックアナライザ10は、タッチパネル18を備える構成でも良い。
また、ロジックアナライザ10は、入力モジュール13の他に外部と接続するためのインタフェースとして、JTAGコネクタ35、LANコネクタ37、USBコネクタ39を有する。JTAGコネクタ35は、FPGA15に接続されている。JTAGコネクタ35は、例えば、JTAG(Joint European Test Action Group)によって提案された規格に準拠した通信を実行するコネクタである。FPGA15は、分析を行うための設定情報に応じたコンフィグ情報などを、JTAGコネクタ35を介して入力する。
LANコネクタ37は、イーサ用PHY43を介してFPGA15と接続されている。USBコネクタ39は、USB用PHY45を介してFPGA15と接続されている。イーサ用PHY43及びUSB用PHY45は、例えば、各通信規格の論理層と物理層のインタフェースとして機能するICである。LANコネクタ37は、イーサネット(登録商標)の通信規格に準拠した通信を行うインタフェースである。USBコネクタ39は、USB規格に準拠した通信を行うインタフェースである。なお、イーサネット(登録商標)規格は、特に限定されないが、例えば、ギガビットイーサネット(登録商標)規格である。また、USB規格は、特に限定されないが、例えば、USB2.0規格やUSB3.0規格である。
LANコネクタ37は、LANケーブル47を介してPC51と接続されている。PC51は、パーソナルコンピュータであり、例えば、モニター、キーボード、マウスなどを備えている。PC51は、ロジックアナライザ10の設定情報の変更、ロジックアナライザ10に対する分析の開始指示等を行う装置である。また、PC51は、ロジックアナライザ10から受信したデータを表示する。これにより、PC51を操作する分析者は、分析結果を確認することができる。なお、ロジックアナライザ10は、USBコネクタ39を介してPC51と接続される構成でも良い。
(分析時の処理)
次に、FPGA15の分析部31の構成について図2及び図3を参照しつつ説明する。図2は、分析部31の構成を示すブロック図である。図2に示すように、分析部31は、低速通信処理部61、高速通信処理部62、共通部63を有している。
次に、FPGA15の分析部31の構成について図2及び図3を参照しつつ説明する。図2は、分析部31の構成を示すブロック図である。図2に示すように、分析部31は、低速通信処理部61、高速通信処理部62、共通部63を有している。
図3は、分析時におけるロジックアナライザ10の接続形態の一例を示している。図3に示すように、ロジックアナライザ10は、装置コントローラ101と、被制御装置103との間に接続されている。装置コントローラ101は、例えば、作業機を統括的に制御する制御装置である。ここでいう作業機とは、例えば、基板に電子部品を装着する部品装着機、基板にはんだを塗布するはんだ印刷装置、組み立て作業を行う多関節ロボット、切削等を行う工作機械などである。また、作業機は、FA(Factory Automation)分野に用いられる産業用の機械に限らず、介護用のロボットなどでも良い。従って、本開示の分析対象としては、データの通信を行う様々な機械や装置を対象とすることができる。
装置コントローラ101は、CPUやメモリ等を備え、被制御装置103と通信を実行することで被制御装置103の動作を制御する。被制御装置103は、多軸サーボアンプ121、ABS(アブソリュート型)エンコーダ122、サーボモータ123、スレーブ125,126、6軸振動センサ128を備えている。多軸サーボアンプ121は、ABSエンコーダ122に対して位置情報の出力などの指令を実行する。また、多軸サーボアンプ121は、ABSエンコーダ122から取得した位置情報に基づいてサーボモータ123に供給する電力を変更するフィードバック制御を行う。これにより、多軸サーボアンプ121は、サーボモータ123の回転動作を位置情報に応じて制御できる。
サーボモータ123は、例えば、作業機の可動部の駆動源として用いられ、6つ設けられている。また、ABSエンコーダ122は、サーボモータ123の各々に対応して6つ設けられている。6つのサーボモータ123の各々は、出力軸に接続されたギア等を回転させることで、可動部を6つの軸を中心に動作させることができる。多軸サーボアンプ121は、各ABSエンコーダ122の位置情報に基づいて各サーボモータ123を制御することで、可動部(例えば、ロボットアーム)を6つの軸を中心に多方向へ駆動する。なお、サーボモータ123の個数は、6個に限らず、1個又は6個以外の複数個でも良い。
多軸サーボアンプ121は、例えば、RS−485規格に準拠した通信で、HDLC(High-Level Data Link Control)の通信プロトコルを用いた通信により、6つのABSエンコーダ122の各々と通信する。ロジックアナライザ10のRS−485ドライバIC23は、多軸サーボアンプ121とABSエンコーダ122の間に接続され、多軸サーボアンプ121とABSエンコーダ122を接続する通信ケーブル等に接続されている。RS−485ドライバIC23は、6つの軸の各々に対応する通信データ(位置情報等)を取得可能となっている。
また、装置コントローラ101は、例えば、多軸サーボアンプ121、スレーブ125,126に接続され、産業ネットワークを介した通信により、多軸サーボアンプ121やスレーブ125,126を制御する。ここでいう「産業用ネットワーク」とは、例えば、CC−Link(登録商標)等の通信規格の通信を用いて、リレーやスイッチ等を制御する制御データを伝送するネットワークである。産業用ネットワークの通信規格は、CC−Link(登録商標)に限らず、MECHATROLINK(登録商標)−II、MECHATROLINK(登録商標)−III、EtherCAT(登録商標)、Profinet(登録商標)等でも良い。例えば、装置コントローラ101は、MECHATROLINK(登録商標)−II規格に準拠した通信により、多軸サーボアンプ121の動作を制御する。これにより、装置コントローラ101は、多軸サーボアンプ121を介してサーボモータ123の動作、即ち、被制御装置103の動作を制御可能となっている。RS−485ドライバIC25は、装置コントローラ101と多軸サーボアンプ121とを接続する通信ケーブル等に接続され、MECHATROLINK(登録商標)−II規格の通信で送受信される通信データを取得可能となっている。
また、装置コントローラ101は、例えば、CC−Link(登録商標)規格に準拠した通信により、スレーブ125,126の動作を制御する。スレーブ125は、例えば、デジタル信号を入力するインタフェース(DI)と、デジタル信号を出力するインタフェース(DO)を備えている。また、スレーブ126は、アナログ信号とデジタル信号との変換を行うADコンバータを備えている。スレーブ125,126の各々は、被制御装置103に取り付けられた各種装置(センサやリレーなど)の入出力信号を処理する。装置コントローラ101は、例えば、CC−Link(登録商標)規格の産業ネットワークにおけるマスターとして機能し、スレーブ125,126の動作を制御することで、センサの出力信号の取得やリレーの駆動などを行う。RS−485ドライバIC24は、装置コントローラ101とスレーブ125とを接続する通信ケーブル等に接続されている。また、スレーブ126は、スレーブ125を介して装置コントローラ101と接続されている。これにより、RS−485ドライバIC24は、CC−Link(登録商標)規格の通信で送受信される通信データを取得可能となっている。
また、装置コントローラ101は、例えば、CANデータ通信規格に準拠した通信により、6軸振動センサ128と通信可能となっている。6軸振動センサ128は、例えば、6軸に対応する各サーボモータ123の振動を検出可能となっている。装置コントローラ101は、CANデータ通信規格に準拠した通信により、6軸振動センサ128から検出値の取得などを行う。CANドライバIC26は、装置コントローラ101と6軸振動センサ128とを接続する通信ケーブル等に接続され、CANデータ通信規格の通信で送受信される通信データを取得可能となっている。
ここで、分析対象の通信データの中には、通信の途中で通信速度が変更されるものも想定される。具体的には、例えば、多軸サーボアンプ121は、HDLC規格の通信により、ABSエンコーダ122に対する初期設定を実行する際に、低速な通信を実行する。また、多軸サーボアンプ121は、例えば、初期設定を完了させ、ABSエンコーダ122が高速通信に対応する機種であると判断すると、高速な通信により位置情報の取得などを実行する。低速な通信速度は、例えば、4Mbpsである。高速な通信は、例えば、8Mbpsである。
このような通信速度が変更される通信データを分析する場合に、図2に示す分析部31は、低速通信処理部61と高速通信処理部62とによる並列処理を実行可能となっている。そして、分析部31は、例えば、2つの処理部の分析結果が正しいのかを比較等することで通信データの通信速度をより正確に判断できる。低速通信処理部61は、例えば、上記した4Mbpsの通信速度の通信データを分析可能となっている。高速通信処理部62は、例えば、8Mbpsの通信速度の通信データを分析可能となっている。なお、低速通信処理部61及び高速通信処理部62の分析可能な通信速度の設定を、受付部33で受け付けた設定情報に基づいて変更しても良い。また、分析部31は、低速通信処理部61、高速通信処理部62、以外に超低速、中速、超高速などの処理部を備えても良い。また、分析部31は、低速通信処理部61又は高速通信処理部62の一方のみを備える構成でも良い。この場合、低速通信処理部61又は高速通信処理部62は、後述するように、通信速度自動認識部73により自動で通信速度を検出しても良い。また、分析部31は、1つの処理部において通信速度を検出し、通信データをサンプリングするサンプリング周期等を自動で変更する構成でも良い。
図2に示すように、高速通信処理部62は、低速通信処理部61に比べて高速な通信を分析するものの、処理ブロックとしては低速通信処理部61と同様の構成となっている。このため、以下の説明では、低速通信処理部61と高速通信処理部62との処理ブロックに同一符号を付して説明する。同一符号を付した処理ブロックは、例えば通信速度の違いを除いて同様の処理を実行する。
まず、分析部31には、入力モジュール13(図1参照)を介して通信データが入力される。例えば、分析部31には、図3の多軸サーボアンプ121からABSエンコーダ122へ送信された通信データや、ABSエンコーダ122から多軸サーボアンプ121へ送信された通信データが入力される。分析部31に入力された通信データは、低速通信処理部61、高速通信処理部62のそれぞれに入力される。低速通信処理部61及び高速通信処理部62に入力された通信データは、伝送路符号分析部71、通信方式別処理部72、通信速度自動認識部73の順に伝送される。次いで、通信速度自動認識部73から出力された通信データは、コマンド認識及びタイマー値設定部(以下、設定部という場合がある)74、通信方向認識及びデータ分離部(以下、認識分離部という場合がある)75、FCS計算部76の順に伝送される。なお、各処理部の種類や順番は一例である。
伝送路符号分析部71は、入力された通信データの符号化の方式を分析する。伝送路符号分析部71は、例えば、NRZ(non-return-to-zero)方式、マンチェスタ方式などのどの符号化方式を用いた通信データであるのかを分析する。また、伝送路符号分析部71は、NRZ方式の中でもNZR(L)方式やNZR(I)方式など、各方式の中で分類分けする詳細な分析を実行しても良い。なお、伝送路符号分析部71による分析方法は、特に限定されない。例えば、伝送路符号分析部71は、通信データに含まれるハイレベルとローレベルの信号群に対し、各方式に応じたパターンと一致するか否かを判断するパターンマッチングを実行し分析しても良い。また、伝送路符号分析部71は、判断に用いるパターンを、後述する受付部33で受け付ける設定情報(図4参照)に基づいて決定しても良い。
通信方式別処理部72は、入力された通信データの通信方式を分析する。通信方式別処理部72は、例えば、調歩同期方式、同期通信方式などのどの通信方式を用いた通信データであるのかを分析する。調歩同期方式を用いる通信としては、例えば、UART(Universal Asynchronous Receiver Transmitter)を用いたUART通信がある。また、同期通信方式を用いる通信としては、例えば、HDLCを用いたHDLC通信がある。なお、通信方式別処理部72による分析方法は、特に限定されない。例えば、通信方式別処理部72は、通信データに含まれるフラグシーケンス、スタートビット、ストップビットなどの特定のビット列を検出することで、通信方式を分析しても良い。
通信速度自動認識部73は、入力された通信データの通信速度を分析する。通信速度自動認識部73は、例えば、入力した通信データのパルス信号に対し、パルス信号に含まれる1パルスのパルス幅の時間に基づいて通信速度を検出する。通信速度自動認識部73は、例えば、ハイレベルへの立ち上がりからローレベルへの立ち下がりまでの時間をパルス幅の時間として検出し、パルス幅の時間から通信速度を演算する。1パルスの変化時間が検出できれば、1ビットの変化時間を検出できる。このため、通信速度自動認識部73は、1ビットの変化時間から通信速度を演算できる。
また、通信速度自動認識部73は、伝送路符号分析部71や通信方式別処理部72の分析結果を用いて通信速度を演算しても良い。例えば、通信速度自動認識部73は、通信方式別処理部72で検出したスタートビットを、伝送路符号分析部71で検出した符号化方式に基づいて符号化した場合の1パルスの幅を用いて、パルス幅の時間を検出しても良い。通信速度自動認識部73は、検出した通信速度の値を共通部63のトリガ条件認識部82へ出力する(図2の破線参照)。
トリガ条件認識部82は、通信速度自動認識部73から入力される通信速度の値の変化に基づいて、分析対象の通信データの通信速度の変化を検出できる。トリガ条件認識部82は、通信速度の変更を検出することをトリガとして処理を実行する。図2に示すように、共通部63は、データ処理部83を有する。データ処理部83は、DDRメモリ17(図1参照)へのデータの保存、DDRメモリ17からのデータの読み出し、他の装置へのデータの転送等を実行する回路ブロックである。例えば、初期設定を低速で行い、位置情報の転送を高速で行うABSエンコーダ102に対して、トリガ条件認識部82は、初期設定では分析結果を分析結果データ87として保存せず、高速通信時の位置情報のみを分析結果データ87を保存するようにデータ処理部83へ指令を出す。これにより、データ処理部83は、トリガ条件認識部82から入力した指令(トリガ)に基づいて、高速通信時の通信データのみを分析結果データ87として保存等できる。データ処理部83は、DDRメモリ17へ分析結果データ87を保存する。なお、データ処理部83は、分析結果データ87を、PC51へ出力しても良い。これにより、PC51側において、高速通信時の通信データ(パルス波形など)を表示できる。
また、共通部63は、外部トリガ入力部81を備える。外部トリガ入力部81は、例えば、入力モジュール13のトリガ入力部27(図1参照)を介して外部からトリガ信号を入力する。外部トリガ入力部81は、入力したトリガ信号をトリガ条件認識部82へ出力する。トリガ条件認識部82は、外部トリガ入力部81から入力されたトリガ信号に基づいて、分析結果データ87の保存等を実行する。
また、設定部74は、コマンドの認識処理やタイマー値の判断処理を実行する。分析対象の通信データの中には、通信の途中で通信速度を変更する際に、速度切替を指示するコマンド(以下、速度切替コマンドという場合がある)を送信するものが想定される。不揮発性メモリ19(図1参照)には、例えば、各通信規格で用いられる速度切替コマンドのビット値の情報等が保存されている。設定部74は、この不揮発性メモリ19に保存されたビット値等を参照して、速度切替コマンドが送信されたか否かを判断する。設定部74は、速度切替コマンドを検出すると、検出した旨をトリガ条件認識部82へ通知する(図2の破線参照)。
これにより、トリガ条件認識部82は、上記した通信速度自動認識部73から通信速度の値が入力された場合と同様に、分析対象の通信データの通信速度の変化を検出できる。具体的には、例えば、トリガ条件認識部82は、設定部74からの速度切替コマンドの情報に基づいて、高速通信時の位置情報のみを分析結果データ87として保存するようにデータ処理部83へ指令を出しても良い。
また、設定部74は、速度切替コマンドの応答時間を判断し、タイムアウト時間となった場合に異常を検出しても良い。例えば、不揮発性メモリ19(図1参照)には、第1時間と、第1時間の経過後に検出すべきデータである想定データとが関連付けられた参照情報91が保存されている。例えば、通信速度の切り替え処理としては、速度切替コマンドの受信後直ぐに速度変更を実行する場合や、速度切替コマンドを受信した後に次の2段階目のコマンドを受信して速度変更を実行する場合がある。こうした速度変更の処理シーケンスに応じた第1時間と想定データとを、通信規格等に応じて予め参照情報91に設定しておく。従って、第1時間は、例えば、速度切替コマンド、あるいは速度切替コマンドの次に送信される2段階目のコマンドに対して応答することが可能な最大時間である。換言すれば、この第1時間を経過すると、送信側は、タイムアウトとして認識する。想定データとは、例えば、速度切替コマンドに対する応答コマンドなどの処理シーケンスで想定されるデータである。具体的には、例えば、想定データは、速度の切り替えを完了したことを応答するコマンド、あるいは速度の切り替えに失敗したことを応答するコマンドである。また、例えば、速度切替コマンドを送信して応答コマンドを送信した後、さらに次の2段階目のコマンドの送信から速度を切り替える可能性もある。この場合、速度切替コマンドから2段階目のコマンドの応答(切り替え完了)までの時間を第1時間として設定しも良い。
設定部74は、参照情報91に基づいて、速度切替コマンドを検出してから第1時間だけ経過した後に、通信データから想定データを検出できないことに応じて異常を検出する。設定部74は、例えば、異常を検出した旨をトリガ条件認識部82へ出力する。これにより、例えば、トリガ条件認識部82は、異常時の分析結果データ87をデータ処理部83へ保存させる処理や、異常の検出をPC51に通知する処理などを実行できる。なお、設定部74は、通信データに含まれる速度切替コマンド以外のコマンドについて、コマンドの検出に合わせてタイマー値を設定し、設定したタイマー値に基づいてタイムアウトの判断を実行しても良い。
また、分離部75は、入力された通信データの通信方向の認識、及び通信方向に応じた通信データの分離を実行する。例えば、図3に示す分析対象の全ての通信(HDLC、MECHATROLINK(登録商標)−II、CC−Link(登録商標、CAN)は、送信方向の切り替わる半二重通信である。この場合、分離部75は、例えば、図3の装置コントローラ101から多軸サーボアンプ121へ送信する通信データと、多軸サーボアンプ121から装置コントローラ101へ送信する通信データを分離する。
半二重通信の場合、通信方向は、例えば、一定の周期で送信方向が切り替わる。このため、分離部75は、例えば、送信方向の切り替わる半周期毎に送信されるヘッダ情報などの制御情報を検出する。そして、分離部75は、制御情報を検出した周期、即ち、通信方向の切り替わる半周期を検出する。これにより、分離部75は、入力された通信データの通信方向を認識し、通信方向に応じて通信データを分離することができる。分離部75は、通信方向ごとに分離した通信データをFCS計算部76へ出力する。
また、分離部75は、検出した通信方向の情報をトリガ条件認識部82へ出力する(図2中の破線参照)。これにより、トリガ条件認識部82は、通信方向の切り替わりを検出できる。そして、トリガ条件認識部82は、通信方向の切り替わりをトリガとした処理を実行できる。例えば、トリガ条件認識部82は、装置コントローラ101から多軸サーボアンプ121に対する通信データのみを保存するようにデータ処理部83へ指令できる。
FCS計算部76は、分離部75から入力した通信方向ごとの通信データに対し、誤り検出や誤り訂正を実行する。上記したように、FPGA15の受付部33(図1参照)は、分析を行うための設定情報を受け付ける。受付部33は、例えば、分析対象のシリアル通信の通信方向、通信方向ごとの通信データに付与される誤り検出符号の種類(CRC符号、パリティ符号など)、及び誤り検出符号により誤りを検出した検出回数を判断する閾値を受け付ける。受付部33は、例えば、分析を開始する前に、PC51からLANコネクタ37を介して設定情報を受信する。
FCS計算部76は、受付部33で受け付けた通信方向に一致する通信データにおいて、誤り検出符号による誤り検出を、閾値の回数だけ検出したことに応じて異常を検出する。従って、FCS計算部76は、受付部33で受け付けた条件に従って、各通信方向の誤りを検出し、条件に一致した回数(閾値)だけ誤りを検出すると異常を検出する。FCS計算部76は、異常を検出すると、その旨をトリガ条件認識部82へ通知する。これにより、トリガ条件認識部82は、上記した通信速度自動認識部73等の通知と同様に、異常の通知をトリガとした処理(保存や表示など)を実行できる。
FCS計算部76は、通信方向ごとの通信データをデータ処理部83へ出力する。これにより、データ処理部83は、トリガ条件認識部82からの指示等に応じて通信データを分析結果データ87として保存できる。なお、FCS計算部76は、誤りの検出だけでなく、誤りの訂正を実行し、訂正後の通信データをデータ処理部83へ出力しても良い。
ここで、上記したように、分析部31は、低速通信処理部61と高速通信処理部62を備え、2つの処理部による並列処理を実行可能となっている。分析部31は、例えば、2つの処理部の分析結果が正しいのかを判断することで、通信データの通信速度を判断できる。例えば、低速通信処理部61の通信速度自動認識部73と、高速通信処理部62の通信速度自動認識部73とが、予め設定された設定情報に基づいて通信データをサンプリングする場合について考える。この場合、低速通信では、低速通信処理部61の通信速度自動認識部73は、正常に通信データをサンプリングできる一方、高速通信処理部62の通信速度自動認識部73は、通信データを正しくサンプリングできなくなる。このため、分析部31は、2つの通信速度自動認識部73のサンプリングの結果が正しいのかを判断することで、通信データの通信速度を判断できる。
次に、各通信回線の管理方法、及び各通信回線の分析結果データ87について説明する。なお、以下の説明では、イーサ用PHY43、入力モジュール13と接続される各通信回線を区別して説明する場合に、CH(チャンネル)1等と称して説明する。例えば、図1に示すように、イーサ用PHY43とPC51とを接続する通信回線を、CH0と称する。また、RS−485ドライバIC23と接続された6つの通信回線を、CH1〜CH6と称する。また、RS−485ドライバIC24、RS−485ドライバIC25、CANドライバIC26の各々に接続された通信回線を、CH7、CH8、CH9と称する。また、トリガ入力部27の各インタフェース(TTL、LVDS、フォトカプラ)と接続された通信回線を、CH11、CH12、CH13と称する。ロジックアナライザ10は、例えば、このCHの番号を用いて各通信回線を識別し、分析結果データ87や設定情報を管理する。
図4は、ロジックアナライザ10に設定される設定情報の一例を示している。受付部33は、上記したように、設定情報を受け付けて管理する。受付部33は、図4に示すように、各チャンネルと、通信プロトコルの情報を関連付けて管理する。図4の最も左の列は、対応するチャンネルの番号の一例である。右から2番目の列は、チャンネルの番号の情報である。3列目は、物理層の情報である。4列目は、各チャンネルで用いられる通信プロトコルを識別可能な名称の情報である。4列目に示すように、分析対象の通信プロトコルとしては、上記したプロトコル以外に、ModbusプロトコルやProfibusプロトコルを採用できる。5列目は、通信速度の情報である。6列目は、データ伝送方式の通信規格の情報である。7列目は、符号化方式の情報である。8列目は、制御側(マスター側)から被制御側(スレーブ側)へ送信する通信データに付加する誤り検出符号の情報である。図3の場合、装置コントローラ101から被制御装置103へ送信する通信データの誤り検出符号である。9列目は、被制御側(スレーブ側)から制御側(マスター側)へ送信する通信データに付加する誤り検出符号の情報である。10列目は、ビットの送出順序の情報であり、MSB(Most Significant Bit:最上位ビット)から送出するのか、LSB(Least Significant Bit:最下位ビット)から送出するのかを示す情報である。11列目は、各チャンネルの参考情報である。12列目は、通信速度を切り替える速度切替コマンドなどの特殊なコマンドを用いるか否かを示す情報である。
なお、図4の2行目の文字は、各列の情報が変更可能であるか否かを示している。例えば、「固定」の文字は、ユーザによって変更できない固定値の列であることを示している。「選択」の文字は、例えば、選択可能な列であることを示している。「自動選択」の文字は、例えば、4列目の選択によって選択された通信プロトコルに対応する値が自動的に設定される列であることを示している。受付部33(図1参照)は、例えば、タッチパネル18に対する所定の操作に応じて、不揮発性メモリ19から各チャンネルの設定情報を読み出し、タッチパネル18に表示する。ユーザは、例えば、通信プロトコル(4列目)のプルダウンメニューから任意の通信プロトコルを選択することで、各チャンネルの値を設定できる。そして、分析部31は、設定された情報に基づいて、各チャンネルの通信データを分析する。
図5は、分析結果データ87の一例を示している。分析部31は、図4に示した設定情報に基づいて、チャンネルごとの分析結果データ87を保存する。なお、図5は、CH1の通信データのみを図示している。例えば、分析部31は、CH番号、プロトコル、物理層の情報をヘッダ情報として、検出したビット値に関連付けて保存する。分析部31は、各チャンネルのデジタル信号のハイレベル又はローレベルの情報、即ち、各ビット値を保存する。ヘッダ情報の「データの意味」の項目において、「DATA(1BIT)」は、実際のビット値を示している。「1」は、ハイレベルのビット値を、「0」は、ローレベルのビット値を示している。また、「データの意味」の「MST」は、通信方向を示している。「1」は、装置コントローラ101側(マスター側)から被制御装置103側への通信であることを示している。「0」は、から被制御装置103側(スレーブ側)から装置コントローラ101への通信であることを示している。
従って、本実施形態の分析部31は、分析時において、通信データを送信した送信者の情報を、分離した通信データに関連付けて分析結果データ87として保存する。これによれば、分析部31は、通信方向ごとに通信データを分離するだけでなく、分離した通信データの送信者の情報を付加して保存する。これにより、送信者の情報を参照し、適切な送信者(制御装置又は被制御装置)の通信データとして、分析結果データ87を用いることができる。
また、図5の「データの意味」の「SPEED」は、通信速度の変化を示している。「0」は、低速通信を、「1」は、高速通信を示している。例えば、図5に示す例では、多軸サーボアンプ121(マスター)からABSエンコーダ122(スレーブ)へ通信速度を速くする速度切り替えコマンドを送信した後、応答(ACK)が返信されている。そして、通信速度を速くした後の分析結果データ87において、「SPEED」のビット値が「1」となっている。なお、本実施形態では、CH7〜CH9の通信において通信速度の変更が行われない。このため、CH7〜CH9には、「SPEED」の項目が設定されていない。
従って、本実施形態の分析部31は、分析時において、通信データの通信速度を検出し、検出した通信速度の情報を、分離した通信データに関連付けて分析結果データ87として保存する。例えば、分析部31は、通信方向ごとに通信データを分離するだけでなく、分離した通信データの通信速度の情報を付加して保存する。これにより、通信速度の情報を表示等することで、通信データだけでなく、速度の変化を報知できる。
(分析時及びシミュレーション時の処理)
次に、上記した分析作業からシミュレーションを実施するまでの一連の処理について説明する。本実施形態のロジックアナライザ10は、上記した分析処理により保存した分析結果データ87に基づいたテスト出力データ89を用いて分析対象の装置等の動作試験を実行する。図6は、分析対象の装置等に対してテスト出力データ89を送信する送信処理部130のブロック図を示している。送信処理部130は、例えば、分析部31に含まれる回路ブロックである(図1参照)。
次に、上記した分析作業からシミュレーションを実施するまでの一連の処理について説明する。本実施形態のロジックアナライザ10は、上記した分析処理により保存した分析結果データ87に基づいたテスト出力データ89を用いて分析対象の装置等の動作試験を実行する。図6は、分析対象の装置等に対してテスト出力データ89を送信する送信処理部130のブロック図を示している。送信処理部130は、例えば、分析部31に含まれる回路ブロックである(図1参照)。
図6に示すように、送信処理部130は、DDRメモリR/W処理部131、不揮発性メモリR/W処理部132、データ送受信処理部133、メモリ読出部135、バッファ処理部137、通信速度生成部139を有している。DDRメモリR/W処理部131は、DDRメモリ17からの読み出し処理、及びDDRメモリ17への書き込み処理を実行する回路ブロックである。不揮発性メモリR/W処理部132は、不揮発性メモリ19からの読み出し処理、及び不揮発性メモリ19への書き込み処理を実行する回路ブロックである。データ送受信処理部133は、DDRメモリR/W処理部131を介してDDRメモリ17と接続されている。また、データ送受信処理部133は、不揮発性メモリR/W処理部132を介して不揮発性メモリ19に接続されている。これにより、データ送受信処理部133は、DDRメモリ17及び不揮発性メモリ19に対する入出力が可能となっている。また、データ送受信処理部133は、イーサ用PHY43を介してPC51と通信可能となっている。
メモリ読出部135は、DDRメモリR/W処理部131と接続されており、DDRメモリ17に対する入出力が可能となっている。バッファ処理部137は、各チャンネルに対応して設けられている。バッファ処理部137は、各チャンネルの通信データ(テスト出力データ89)を一時的に蓄積してバッファとして機能する。
通信速度生成部139は、各チャンネルに対応して設けられている。複数の通信速度生成部139の各々は、各ドライバIC(RS−485ドライバIC23など)に接続されている。通信速度生成部139は、各ドライバICに出力するDE(データイネーブル)信号の信号レベルを変更することで、通信方向を変更する。
図7は、シミュレーション時におけるロジックアナライザ10の接続形態を示している。図7は、例えば、CC−Link(登録商標)のスレーブ125,126(図3参照)、及びCANデータ通信の6軸振動センサ128(図3参照)の代わりにロジックアナライザ10を動作させる場合の接続形態を示している。この場合、例えば、RS−485ドライバIC24に接続された通信速度生成部139は、半二重通信においてRS−485ドライバIC24(スレーブ側)から装置コントローラ101(マスター側)へ通信データを送信する際に、RS−485ドライバIC24に出力するDE信号をハイレベルにする。即ち、通信速度生成部139は、テスト出力データ89を送信する場合に、DE信号をハイレベルにしてRS−485ドライバIC24を送信可能な状態にする。また、通信速度生成部139は、装置コントローラ101からRS−485ドライバIC24へ通信データを送信する場合、RS−485ドライバIC24に出力するDE信号をローレベルに変更する。即ち、RS−485ドライバIC24で通信データを受信する場合、DE信号をローレベルにしてRS−485ドライバIC24を受信可能な状態にする。これにより、通信速度生成部139は、DE信号を切り替えることでドライバICの通信方向の状態を変更できる。
シミュレーション時において、分析部31は、送信処理部130を用いてテスト出力データ89を、シミュレーション対象の装置(装置コントローラ101など)に送信する。また、分析部31は、シミュレーション対象の装置から通信データを受信すると、データ処理部83(図2参照)による分析結果データ87の保存を実行する。即ち、分析部31は、一度分析した分析結果データ87を用いてシミュレーションを実行しつつ、シミュレーション時の分析結果(相手から受信したデータ)を保存する。なお、図7に示す構成は、一例である。例えば、ロジックアナライザ10は、分析結果データ87を用いてABSエンコーダ122として動作しても良い。また、ロジックアナライザ10は、被制御装置103側(スレーブ側)としてだけでなく、マスター側(装置コントローラ101や多軸サーボアンプ121)として動作しても良い。
図8は、分析からシミュレーションまでの処理の流れを示すフローチャートである。図8におけるステップ(以下、単に「S」と記載する)11〜S15は、分析、及び分析結果データ87の保存処理を示している。S15〜S17は、PC51によるテスト出力データ89の準備処理を示している。S18〜S20は、シミュレーションの処理を示している。S21,S22は、シミュレーション結果の確認処理を示している。なお、図8に示す処理手順は、一例である。
まず、図8のS11において、チャンネル毎のプロトコルの設定などを行う。例えば、上記したように、受付部33は、タッチパネル18を介して各チャンネルの設定情報(通信プロトコルなど)を受け付ける。なお、受付部33は、設定情報として、各チャンネルの有効、無効の設定を受け付けても良い。即ち、受付部33は、今回の分析で使用しないチャンネルを無効とする設定を受け付けても良い。
次に、トリガ条件の設定を行う。受付部33は、タッチパネル18を介してトリガ条件を受け付ける(S12)。例えば、受付部33は、分析結果データ87を保存する通信方向(マスターからスレーブ方向のみなど)をトリガ条件として受け付ける。あるいは、受付部33は、例えば、トリガ入力部27に接続された装置(CH11〜CH13)のどの信号を、分析結果データ87の保存を開始するトリガとして用いるのかを受け付ける。また、受付部33は、例えば、異常として判断する誤り検出の条件(検出回数など)をトリガ条件として受け付ける。なお、受付部33は、設定情報やトリガ条件を、PC51を介して受け付けても良い。
次に、受付部33は、S11で受け付けたプロトコルなどの設定情報、及びS12で受け付けたトリガ条件を、分析部31へ転送する(S13)。分析部31は、受付部33から転送された設定情報及びトリガ条件に基づいた分析を開始する(S14)。分析部31は、例えば、受付部33で受け付けた設定情報(通信プロトコル、通信速度、符号化方式など)に基づいて通信データの分析を開始する。分析部31のトリガ条件認識部82(図2参照)は、トリガ条件が成立すると、分析結果データ87の保存をデータ処理部83へ指令する(S14)。データ処理部83は、例えば、不揮発性メモリ19へ分析結果データ87を保存する。なお、データ処理部83は、分析結果データ87をDDRメモリ17に保存しても良い。
分析部31は、例えば、受付部33で受け付けた時間や条件に従って、分析を終了する。分析部31は、分析を終了すると、保存した分析結果データ87をPC51へ出力する(S15)。分析部31のデータ送受信処理部133(図6参照)は、例えば、不揮発性メモリ19に保存された分析結果データ87を不揮発性メモリR/W処理部132を介して読み出しPC51へ転送する(S15)。
次に、PC51は、取得したデータの解析を実行する(S16)。例えば、分析結果データ87は、図5に示すようにヘッダ情報とビット値をチャンネルごとに保存したデータである。PC51は、分析部31から取得した分析結果データ87のうち、シミュレーションに使用するデータを選択して分離する。図7に示す場合であれば、PC51は、分析結果データ87のうち、スレーブ125、スレーブ126、6軸振動センサ128のデータをテスト出力データ89として抽出する。なお、PC51による処理は、プログラムに従って自動で実行しても良い。あるいは、PC51は、テスト出力データ89として用いるデータの選択を、ユーザから受け付けても良い。
次に、PC51は、シミュレーション条件の設定、分離データの加工を実行する(S17)。PC51は、例えば、ユーザから受け付けた情報に基づいて、テスト出力データ89内の特定のビット値を変更する。これにより、ユーザは、例えば、テスト出力データ89の特定のビット値を反転等させ、誤りの補正を行うことができる。あるいは、ユーザは、テスト出力データ89を加工することで異常動作をシミュレーション可能なデータを、意図的に作成できる。例えば、特定回数だけ誤りの発生するテスト出力データ89を作成できる。なお、S17におけるテスト出力データ89の加工を実行しなくとも良い。この場合、テスト出力データ89は、分析結果データ87の一部と同一データでも良い。
次に、PC51は、変更等したテスト出力データ89をロジックアナライザ10へ転送する(S18)。PC51は、例えば、ユーザからの操作入力に応じて、テスト出力データ89をロジックアナライザ10へ転送する。分析部31のデータ送受信処理部133(図6参照)は、受信したテスト出力データ89を、例えば、不揮発性メモリ19へ保存する。
次に、分析部31は、シミュレーションの対象装置へテスト出力データ89を送信してシミュレーションを開始する(S19)。分析部31は、例えば、タッチパネル18に対する操作入力や、PC51からの指令に応じてシミュレーションを開始する。分析部31のメモリ読出部135(図6参照)は、不揮発性メモリ19からテスト出力データ89を読み出して、対応するCHの通信速度生成部139から送信する。分析部31は、テスト出力データ89を送信しつつ、相手側からの応答データ(本開示のシミュレーション時応答データの一例)を受信する。分析部31は、データ処理部83により応答データを、例えば、不揮発性メモリ19に保存する(S20)。これにより、分析部31は、例えば、スレーブ125,126や6軸振動センサ128として動作し、シミュレーションに用いたテスト出力データ89と、テスト出力データ89に対する応答データを分離して保存する。
分析部31は、例えば、タッチパネル18等で受け付けた時間や条件に従って、分析を終了する。分析部31は、分析が終了すると、保存した分析結果データ87、即ち、応答データをPC51へ転送する(S21)。データ送受信処理部133(図6参照)は、例えば、不揮発性メモリ19に保存されたデータ(テスト出力データ89や応答データを含む分析結果データ87)を読み出してPC51へ転送する(S21)。
次に、分析部31は、シミュレーションによって取得した分析結果データ87(応答データ)の照合を実行する(S22)。ここで、S14における分析時の分析結果データ87に含まれるデータであり、分析時においてテスト出力データ89に相当する通信データを送信した場合の応答データを、分析時応答データとする。より具体的には、分析時応答データは、スレーブ125,126や6軸振動センサ128が分析時に装置コントローラ101へ応答したデータである。即ち、分析時応答データは、シミュレーションをする前に、分析時の通信において実機が応答したデータである。
また、S20におけるシミュレーション時の分析結果データ87に含まれるデータであり、シミュレーション時においてテスト出力データ89に対して応答したデータをシミュレーション時応答データとする。即ち、シミュレーション時応答データは、シミュレーションによって得た分析結果データ87に含まれる応答データである。そして、分析部31は、テスト出力データ89、分析時応答データ、シミュレーション時応答データを互いに参照可能に表示する。図9は、タッチパネル18に表示した参照データの一例を示している。図9は、一例として、スレーブ125のシミュレーション結果を表示した場合を示している。
図9における一番上のパルス信号は、テスト出力データ89を示しており、例えば、スレーブ125として動作するロジックアナライザ10から装置コントローラ101へ送信したデータを示している。上から2番目のパルス信号は、分析時応答データを示しており、装置コントローラ101からスレーブ125(実機)へ送信したデータを示している。即ち、分析時において、テスト出力データ89に相当する通信データがスレーブ125から装置コントローラ101へ送信された後に、装置コントローラ101からスレーブ125へ応答したデータである。上から3番目のパルス信号は、シミュレーション時応答データを示しており、装置コントローラ101からスレーブ125として動作するロジックアナライザ10へ送信したデータである。即ち、スレーブ125として動作するロジックアナライザ10に向けて装置コントローラ101から応答したデータである。
図9に示すように、ユーザは、表示内容を確認することで、分析時応答データと、シミュレーション時応答データの一致点や相違点を確認できる。例えば、ユーザは、分析時と同様にシミュレーション時においても異常が再現されているか否かを確認できる。このようにして本実施形態のロジックアナライザ10は、通信データの分析だけでなく、テスト出力データ89によるシミュレーション、シミュレーション結果の照合を実行できる。
なお、テスト出力データ89等を参照する参照データの表示形式は、図9に示すパルス信号に限らない。例えば、分析部31は、図4に示すようなビット値を、参照データとしてタッチパネル18に表示させても良い。また、分析部31は、図9に示すパルス信号の他に、通信速度の値、誤り検出符号の種類、通信プロトコルの種類などの情報をタッチパネル18に表示させても良い。また、テスト出力データ89等の表示を、PC51にさせても良い。
因みに、RS−485ドライバIC23,24,25、及びCANドライバIC26を介した通信は、半二重通信の一例である。分析部31は、実行部の一例である。装置コントローラ101は、制御装置の一例である。被制御装置103、ABSエンコーダ122、スレーブ125,126、6軸振動センサ128は、被制御装置の一例である。多軸サーボアンプ121は、ABSエンコーダ122に対する制御装置の一例であり、装置コントローラ101に対する被制御装置の一例である。送信処理部130は、実行部の一例である。
以上、上記した本実施例によれば以下の効果を奏する。
本実施例の一態様では、分析部31は、入力モジュール13を介して入力した半二重通信の通信データを分析し、装置コントローラ101等からスレーブ125等へ送信される通信データと、スレーブ125等から装置コントローラ101等へ送信される通信データとに分離して分析結果データ87として保存する。分析部31は、分析結果データ87に基づいたテスト出力データ89を装置コントローラ101等に送信しシミュレーションを実行する。
本実施例の一態様では、分析部31は、入力モジュール13を介して入力した半二重通信の通信データを分析し、装置コントローラ101等からスレーブ125等へ送信される通信データと、スレーブ125等から装置コントローラ101等へ送信される通信データとに分離して分析結果データ87として保存する。分析部31は、分析結果データ87に基づいたテスト出力データ89を装置コントローラ101等に送信しシミュレーションを実行する。
これによれば、分析時において、ロジックアナライザ10は、通信方向に基づいて通信データを分離し、分離した通信データを分析結果データ87として保存する。ロジックアナライザ10は、保存した分析結果データ87に基づいたテスト出力データを装置コントローラ101等に送信する。これにより、ロジックアナライザ10は、分析を実行した際のスレーブ125等の動作状況をシミュレーションにより再現でき、制御装置や被制御装置の動作試験等を実行できる。
尚、本開示は上記の実施形態に限定されるものではなく、本願の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、ロジックアナライザ10は、半二重通信と同様に、全二重通信を分析し、分析結果データ87に基づくテスト出力データ89を出力してシミュレーションする構成でも良い。
また、上記実施形態では、ロジックアナライザ10は、制御装置及び被制御装置の両方のシミュレーションが可能であったが、どちらか一方のみのシミュレーションが可能な構成でも良い。
また、分析部31は、テスト出力データ89、分析時応答データ、シミュレーション時応答データを互いに参照可能に表示できない構成でも良い。
また、分析部31は、通信データを送信した送信者の情報を、分離した通信データに関連付けて分析結果データ87として保存しなくとも良い。
また、分析部31は、通信速度の情報を通信データに関連付けて分析結果データ87として保存しなくとも良い。
また、上記実施形態では、分析部31は、分析結果データ87を保存する分析部、及びテスト出力データ89を送信する実行部の両方として機能したが、これに限らない。分析部と実行部とは、別々の回路ブロックでも良い。例えば、送信処理部130は、分析部31に含まれない回路ブロックでも良い。
例えば、ロジックアナライザ10は、半二重通信と同様に、全二重通信を分析し、分析結果データ87に基づくテスト出力データ89を出力してシミュレーションする構成でも良い。
また、上記実施形態では、ロジックアナライザ10は、制御装置及び被制御装置の両方のシミュレーションが可能であったが、どちらか一方のみのシミュレーションが可能な構成でも良い。
また、分析部31は、テスト出力データ89、分析時応答データ、シミュレーション時応答データを互いに参照可能に表示できない構成でも良い。
また、分析部31は、通信データを送信した送信者の情報を、分離した通信データに関連付けて分析結果データ87として保存しなくとも良い。
また、分析部31は、通信速度の情報を通信データに関連付けて分析結果データ87として保存しなくとも良い。
また、上記実施形態では、分析部31は、分析結果データ87を保存する分析部、及びテスト出力データ89を送信する実行部の両方として機能したが、これに限らない。分析部と実行部とは、別々の回路ブロックでも良い。例えば、送信処理部130は、分析部31に含まれない回路ブロックでも良い。
10 ロジックアナライザ、13 入力モジュール、31 分析部(分析部、実行部)、87 分析結果データ、89 テスト出力データ、101 装置コントローラ(制御装置)、103 被制御装置、121 多軸サーボアンプ(制御装置、被制御装置)、122 エンコーダ(被制御装置)、125,126 スレーブ(被制御装置)、128 6軸振動センサ(被制御装置)、130 送信処理部(実行部)。
Claims (4)
- 制御装置と、前記制御装置により制御される被制御装置との間の半二重通信の通信データを入力する入力モジュールと、
前記入力モジュールを介して入力した前記半二重通信の前記通信データを分析し、前記制御装置から前記被制御装置へ送信される前記通信データと、前記被制御装置から前記制御装置へ送信される前記通信データとに分離して分析結果データとして保存する分析部と、
前記分析結果データのうち前記制御装置から前記被制御装置へ送信された前記通信データに基づいたテスト出力データを前記被制御装置に送信し前記被制御装置を動作させる処理、及び前記分析結果データのうち前記被制御装置から前記制御装置へ送信された前記通信データに基づいた前記テスト出力データを前記制御装置に送信し前記制御装置を動作させる処理、の2つの処理のうち少なくとも一方を実行する実行部と、
を備えるロジックアナライザ。 - 前記分析結果データには、
前記テスト出力データに相当する前記通信データに対する応答データである分析時応答データが含まれ、
前記実行部は、
前記テスト出力データを送信し、前記テスト出力データに対する応答データであるシミュレーション時応答データを取得し、
前記テスト出力データ、前記分析時応答データ、前記シミュレーション時応答データを互いに参照可能に表示する、請求項1に記載のロジックアナライザ。 - 前記分析部は、
前記分析において、前記通信データを送信した送信者の情報を、分離した前記通信データに関連付けて前記分析結果データとして保存する、請求項1又は請求項2に記載のロジックアナライザ。 - 前記分析部は、
前記分析において、前記通信データの通信速度を検出し、検出した前記通信速度の情報を、分離した前記通信データに関連付けて前記分析結果データとして保存する、請求項1乃至請求項3の何れか1項に記載のロジックアナライザ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/024598 WO2020003439A1 (ja) | 2018-06-28 | 2018-06-28 | ロジックアナライザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020003439A1 JPWO2020003439A1 (ja) | 2021-02-25 |
JP6941234B2 true JP6941234B2 (ja) | 2021-09-29 |
Family
ID=68985515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020526806A Active JP6941234B2 (ja) | 2018-06-28 | 2018-06-28 | ロジックアナライザ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6941234B2 (ja) |
WO (1) | WO2020003439A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI728868B (zh) * | 2020-07-17 | 2021-05-21 | 皇晶科技股份有限公司 | 混合訊號邏輯分析儀之閾值電壓設定方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072168A (ja) * | 2006-09-12 | 2008-03-27 | Fujitsu Ten Ltd | ワンワイヤ通信のモニタ回路 |
JP2009255808A (ja) * | 2008-04-18 | 2009-11-05 | Fujitsu Ten Ltd | 通信制御装置、車両制御装置、及びシミュレータ |
JP2016217730A (ja) * | 2015-05-14 | 2016-12-22 | 富士通テレコムネットワークス株式会社 | 充放電試験システム、充放電試験装置およびデータ通信方法 |
-
2018
- 2018-06-28 JP JP2020526806A patent/JP6941234B2/ja active Active
- 2018-06-28 WO PCT/JP2018/024598 patent/WO2020003439A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020003439A1 (ja) | 2020-01-02 |
JPWO2020003439A1 (ja) | 2021-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6140459B2 (ja) | センサーデータ伝送装置 | |
JP6874438B2 (ja) | スレーブ装置、スレーブ装置の制御方法、情報処理プログラム、および記録媒体 | |
WO2004039010A1 (ja) | 電子機器システム | |
CN107924171B (zh) | 从装置、从装置的控制方法以及记录介质 | |
JP5876240B2 (ja) | インターフェース信号を操作する装置及び制御装置 | |
EP1811352A2 (en) | Motor control system | |
JP5279920B2 (ja) | インターフェースを自動検出するための装置及び方法 | |
US10007633B2 (en) | Field bus coupler for connecting input/output modules to a field bus, and method of operation for a field bus coupler | |
JP6941234B2 (ja) | ロジックアナライザ | |
CN108369403A (zh) | 现场总线耦合器、系统和用于配置故障保险模块的方法 | |
KR20160147901A (ko) | 자동화 시스템용의 단말기, 단말기 배열체, 및 자동화 시스템용의 단말기를 작동하기 위한 방법 | |
US10178450B2 (en) | High-speed converter, measurement system, and computer-readable medium | |
JP7082197B2 (ja) | ロジックアナライザ | |
EP3364260A1 (en) | Method and control device for controlling a field device | |
JP2023546533A (ja) | 製造に応用されるヒューマンマシン実行システム | |
CN211296735U (zh) | 控制器内部延时测试装置 | |
Falsig et al. | TosNet: An easy-to-use, real-time communications protocol for modular, distributed robot controllers | |
CN112873214B (zh) | 一种基于加速度信息的机器人状态实时监控系统及方法 | |
CN106921548A (zh) | 一种基于can总线的全自动凝血分析仪通信系统 | |
Wang et al. | Design of Visual Monitoring Software for Micro-Drive Debugging in Electromechanical System. | |
JP3870890B2 (ja) | 操作ボード、リモートi/o通信制御方法 | |
Kim et al. | Migration from RS-485 to EtherCAT for closed loop step motor drive | |
Botero et al. | Communication Profibus-ZigBee using low cost gateway | |
KR19980067076A (ko) | 랜(lan)을 이용한 실시간 통신방법 | |
JP2010232966A (ja) | 他の機器との通信を行う機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6941234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |