JP2690146B2 - 割込み通知方式 - Google Patents

割込み通知方式

Info

Publication number
JP2690146B2
JP2690146B2 JP1134504A JP13450489A JP2690146B2 JP 2690146 B2 JP2690146 B2 JP 2690146B2 JP 1134504 A JP1134504 A JP 1134504A JP 13450489 A JP13450489 A JP 13450489A JP 2690146 B2 JP2690146 B2 JP 2690146B2
Authority
JP
Japan
Prior art keywords
interrupt
module
signal
request source
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1134504A
Other languages
English (en)
Other versions
JPH031261A (ja
Inventor
修一 岡崎
勝義 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1134504A priority Critical patent/JP2690146B2/ja
Publication of JPH031261A publication Critical patent/JPH031261A/ja
Application granted granted Critical
Publication of JP2690146B2 publication Critical patent/JP2690146B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、1個の割込み先モジュールと割込み要求元
となる複数個のモジュールを接続するバスを通して、前
記割込み要求元モジュール側から前記割込み先モジュー
ルへ割込み情報を通知する割込み通知方式に関する。
(従来の技術) 従来、第2図に示すように、割込み要求元となる複数
のモジュール#1〜#nと割込み先モジュール#0が接
続されるバス1において、割込み要求元モジュール#1
〜#nのうち、あるモジュールから割込み先モジュール
#0に対し、割込みを発生する場合、割込み先モジュー
ル#0が割込みの発生及びその割込みの発生に係る割込
み要求元モジュールを識別する手段として次のような方
式を用いていた。
(1)第1の方式は、第3図における割込み要求元モジ
ュール#1,#nと割込み先モジュール#0間のように、
夫々の割込み要求元モジュールに割込み先モジュール#
0とを結ぶ割込み信号線3を夫々予め割り当てておき、
夫々の割込み要求元モジュールは自モジュールに割り当
てられた割込み信号線3に割込み信号を送出する(割込
み信号線3をオンとする)ことによって、割込みの発生
を割込み先モジュール#0に通知するようにしたもので
ある。
また、たとえば、第3図のモジュール#2,#3とモジ
ュール#0間のように複数個の割込み要求元モジュール
が1本の割込み信号線3を共有することも可能である
が、このような場合、割込み先モジュール#0は、同一
の割込み信号線3を共有している全モジュールの割込み
要因レジスタ2を読出すことにより、割込み要求元モジ
ュールを識別していた。
(2)第2の方式は、第4図に示すように、割込み要求
元モジュール#1〜#nが、割込みを要求する場合に、
バスのデータ線(データバス)4上に、割込み要求元モ
ジュール番号,割込み先モジュール番号等を含んだ電文
(以下、割込みメッセージという。)を送出することに
より割込みを割込み先モジュール#0に通知するように
したものである。
(発明が解決しようとする課題) しかしながら、上述した従来のいずれの方式であって
も、次のような問題があった。
(1)第1の方式によると、バス1上に専用の割込み信
号線3を複数本(n本)備えなければならないため、バ
ス1上に接続するモジュール数が多いシステムにおいて
は、多くの信号線を必要とする。
また、第1の方式において、割込み線3を共有化した
場合には、複数のモジュールから割込み要求が同時に発
生した場合、割込み先モジュール#0は、割込み要求元
モジュールを識別するために、複数回の割込み要因レジ
スタ2の読出しが必要となり、割込み先モジュール#0
の割込み処理への負荷が大きい。
(2)第2の方式によると、1モジュールからの割込み
要求の発生回数分の割込みメッセージの転送が必要であ
り、割込み回数が頻繁な場合には、バスの使用効率を低
下させる。また、割込みメッセージが非同期に割込み要
求元モジュールから送られてくるため、割込み先モジュ
ール#0では、送られてきた割込みメッセージを記憶し
ておく必要があり、大規模なハードウェアを必要として
いた。
そこで、本発明の目的は上述した従来の問題点の解
決、即ち従来に比べバスの信号線数の削減、割込み先モ
ジュールにおける割込み処理の負荷の軽減、バスの使用
効率の向上及び割込み先モジュールにおける割込み情報
に記憶に要するハードウェア量の縮小化を図るようにし
た割込み通知方式を提供することにある。
(課題を解決するための手段) 本発明は、このような課題を解決するため、所定の割
込み先モジュールと割込み要求元となる複数個のモジュ
ールとを共通のデータバス、共通の割込み信号線及び共
通のコントロール線で接続し、前記割込み要求元モジュ
ール側から前記割込み先モジュール側へ割込み信号を通
知するとともに、割込み要求元情報を通知する割込み通
知方式において、前記割込み先モジュールには、前記複
数のモジュールのいずれかより前記割込み信号線を介し
て割込み信号が通知されると、割込み転送サイクルを生
成するとともに、前記コントロール線をオンにして前記
各モジュールに割込み転送サイクルであることを通知す
る割込み転送サイクル生成部と、前記コントロール線の
オンが入力されると、前記割込み要求元モジュールがデ
ータバスに送出した前記割込み要求元情報をラッチする
ためのラッチ信号を生成する割込み情報ラッチタイミン
グ生成部と、該ラッチ信号の入力により、前記割込み要
求元情報をラッチする割込み情報ラッチ部と、前記割込
み情報ラッチ部が前記割込み要求元情報をラッチした場
合に、当該割込み先モジュール内のソフトウェアに割込
みを発生する割込み発生部とを備え、更に、前記各割込
み要求元となる複数のモジュールには、各々、前記割込
み信号線を介して前記割込み先モジュールに割込み信号
を通知する割込み通知手段と、自モジュールが、前記割
込み通知手段により前記割込み先モジュールに割込み信
号を通知した場合であって、前記コントロール線がオン
になっているときに、前記データバス上の所定の信号線
のうち予め自モジュールに割り当てられた信号線をドラ
イブして前記割込み要求元情報を送出する送出手段とを
備えたものである。
(作用) 割込み先モジュールに、割込み要求元モジュールから
割込み信号が通知されると、割込み転送サイクル生成部
は、最初の割込み信号に基づいて割込み転送サイクルを
生成するとともに、コントロール線をオンにして各モジ
ュールに割込み転送サイクルであることを通知する。
また、各モジュールのうち割込みを要求したモジュー
ルは、コントロール線がオンであることにより割込み転
送サイクルであることを認識すると、データバス上の所
定の信号線のうち予め自モジュールに割ち当てられた信
号線をドライブしてデータバス上に割込み要求元情報を
送出する。
さらに、割込み先モジュール内では、ラッチタイミン
グ生成部が生成したラッチ信号により割込み情報ラッチ
部が上記データバス上に送出された割込み要求元情報を
ラッチし、その後、割込み発生部が割込み信号を発生さ
せて、割込み先モジュールのソフトウェアに割込み、割
込み要求元情報をラッチした旨を通知する。
(実施例) 次に本発明の実施例について図面を用いて説明する。
第1図は、本発明による割込み通知方式の一実施例を
示すシステム構成図である。
同図において、割込み要求元となるモジュール#1〜
#nは、夫々バッファゲート11−1と、割込み保持部11
−2と、モジュールNo.デコーダ部11−3とバスドライ
バ11−4などから構成されている。ここで、モジュール
No.デコーダ部11−3とバスドライバ11−4は、割込み
増俸ドライブ部11−5を構成する。本発明の駆動手段
は、割込み情報ドライブ部11−5と割込み保持部11−2
とから構成されている。各モジュール#0〜#nはバス
12によって接続されている。
また、割込み先モジュール#0は、割込みをマスクす
るためのゲート11−6と割込み転送サイクルリクエスト
部(INT CYC RQと略称する。)11−7とサイクル生成部
11−8と割込み転送サイクルリクエストマスク部(INT
CYC RQ MASKと略称する。)11−9とラッチタイミング
生成部11−10と割込み発生部11−11と割込み情報ラッチ
部11−12などから構成されている。
第1図の構成について以下、詳細に説明する。
モジュール#1〜#nの各構成は同様であるので、モ
ジュール#1の構成を例にとり、以下説明する。モジュ
ール#1の割込み信号(以下、IPTという) は、割込み保持部11−2に入力されると共に、オープン
コレクタ出力形態をとっているバッファゲート11−1を
介してバス12上の割込み信号線12−2に接続されてい
る。ここで、各モジュール#1〜#nの各バッファゲー
ト11−1の出力線は、バス12上の割込み信号線12−2に
ワイヤードオア接続されている。割込み信号線12−2
は、モジュール#0内のゲート11−6の一方の入力側に
接続されている。このゲート11−6の他方の入力側に
は、割込み転送サイクルリクエストマスク部11−9の出
力が供給されている。ゲート11−6の出力は割込み転送
サイクルリクエスト部11−7に供給される。割込み転送
サイクルリクエスト部11−7の出力は、サイクル生成部
11−8に供給される。また、サイクル生成部11−8の出
力は、バス12上のコントロール線12−3に供給されると
共に、割込み転送サイクルリクエストマスク部11−9及
び割込み情報ラッチタイミング生成部11−10に供給され
るようになっている。また、サイクル生成部11−8の出
力は、モジュール#1〜#nの割込み保持部11−2のサ
ンプル入力に接続されている。また、割込み情報ラッチ
タイミング生成部11−10の出力11−10−1は、モジュー
ル#0内の割込み信号11−11−1を生成する割込み発生
部11−11に供給されるようになっていると共に、割込み
情報ラッチ部11−12のラッチタイミング入力に接続され
ている。
また、モジュール#1〜#n内に夫々個別に有するモ
ジュールNo.信号は、モジュールNo.デコーダ部11−3に
供給される。また、モジュールNo.デコーダ部11−3
は、割込み保持部11−2の出力によりイネーブルされ、
モジュールNo.デコーダ11−3の出力11−3−1は、バ
スドライバ11−4のイネーブル入力に接続される。バス
ドライバ11−4の出力は、バス12上のデータ線12−1に
供給されるようになっている。
ここで、バスドライバ11−4は、入力データ信号毎に
出力のイネーブル制御(ハイインピーダンス,信号ドラ
イブ状態)が可能である。また、バスドライバ11−4の
入力は0Vに接続されており、従ってイネーブル入力とし
てのイネーブル信号がオンすると、ロウレベルをドライ
ブし、イネーブル信号がオフすると、出力はハイインピ
ーダンスとなる。割込み要求元となるモジュール#1〜
#nの夫々に予め1本ずつデータ線12−1が割り当てら
れている。従って、モジュール#1については、モジュ
ールNo.デコーダ部11−3の出力は、モジュール#1に
予め割り当てられたデータ線12−1に接続されているバ
スドライバ11−4を介してその割り当てられたデータ線
12−1に供給されるようになっている。その他のモジュ
ール#2〜#nについても同様である。
また、データ線12−1は、モジュール#0内にてプル
アップ抵抗で作られている。そしてデータ線12−1は割
込み情報ラッチ部11−12の入力側に接続されている。割
込み情報ラッチ部11−12には、モジュール#0内の割込
み情報読出し信号11−13が供給されるようになってい
る。割込み情報ラッチ部11−12の出力は、モジュール#
0内の内部データバス11−12−1に供給されるようにな
っている。また、モジュール#0内部からの割込みリセ
ット信号11−14は、割込み転送サイクルリクエストマス
ク部11−9及び割込み発生部11−11のリセット入力に接
続されるようになっている。
次に第1図の実施例の動作について第5図を用いて説
明する。なお、第5図は、第1図の動作を説明するため
のタイムチャートである。第5図は、モジュール#1と
モジュール#nが割込み要求を発生した時の割込み情報
の通知シーケンスを例に示している。
モジュール#1とモジュール#nは、割込み要求を行
なうべく非同期に割込み信号、 を第5図(a),(c)に示す如くオンにする。
は夫々バッファゲート11−1を介して、バス12上の割込
み信号線12−2にワイヤードオア接続されているため、
モジュール#1〜#nのうち、一つのモジュールでも割
込み信号を発生した(オンした)時点で、割込み信号線
12−2はオンになる。ここでは、先ずモジュール#1が
割込み信号 を発生した時点で、割込み信号線12−2が同図(d)に
示す如くオンになる。その結果、モジュール#0内の割
込み転送サイクルリクエスト部11−7の割込み転送サイ
クルリクエスト信号が同図(f)に示す如くオン(論理
“1")になる。この場合、ゲート11−6の一方の入力に
は割込み信号線12−2より論理“0"が供給され、かつそ
の他方の入力には同図(e)に示すような割込み転送サ
イクルリクエストマスク部11−9の出力(論理“0")が
供給されており、従って、ゲート11−6の出力は論理
“1"となっている。
なお、本実施例では、バスはいくつかのバスサイクル
から構成され、サイクル生成部11−8にて、次に実行す
るサイクルを決定する。ここでは、バスサイクルのう
ち、割込み転送サイクルについてだけ述べ、他のバスサ
イクルに関する説明は省略する。
サイクル生成部11−8にて、サイクル調停され、割込
み転送サイクルが選ばれると、コントロール線12−3が
同図(g)に示す如くオン(論理“0")となり、割込み
転送サイクルが実行される。コントロール線12−3がオ
ンになると、割込み転送サイクルリクエストマスク信号
が同図(e)に示す如くオン(論理“1")となる。その
結果、ゲート11−6の出力は論理“0"となり、割込み転
送サイクルリクエスト部11−7に供給され、次バスサイ
クルへの同一のサイクル要求をマスクする。このとき、
割込み転送サイクルリクエスト部11−7の出力である割
込み転送サイクルリクエスト信号は同図(f)に示す如
くオフ(論理“0")になる。
また、コントロール線12−3がオン(論理“0")とな
ることにより、モジュール#1〜#n内の割込み保持部
11−2は、割込み信号 コントロール線12−3がオンになったタイミングでの状
態(モジュール#1,#nはオン状態(論理“0")、他の
モジュール#2〜#(n−1)はオフ状態(論理“1")
を、コントロール線12−3がオンの間だけ保持し、割込
み信号がオンとなっているモジュール(ここでは、モジ
ュール#1,#n)のモジュールNo.デコーダ部11−3の
みのイネーブル入力をオンとする。これにより非同期に
発生する各モジュールの割込み要求に対しても、一括し
た読出しが可能になる。本実施例では、モジュール#1
とモジュール#nの2つのモジュールのモジュールNo.
デコーダ部11−3のイネーブル入力が同時にオンとな
り、各モジュールNo.デコーダ部11−3の出力は、モジ
ュール#1,#nに予め割り当てられたバス12上のデータ
線(#1,#n)12−1に接続されたバスドライバ11−4
を介して、その予め割り当てられたデータ線(#1,#
n)12−1を、コントロール線12−3がオンの間だけロ
ウレベル(論理“0")にドライブする(オンにする)
[同図(j)〜(l)参照]。
モジュール#0では、コントロール線12−3がオンに
なると、割込み情報ラッチタイミング生成部11−10から
一定時間後、同図(h)に示すように、ラッチタイミン
グ信号11−10−1がオンとなり、割込み情報ラッチ部11
−12及び割込み発生部11−11に供給される。データ線12
−1上に送出された割込み情報をこのラッチタイミング
信号にもとづき、割込み情報ラッチ部11−12にラッチす
ると共に、モジュール#0内部に対し割込み発生部11−
11から割込み信号11−11−1を発生させる[同図(h)
〜(l)]。
なお、コントロール線12−3がオフすると、割込み転
送サイクルが終了し、割込み保持部11−2はモジュール
No.デコーダ部11−3のイネーブル入力をオフとし、同
図(j),(l)に示す如くデータ線(#1,#n)12−
1がオフする。
次に割込み信号11−11−1が同図(i)に示す如くオ
ンになることにより、モジュール#0のソフトウェア
は、割込み情報読出し信号11−13を同図(m)に示す如
くオンして割込み情報ラッチ部11−12にラッチされてい
るラッチ情報(割込み情報)を読出し、同図(n)に示
す如く内部データバス11−12−1に送出する。なお、割
込み情報ラッチ部11−12から読出す割込み情報は、ラッ
チされた割込み情報をそのまま読出してもよいし、割込
み情報ラッチ部11−12にプライオリティ機能を設け、特
定の優先順位に基づいた割込み情報を読出すようにして
もよいことはいうまでもない。
このようにモジュール#0は、割込み転送サイクル中
に割込み情報ラッチ部11−12にラッチされているラッチ
情報を読出すことによって、割込みを要求している全モ
ジュールの状態を一度に識別することができる。
モジュール#0が割込み情報にもとづき受付けた割込
み要求に対して、所定の割込み処理を終えた後、モジュ
ール#0内部のソフトウェアは、割込みリセット信号11
−14を同図(o)に示す如くオンにする。これにより割
込み発生部11−11はリセットされ、その出力である割込
み信号11−11−1が同図(i)に示す如くオフとなると
共に、割込み転送サイクルリクエストマスク部11−9も
リセットされ、その出力である割込み転送サイクルリク
エストマスク信号が同図(e)に示す如くオフ(論理
“0")となり、次の割込み転送サイクルリクエストの受
付けが可能となる。従っていずれかのモジュールの割込
み信号にもとづき割込み信号線12−2がオンとなり、ゲ
ート11−6の一方の入力に論理“0"となれば、前述した
ようにして次の割込み転送サイクルリクエスト信号がオ
ンし、更にコントロール線12−3がオンすることになり
割込み転送サイクルが実行される。
以上の説明から判かるように、割込み情報を通知する
ための信号線としては、専用線を設けず、バス12上の所
定の既存の信号線、たとえばデータ線やアドレス線や未
使用線(本実施例ではデータ線12−1の場合を示す。)
を兼用することとした。これは、所定の既存の信号線が
使用されていないとき(空き時間に)、割込み情報を通
知するための信号線として使うことができればよいから
である。また、割込み信号線12−2としては、割込み要
求元となるモジュールの数に関係なく、コントロール線
12−3と同様に1本で済ませることができるようにし
た。このため、バス12上に接続されるモジュールの数が
多いシステムに対しても、従来に比べバス12の信号線数
の削減が可能となり、モジュール数の増加がバス12と信
号線数に与える影響を最小限に抑えることができる。
割込み先モジュール#0では、割込み転送サイクル中
に、割込み要求元となる各モジュールの割込み情報ドラ
イブ部11−5より送出される割込み情報を割込み情報ラ
ッチ部11−12にラッチし、このラッチ情報(割込み情
報)を読出して割込み要求元となる複数個のモジュール
の全てに対して、割込み要求状態を識別することができ
る。特に複数のモジュールから同時に発生した割込み要
求を、1回のバスサイクル(割込み転送サイクル)に
て、各割込み情報ドライブ部11−5より割込み先モジュ
ール#0に割込み情報として送出し、これを割込み情報
ラッチ部11−12にてラッチし、このラッチ情報を読出し
て前記複数のモジュールからの割込み要求を一挙に知る
ことができる。
また、割込み要求元モジュールを識別する場合、各モ
ジュールの割込み要求の発生数に左右されず、割込み情
報ラッチ部11−12による最小限のバスアクセス回数に抑
えることができる(複数のモジュールにて同時に発生し
た割込み要求は、すべて割込み情報ラッチ部11−12によ
る1回のバスアクセスで割込み先モジュール#0へ通知
可能である)ため、バスの使用効率の向上を図ることが
できる。更に割込み先モジュール#0の割込み情報ラッ
チ部11−12などにおける割込み情報の記憶が少ないハー
ドウェア量で実現できる。
本発明は本実施例に限定されることなく、本発明の要
旨を逸脱しない範囲での種々の応用及び変形が考えられ
る。
(発明の効果) 上述したように本発明によれば、割込み先モジュール
では、各モジュールから割込みが通知された場合に、ソ
フトウェア処理ではなく回路により、割込み転送サイク
ルの生成から、割込み要求元モジュールがデータバス上
に送出した割込み要求元情報の保持までの一連の処理が
行われる。
従って、割込み先モジュール側のソフトウェアは、バ
スをアクセスすることなく、どのモジュールから割込み
が通知されたかを知ることができるので、割込みを通知
したモジュールに応じた割込み処理を迅速に行うことが
できる。
また、複数のモジュールから同時に割込みが通知され
た場合でも、割込み先モジュール内の回路による1回の
バスアクセス(割込み転送サイクル)により、割込み先
モジュール側に複数のモジュールから割込みがあったこ
と及びどの要求元であるかが保持されるので、複数回バ
スをアクセスする必要がなくなり、バスの使用効率の向
上を図ることができる。
【図面の簡単な説明】
第1図は本発明による割込み通知方式の一実施例を示す
システム構成図、第2図〜第4図は従来方式を説明する
ための説明図、第5図は第1図の動作タイムチャートで
ある。 11−2……割込み保持部、 11−5……割込み情報ドライブ部、11−6……ゲート、 11−7……割込み転送サイクルリクエスト部、 11−8……サイクル生成部、 11−9……割込み転送サイクルリクエストマスク部、 11−10……割込み情報ラッチタイミング生成部、 11−11……割込み発生部、 11−12……割込み情報ラッチ部、12……バス、 12−1……データ線、12−2……割込み信号線、 12−3……コントロール線。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】所定の割込み先モジュールと割込み要求元
    となる複数個のモジュールとを共通のデータバス、共通
    の割込み信号線及び共通のコントロール線で接続し、前
    記割込み要求元モジュール側から前記割込みモジュール
    側へ割込み信号を通知するとともに、割込み要求元情報
    を通知する割込み通知方式において、 前記割込み先モジュールには、 前記複数のモジュールのいずれかより前記割込み信号線
    を介して割込み信号が通知されると、割込み転送サイク
    ルを生成するとともに、前記コントロール線をオンにし
    て前記各モジュールに割込み転送サイクルであることを
    通知する割込み転送サイクル生成部と、 前記コントロール線のオンが入力されると、前記割込み
    要求元モジュールがデータバス上に送出した前記割込み
    要求元情報をラッチするためのラッチ信号を生成する割
    込み情報ラッチタイミング生成部と、 該ラッチ信号の入力により、前記割込、要求元情報をラ
    ッチする割込み情報ラッチ部と、 前記割込み情報ラッチ部が前記割込み要求元情報をラッ
    チした場合に、当該割込み先モジュール内のソフトウェ
    アに割込みを発生する割込み発生部とを備え、 更に、前記各割込み要求元となる複数のモジュールに
    は、各々、 前記割込み信号線を介して前記割込み先モジュールに割
    込み信号を通知する割込み通知手段と、 自モジュールが、前記割込み通知手段により前記割込み
    先モジュールに割込み信号を通知した場合であって、前
    記コントロール線がオンになっているときに、前記デー
    タバス上の所定の信号線のうち予め自モジュールに割り
    当てられた信号線をドライブして前記割込み要求元情報
    を送出する送出手段とを備えたことを特徴とする割込み
    通知方式。
JP1134504A 1989-05-30 1989-05-30 割込み通知方式 Expired - Lifetime JP2690146B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1134504A JP2690146B2 (ja) 1989-05-30 1989-05-30 割込み通知方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1134504A JP2690146B2 (ja) 1989-05-30 1989-05-30 割込み通知方式

Publications (2)

Publication Number Publication Date
JPH031261A JPH031261A (ja) 1991-01-07
JP2690146B2 true JP2690146B2 (ja) 1997-12-10

Family

ID=15129870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1134504A Expired - Lifetime JP2690146B2 (ja) 1989-05-30 1989-05-30 割込み通知方式

Country Status (1)

Country Link
JP (1) JP2690146B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4393014B2 (ja) * 2001-05-30 2010-01-06 パナソニック株式会社 伝送装置及び伝送方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724588B2 (ja) * 1975-02-20 1982-05-25
JPS5714931A (en) * 1980-06-30 1982-01-26 Mitsubishi Electric Corp Interruption controlling system
JPS63229529A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 割込判別方式

Also Published As

Publication number Publication date
JPH031261A (ja) 1991-01-07

Similar Documents

Publication Publication Date Title
US6173349B1 (en) Shared bus system with transaction and destination ID
US6513091B1 (en) Data routing using status-response signals
TW389903B (en) DRAM with integral SRAM and systems and methods using the same
JPH04227557A (ja) 情報処理装置
JPH08255124A (ja) データ処理システムおよび方法
US6766386B2 (en) Method and interface for improved efficiency in performing bus-to-bus read data transfers
CN101027634B (zh) 数据传送机制
US5937167A (en) Communication controller for generating four timing signals each of selectable frequency for transferring data across a network
US5307466A (en) Distributed programmable priority arbitration
JP2690146B2 (ja) 割込み通知方式
CN109992539B (zh) 双主机协同工作装置
GB2060961A (en) Data processing system having memory modules with distributed address information
US7254667B2 (en) Data transfer between an external data source and a memory associated with a data processor
EP1685495B1 (en) Electronic data processing circuit that transmits packed words via a bus
JPS5930292B2 (ja) ソウチカンケツゴウホウシキ
US20080288967A1 (en) Procedure calling method, procedure calling program, and computer product
US6611882B1 (en) Inbound and outbound message passing between a host processor and I/O processor local memory
JPH064401A (ja) メモリアクセス回路
JP2699873B2 (ja) バス制御回路
EP0264740A2 (en) Time partitioned bus arrangement
JP2912090B2 (ja) タイムスロットインタチェンジ回路
CN113986631A (zh) 一种面向risc-v的调试模块电路及读写寄存器方法
CN115794712A (zh) 一种支持x86架构的通用多主设备并行片内总线
JP2000066946A (ja) メモリコントローラ
JPS6051151B2 (ja) デ−タ処理システム