JPS63229529A - 割込判別方式 - Google Patents
割込判別方式Info
- Publication number
- JPS63229529A JPS63229529A JP6242087A JP6242087A JPS63229529A JP S63229529 A JPS63229529 A JP S63229529A JP 6242087 A JP6242087 A JP 6242087A JP 6242087 A JP6242087 A JP 6242087A JP S63229529 A JPS63229529 A JP S63229529A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- data bus
- priority
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012850 discrimination method Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 39
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
割込要求をした各割込ソースにおいて中央処理装置から
の割込許可信号を受信したとき、該各割込ソースにおい
て各自に割当てられた特定のデータバスの電位を所定の
レベルに制御するとともに、すべての割込ソースにそれ
ぞれ割当てられた各データバスの電位をチェックするこ
とにより、該各割込ソースにおいて各自の割込要求が最
上位の優先度を有するか否かを判定する割込み判別方式
であって、各割込要求の優先度の判別にデータバスの情
報を利用することによって従来技術におけるような割込
コントローラを不要とすることができる。
の割込許可信号を受信したとき、該各割込ソースにおい
て各自に割当てられた特定のデータバスの電位を所定の
レベルに制御するとともに、すべての割込ソースにそれ
ぞれ割当てられた各データバスの電位をチェックするこ
とにより、該各割込ソースにおいて各自の割込要求が最
上位の優先度を有するか否かを判定する割込み判別方式
であって、各割込要求の優先度の判別にデータバスの情
報を利用することによって従来技術におけるような割込
コントローラを不要とすることができる。
本発明は割込み判別方式に関し、特にマイクロコンピュ
ータにおいて、複数の周辺装置（割込ソース）から中央
処理装置に対し割込要求があった場合の優先度を判別す
るための割込み判別方式に関する。
ータにおいて、複数の周辺装置（割込ソース）から中央
処理装置に対し割込要求があった場合の優先度を判別す
るための割込み判別方式に関する。
従来、多数の割込ソースを持つマイクロコンピュータに
おいては、第５図に示すように、該多数の割込ソース（
すなわち周辺装置３１乃至３ｎ）がらそれぞれ専用の信
号線を通して割込要求信号ｊＮＴｌ乃至１ＮＴｎが割込
コントローラ６に入力されるように構成されており、２
つ以上の割込要求信号が同時に入力された場合、該割込
コントローラ６において該入力された割込要求信号の優
先度がチェックされ、所定の周辺装置からの割込要求信
号のみが信号１ＮＴＲＱとして中央処理装置４に入力さ
れる。
おいては、第５図に示すように、該多数の割込ソース（
すなわち周辺装置３１乃至３ｎ）がらそれぞれ専用の信
号線を通して割込要求信号ｊＮＴｌ乃至１ＮＴｎが割込
コントローラ６に入力されるように構成されており、２
つ以上の割込要求信号が同時に入力された場合、該割込
コントローラ６において該入力された割込要求信号の優
先度がチェックされ、所定の周辺装置からの割込要求信
号のみが信号１ＮＴＲＱとして中央処理装置４に入力さ
れる。
しかしながら上記第５図に示されるような従来技術にお
いては、上記割込コントローラ自体のロジックがかなり
大きくなるとともに、各周辺装置と該割込コントローラ
との間にはそれぞれ専用の（すなわちデータバスなどと
は別の）信号線を該周辺装置の数だけ必要とするため、
装置全体の規模が増大するという問題点がある。
いては、上記割込コントローラ自体のロジックがかなり
大きくなるとともに、各周辺装置と該割込コントローラ
との間にはそれぞれ専用の（すなわちデータバスなどと
は別の）信号線を該周辺装置の数だけ必要とするため、
装置全体の規模が増大するという問題点がある。
本発明は、割込要求の優先度の判別にデータバスの情報
を利用することによって上記割込コントローラを不要と
するとともに割込要求信号専用の信号線の数を１本（各
周辺装置と中央処理装置との間で共通に使用される）の
みとして、装置全体の規模をそれ程増大させることなり
、該優先度の判別を行うことができるようにしたもので
ある。
を利用することによって上記割込コントローラを不要と
するとともに割込要求信号専用の信号線の数を１本（各
周辺装置と中央処理装置との間で共通に使用される）の
みとして、装置全体の規模をそれ程増大させることなり
、該優先度の判別を行うことができるようにしたもので
ある。
本発明の割込み判別方式においては、割込要求をした各
割込ソースにおいて中央処理装置からの割込許可信号を
受信したとき、該各割込ソースにおいて各自に割当てら
れた特定のデータバスの電位を所定のレベルに制御する
とともに、すべての割込みソースにそれぞれ割当てられ
た各データバスの電位をチェックすることによって、各
自の割込要求が最上位の優先度を有するか否かが該各割
込ソースにおいて判別される。
割込ソースにおいて中央処理装置からの割込許可信号を
受信したとき、該各割込ソースにおいて各自に割当てら
れた特定のデータバスの電位を所定のレベルに制御する
とともに、すべての割込みソースにそれぞれ割当てられ
た各データバスの電位をチェックすることによって、各
自の割込要求が最上位の優先度を有するか否かが該各割
込ソースにおいて判別される。
上記構成によれば割込要求の優先度の判別に各周辺装置
毎に割当てられたデータバスの情報が利用されるため、
従来技術におけるような割込コントローラを不要とし、
かつ割込要求信号専用の線を１本のみとして各割込ソー
スと中央処理装置との間で共通に使用することができる
。
毎に割当てられたデータバスの情報が利用されるため、
従来技術におけるような割込コントローラを不要とし、
かつ割込要求信号専用の線を１本のみとして各割込ソー
スと中央処理装置との間で共通に使用することができる
。
第１図は本発明を通用するための中央処理装置４と各周
辺装置３１乃至３ｎとの接続関係を示すもので、各周辺
装置３１乃至３ｎからは共通の信号線１ａを介して該中
央処理装置４に割込要求信号１ＮＴＲＱが送出される。
辺装置３１乃至３ｎとの接続関係を示すもので、各周辺
装置３１乃至３ｎからは共通の信号線１ａを介して該中
央処理装置４に割込要求信号１ＮＴＲＱが送出される。
ここで各周辺装置（例えば３５）には、第２図に示され
るように、割込要求信号出力装置３１３が設けられ、該
出力装置３１３はオープンドレイン形式のトランジスタ
（すなわちソースが接地され、ドレインが該信号線１ａ
に接続される）によって構成される。したがって該信号
線１ａの電位は常時はプルアップ抵抗５によってＶｃｃ
にプルアップされている（上記出力装置３１３を構成す
るトランジスタはオフ）が、該周辺装置３１乃至３ｎの
うち１つでも割込要求（上記トランジスタのゲートにハ
イレベルの割込要求信号を出す）をした場合には、当該
周辺装置内の出力装置３１３を構成するトランジスタが
オンとなって該信号線１ａの電位をロウレベルとする。
るように、割込要求信号出力装置３１３が設けられ、該
出力装置３１３はオープンドレイン形式のトランジスタ
（すなわちソースが接地され、ドレインが該信号線１ａ
に接続される）によって構成される。したがって該信号
線１ａの電位は常時はプルアップ抵抗５によってＶｃｃ
にプルアップされている（上記出力装置３１３を構成す
るトランジスタはオフ）が、該周辺装置３１乃至３ｎの
うち１つでも割込要求（上記トランジスタのゲートにハ
イレベルの割込要求信号を出す）をした場合には、当該
周辺装置内の出力装置３１３を構成するトランジスタが
オンとなって該信号線１ａの電位をロウレベルとする。
このようにして中央処理装置４が該信号線１ａを介して
該ロウレベルの割込要求信号ｉ Ｎ Ｔ Ｒ，Ｑを受け
とったとき、該中央処理装置４から信号線１ｂを介して
各周辺装置に対しハイレベルの割込許可信号１ＡＣＫを
返送する。このとき該割込要求を行った各周辺装置（例
えば３５）においては、該割込許可信号１ＡＣＫに同期
して第２図に示されるようにｉＤ出力発生装置３１１を
介して各自に割当てられた特定のデータバス（例えば２
５）の電位をロウレベルにおとす。なお第１図において
は１例として、８亥ロウレベルにおとすデータバスとし
て、周辺装置３１にはデータバス２１が、周辺装置３２
にはデータバス２２が、更に周辺装置３ｎにはデータバ
ス２ｎがそれぞれ割当てられている（図中して示されて
いる）場合が示されている。同時に該割込要求を行った
各周辺装置においては、各周辺装置３１乃至３ｎにそれ
ぞれ割当てられた全データバス２１乃至２ｎの内容（電
位）のうち、自分に当てられたデータバスより優先度の
高いデータバスの内容をプライオリティ判別回路３１２
に取り込み、各自の割込要求が最上位の優先度を有する
か否かをチェックする。ここで１例としては、該優先度
の順位が上記データバス２ｎが最上位であり、次いで２
（ｎ−１）、・・・２２ 、２１の順であるとする。
該ロウレベルの割込要求信号ｉ Ｎ Ｔ Ｒ，Ｑを受け
とったとき、該中央処理装置４から信号線１ｂを介して
各周辺装置に対しハイレベルの割込許可信号１ＡＣＫを
返送する。このとき該割込要求を行った各周辺装置（例
えば３５）においては、該割込許可信号１ＡＣＫに同期
して第２図に示されるようにｉＤ出力発生装置３１１を
介して各自に割当てられた特定のデータバス（例えば２
５）の電位をロウレベルにおとす。なお第１図において
は１例として、８亥ロウレベルにおとすデータバスとし
て、周辺装置３１にはデータバス２１が、周辺装置３２
にはデータバス２２が、更に周辺装置３ｎにはデータバ
ス２ｎがそれぞれ割当てられている（図中して示されて
いる）場合が示されている。同時に該割込要求を行った
各周辺装置においては、各周辺装置３１乃至３ｎにそれ
ぞれ割当てられた全データバス２１乃至２ｎの内容（電
位）のうち、自分に当てられたデータバスより優先度の
高いデータバスの内容をプライオリティ判別回路３１２
に取り込み、各自の割込要求が最上位の優先度を有する
か否かをチェックする。ここで１例としては、該優先度
の順位が上記データバス２ｎが最上位であり、次いで２
（ｎ−１）、・・・２２ 、２１の順であるとする。
したがって該割込要求を行った各周辺装置（例えば３５
）においては、該最上位のデータバス（例えば２ｎ）か
らその電位を順にチェ、ツクして行き、自分の割当てら
れた特定ビ・ノドのデータバス上り上位ビットのデータ
バス（例えば２ｎから２６まで）にロウレベル電位のも
のがあるか否かをチェックする。このようにして自分の
割当てられた特定ビットのデータバスより上位ビ・ノド
のデータバスにロウレベル電位のものがない場合（シた
がって周辺装置３５においては、自分の割当てられたデ
ータバス２５より上位ビ・ノドのデータノくス２６乃至
２ｎがすべてロウレベルとなっていない場合）に、当該
周辺装置は、該割込許可信号ｉ ＡＣＫが該周辺装置自
身の割込要求に対して与えられた割込許可信号であると
して割込ＡＣＫを発生し、所定の割込処理を行う。
）においては、該最上位のデータバス（例えば２ｎ）か
らその電位を順にチェ、ツクして行き、自分の割当てら
れた特定ビ・ノドのデータバス上り上位ビットのデータ
バス（例えば２ｎから２６まで）にロウレベル電位のも
のがあるか否かをチェックする。このようにして自分の
割当てられた特定ビットのデータバスより上位ビ・ノド
のデータバスにロウレベル電位のものがない場合（シた
がって周辺装置３５においては、自分の割当てられたデ
ータバス２５より上位ビ・ノドのデータノくス２６乃至
２ｎがすべてロウレベルとなっていない場合）に、当該
周辺装置は、該割込許可信号ｉ ＡＣＫが該周辺装置自
身の割込要求に対して与えられた割込許可信号であると
して割込ＡＣＫを発生し、所定の割込処理を行う。
第３図は、上記第２図におけるプライオリティ判別回路
３１２の１具体例を示すもので、各周辺装置（この場合
３５）内部で発生するハイレベルの割込要求信号と自分
の割当てられたデータバス２５より上位ビット（優先度
の高い）のデータバス２６乃至２ｎの電位がそれぞれナ
ンドゲ−１・Ｎ１に入力される。Ｌｌはラッチ回路（な
お■１はインバータ）であって、該割込許可信号ｉ Ａ
ＣＫの受信時（ハイレベルへの立上り時）に該ナントゲ
ートＮｌの出力が入力データとしてとり込まれ、次の１
ＡＣＫの受信時まで該入力データによりラッチされる。
３１２の１具体例を示すもので、各周辺装置（この場合
３５）内部で発生するハイレベルの割込要求信号と自分
の割当てられたデータバス２５より上位ビット（優先度
の高い）のデータバス２６乃至２ｎの電位がそれぞれナ
ンドゲ−１・Ｎ１に入力される。Ｌｌはラッチ回路（な
お■１はインバータ）であって、該割込許可信号ｉ Ａ
ＣＫの受信時（ハイレベルへの立上り時）に該ナントゲ
ートＮｌの出力が入力データとしてとり込まれ、次の１
ＡＣＫの受信時まで該入力データによりラッチされる。
したがって該周辺装置が割込要求を行ったとき、自分の
割当てられたデータバスより優先度の高いデータバス（
この場合２６乃至２ｎ）がすべてハイレベルになってい
れば、該ナントゲートＮ１の出力はロウレベルとなって
該１ＡＣＫ受信時に該ロウレベルのデータが該ラッチ回
路Ｌ１によりとり込まれ、該ロウレベルのデータがイン
バータＩ２により反転されてハイレベルの割込ＡＣＫを
発生する。この場合は、該割込許可信号１ＡｃＫが当該
周辺装置（この場合３５）自身の割込要求に対して与え
られた割込許可信号であることを示す。
割当てられたデータバスより優先度の高いデータバス（
この場合２６乃至２ｎ）がすべてハイレベルになってい
れば、該ナントゲートＮ１の出力はロウレベルとなって
該１ＡＣＫ受信時に該ロウレベルのデータが該ラッチ回
路Ｌ１によりとり込まれ、該ロウレベルのデータがイン
バータＩ２により反転されてハイレベルの割込ＡＣＫを
発生する。この場合は、該割込許可信号１ＡｃＫが当該
周辺装置（この場合３５）自身の割込要求に対して与え
られた割込許可信号であることを示す。
一方、該データバス２６乃至２ｎのうち１つでもロウレ
ベルとなっていれば該ナントゲートＮｌの出力はハイレ
ベルとなって該ｉＡＣに受信時に該ハイレベルのデータ
が該ラッチ回路Ｌ１によりとり込まれ、該ハイレベルの
データはインバータＩ２により反転されてロウレベルと
なる。この場合は、該割込許可信号１ＡＣＫが当該周辺
装置自身の割込要求に対して与えられた割込許可信号で
ないことを示す。
ベルとなっていれば該ナントゲートＮｌの出力はハイレ
ベルとなって該ｉＡＣに受信時に該ハイレベルのデータ
が該ラッチ回路Ｌ１によりとり込まれ、該ハイレベルの
データはインバータＩ２により反転されてロウレベルと
なる。この場合は、該割込許可信号１ＡＣＫが当該周辺
装置自身の割込要求に対して与えられた割込許可信号で
ないことを示す。
第４図は、上記第２図におけるｉＤ出力発生装置３１１
の１具体例を示すもので、各周辺装置（この場合３５）
内部で発生するハイレベルの割込要求信号と上記ハイレ
ベルの割込許可信号１ＡＣＫと動作タイミングを規定す
るクロック信号とがナントゲートＮ２に入力されること
によって、該ナントゲートＮ２の出力がロウレベル、し
たがってインバータ■３の出力がハイレベルとなってト
ランジスタＴがオンとなり、自分に割当てられたデータ
バス（この場合２５）の電位をロウレベルとする。
の１具体例を示すもので、各周辺装置（この場合３５）
内部で発生するハイレベルの割込要求信号と上記ハイレ
ベルの割込許可信号１ＡＣＫと動作タイミングを規定す
るクロック信号とがナントゲートＮ２に入力されること
によって、該ナントゲートＮ２の出力がロウレベル、し
たがってインバータ■３の出力がハイレベルとなってト
ランジスタＴがオンとなり、自分に割当てられたデータ
バス（この場合２５）の電位をロウレベルとする。
このようにして２つ以上の周辺装置から同時に割込要求
が発生した場合にも、該割込要求を発生した周辺装置を
識別するためのｉＤ出力を所定のデータバスに送出する
ことによって、各周辺装置と中央処理装置との間の割込
専用信号線の数を減らすことができ、また各データバス
上にのせられた各周辺装置のｉＤ出力を、割込要求を出
している周辺装置自身がチェックすることによって、自
分が最上位の優先度をもっているか否かを知ることがで
き、割込コントローラを不要とすることができる。なお
各周辺装置には上述したようにｉＤ出力発生装置３１１
、プライオリティ判別回路３１２が設けられるが、上記
割込コントローラ６を設ける場合に比し、装置全体を簡
易化した構成とすることができる。
が発生した場合にも、該割込要求を発生した周辺装置を
識別するためのｉＤ出力を所定のデータバスに送出する
ことによって、各周辺装置と中央処理装置との間の割込
専用信号線の数を減らすことができ、また各データバス
上にのせられた各周辺装置のｉＤ出力を、割込要求を出
している周辺装置自身がチェックすることによって、自
分が最上位の優先度をもっているか否かを知ることがで
き、割込コントローラを不要とすることができる。なお
各周辺装置には上述したようにｉＤ出力発生装置３１１
、プライオリティ判別回路３１２が設けられるが、上記
割込コントローラ６を設ける場合に比し、装置全体を簡
易化した構成とすることができる。
本発明によれば、割込コントローラを不要にするととも
に割込要求信号専用の信号線を１本のみとして、装置全
体の規模をそれ程増大することなく、割込要求に対する
優先度の判別を正確に行うことができる。
に割込要求信号専用の信号線を１本のみとして、装置全
体の規模をそれ程増大することなく、割込要求に対する
優先度の判別を正確に行うことができる。
第１図は、本発明を適用するための中央処理装置と各周
辺装置との接続関係を例示する図、第２図は、本発明が
適用される周辺装置の内部構成を例示する図、 第３図は、第２図におけるプライオリティ判別回路の具
体例を示す回路図、 第４図は、第２図におけるｉＤ出力発生装置の具体例を
示す回路図である。 第５図は、従来技術による割込コントローラをそなえた
マイクロコンピュータの概要図である。 〔符号の説明〕 ｌａ・・・割込要求信号線、 ｌｂ・・・割込許可信号線、 ２１〜２ｎ・・・データバス、 ３１〜３ｎ・・・周辺装置、 ３１１・・・ｉＤ出力発生装置、 ３１２・・・プライオリティ判別回路、３１３・・・割
込要求信号出力装置、 ４・・・中央処理装置（ＣＰ Ｕ）、 ５・・・プルアップ抵抗、 ６・・・割込コントローラ。
辺装置との接続関係を例示する図、第２図は、本発明が
適用される周辺装置の内部構成を例示する図、 第３図は、第２図におけるプライオリティ判別回路の具
体例を示す回路図、 第４図は、第２図におけるｉＤ出力発生装置の具体例を
示す回路図である。 第５図は、従来技術による割込コントローラをそなえた
マイクロコンピュータの概要図である。 〔符号の説明〕 ｌａ・・・割込要求信号線、 ｌｂ・・・割込許可信号線、 ２１〜２ｎ・・・データバス、 ３１〜３ｎ・・・周辺装置、 ３１１・・・ｉＤ出力発生装置、 ３１２・・・プライオリティ判別回路、３１３・・・割
込要求信号出力装置、 ４・・・中央処理装置（ＣＰ Ｕ）、 ５・・・プルアップ抵抗、 ６・・・割込コントローラ。
Claims (1)
- １、割込要求をした各割込ソースにおいて中央処理装置
からの割込許可信号を受信したとき、該各割込ソースに
おいて各自に割当てられた特定のデータバスの電位を所
定のレベルに制御するとともに、すべての割込ソースに
それぞれ割当てられた各データバスの電位をチェックす
ることにより、該各割込ソースにおいて各自の割込要求
が最上位の優先度を有するか否かを判定することを特徴
とする割込み判別方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242087A JPS63229529A (ja) | 1987-03-19 | 1987-03-19 | 割込判別方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6242087A JPS63229529A (ja) | 1987-03-19 | 1987-03-19 | 割込判別方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63229529A true JPS63229529A (ja) | 1988-09-26 |
Family
ID=13199643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6242087A Pending JPS63229529A (ja) | 1987-03-19 | 1987-03-19 | 割込判別方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031261A (ja) * | 1989-05-30 | 1991-01-07 | Oki Electric Ind Co Ltd | 割込み通知方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61165167A (ja) * | 1984-12-28 | 1986-07-25 | Fujitsu Ltd | 割り込み制御方式 |
| JPS6220060A (ja) * | 1985-07-19 | 1987-01-28 | Fujitsu Ltd | 優先選択制御回路 |
-
1987
- 1987-03-19 JP JP6242087A patent/JPS63229529A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61165167A (ja) * | 1984-12-28 | 1986-07-25 | Fujitsu Ltd | 割り込み制御方式 |
| JPS6220060A (ja) * | 1985-07-19 | 1987-01-28 | Fujitsu Ltd | 優先選択制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH031261A (ja) * | 1989-05-30 | 1991-01-07 | Oki Electric Ind Co Ltd | 割込み通知方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1221173A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| JPH05197679A (ja) | 多重速度同期バスを有するコンピュータシステム | |
| WO1988008577A2 (en) | Node for servicing interrupt request messages on a pended bus | |
| US4695944A (en) | Computer system comprising a data, address and control signal bus which comprises a left bus and a right bus | |
| US5142682A (en) | Two-level priority arbiter generating a request to the second level before first-level arbitration is completed | |
| JPH07152586A (ja) | 循環優先順位エンコーダ | |
| JPS63229529A (ja) | 割込判別方式 | |
| JPS6242306B2 (ja) | ||
| JP2000231539A (ja) | データ転送システムおよびデータ転送方法 | |
| JPH0827725B2 (ja) | レジスタ回路 | |
| JP4642398B2 (ja) | 共有バス調停システム | |
| JP2702290B2 (ja) | 割込みコントローラ | |
| KR100244471B1 (ko) | 다이렉트 메모리 엑세스 제어기 및 그 제어방법 | |
| JPS63278168A (ja) | バス制御装置 | |
| JPH04369064A (ja) | 割込処理制御方法及びその装置 | |
| JPH0748199B2 (ja) | インターフェイス装置 | |
| EP0284094A2 (en) | Tandem priority resolver | |
| KR20050067324A (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
| JPS6214866B2 (ja) | ||
| JPH0589028A (ja) | 情報処理装置 | |
| JPH05181784A (ja) | データ転送装置 | |
| JPS61264463A (ja) | バス制御方式 | |
| JPH053018B2 (ja) | ||
| JPH0230533B2 (ja) | ||
| JPS63196968A (ja) | 入出力制御装置 |